KR102672295B1 - 리프레시 제어 장치 - Google Patents

리프레시 제어 장치 Download PDF

Info

Publication number
KR102672295B1
KR102672295B1 KR1020160141336A KR20160141336A KR102672295B1 KR 102672295 B1 KR102672295 B1 KR 102672295B1 KR 1020160141336 A KR1020160141336 A KR 1020160141336A KR 20160141336 A KR20160141336 A KR 20160141336A KR 102672295 B1 KR102672295 B1 KR 102672295B1
Authority
KR
South Korea
Prior art keywords
address
partial
refresh
inputs
padd
Prior art date
Application number
KR1020160141336A
Other languages
English (en)
Other versions
KR20180046281A (ko
Inventor
김진욱
이인재
최민석
김선호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160141336A priority Critical patent/KR102672295B1/ko
Priority to US15/491,326 priority patent/US9858982B1/en
Publication of KR20180046281A publication Critical patent/KR20180046281A/ko
Application granted granted Critical
Publication of KR102672295B1 publication Critical patent/KR102672295B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

액세스 횟수가 높은 워드라인을 검출하여 타깃 로우 리프레시 동작을 수행하는 리프레시 제어 장치가 개시된다.
본 발명의 일 실시예에 따른 리프레시 제어 장치는 입력 어드레스를 복수의 부분 어드레스로 분할하고, 각 부분 어드레스 값의 입력 횟수를 카운팅하여 갱신된 부분 어드레스 입력 횟수를 생성하는 어드레스 처리부; 상기 갱신된 부분 어드레스 입력 횟수에 기초하여 타깃 리프레시 어드레스를 생성하는 타깃 리프레시 어드레스 생성부; 및 상기 타깃 리프레시 어드레스에 대응하는 워드라인에 대해 리프레시를 실행하는 타깃 리프레시 실행부;를 포함한다.

Description

리프레시 제어 장치{REFRESH CONTROL DEVICE}
본 발명은 메모리 셀의 열화를 방지하기 위한 리프레시 동작의 제어에 관한 것이다.
반도체 장치에 있어서 데이터가 저장되는 메모리 셀은 캐패시터로서 구현된다. 이에 따라, 특정 워드 라인이 선택되면, 당해 워드 라인에 연결된 트랜지스터가 온되어, 상기 워드 라인에 해당하는 셀의 전위가 비트 라인에 출력된다.
이러한 메모리 셀은 시간이 지남에 따라 그 전위가 점차적으로 감소한다. 즉, 반도체 장치에서 메모리 셀로서 사용되는 캐패시터는 시간이 지남에 따라 자신이 갖고 있는 전하를 방전하며, 이에 따라 데이터가 소실된다. 따라서, 데이터의 신뢰성을 확보하기 위해 반도체 장치에는 메모리 셀의 전하를 회복하기 위한 리프레시(refresh) 동작이 소정의 주기로 행해지고 있다.
한편, 특정 워드라인이 활성화되거나 비활성화되면, 특정 워드라인과 그에 인접하는 워드라인 사이에 발생하는 커플링 현상으로 인해 인접하는 워드라인의 전압이 상승하거나 하강하면서 인접하는 워드라인에 연결된 셀 캐패시터의 전하량에도 영향을 미친다. 따라서, 특정 워드라인의 활성화가 빈번하게 일어나서 특정 워드라인이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 인접하는 워드라인에 연결된 셀에 포함된 셀 캐패시터에 저장된 전하의 양이 변화하여 메모리 셀의 데이터가 열화될 수 있다.
또한, 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출시킴으로써 데이터를 손상시킨다.
이와 같이, 높은 활성화 횟수로 인하여 해당 워드라인 또는 그 주변 워드라인에 접속된 메모리 셀의 데이터가 손상되는 현상을 로우 해머링 또는 워드 라인 디스터번스 현상이라고 한다.
이러한 로우 해머링 현상을 방지하기 위하여 빈번하게 활성화되는 특정 워드라인에 대해서는 추가적인 리프레시 동작(타깃 리프레시 동작)이 수행될 필요가 있다.
본 발명은 타겟 리프레시 동작의 대상이 되는 워드라인을 검출하고, 타겟 리프레시 동작을 수행하기 위한 리프레시 제어 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 리프레시 제어 장치는, 입력 어드레스를 복수의 부분 어드레스로 분할하고, 각 부분 어드레스 값의 입력 횟수를 카운팅하여 갱신된 부분 어드레스 입력 횟수를 생성하는 어드레스 처리부; 상기 갱신된 부분 어드레스 입력 횟수에 기초하여 타깃 리프레시 어드레스를 생성하는 타깃 리프레시 어드레스 생성부; 및 상기 타깃 리프레시 어드레스에 대응하는 워드라인에 대해 리프레시를 실행하는 타깃 리프레시 실행부;를 포함한다.
본 발명의 일 실시예에 의하면, 입력 어드레스를 복수의 부분 어드레스로 분할하고, 부분 어드레스의 값의 입력 횟수를 카운팅하는 구성을 갖는다. 따라서, 카운팅한 값을 저장하기 위해 각 부분 어드레스 값에 대응하는 저장소를 구비하면 된다. 이에 반해, 입력 어드레스 전체 값의 입력 횟수를 카운팅하는 경우에는 각 입력 어드레스 값에 대응하는 저장소를 구비하여야 한다. 부분 어드레스가 가질 수 있는 값의 개수는 입력 어드레스 전체가 가질 수 있는 값의 개수에 비해 적다. 따라서, 본 발명의 일 실시예에 의하면, 어드레스 값의 입력 횟수의 카운팅시 필요한 저장소의 개수를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 리프레시 제어 장치의 구성도.
도 2는 본 발명의 일 실시예에 따른 어드레스 처리부의 상세 구성도.
도 3a 및 도 3b는 어드레스 분할부의 동작을 설명하기 위한 도면.
도 4는 부분 어드레스 카운터의 상세 구성도.
도 5는 저장부의 일 예를 나타내는 도면.
도 6은 어드레스 처리부의 동작을 설명하기 위한 도면.
도 7은 타깃 리프레시 어드레스 생성부의 상세 구성도.
도 8은 타깃 리프레시 동작 및 노멀 리프레시 동작을 설명하기 위한 타이밍도.
도 9는 타깃 리프레시 실행부에 구비되는 타깃 리프레시 어드레스 테이블의 일 예를 나타내는 도면.
도 10은 노멀 리프레시 실행부에 구비되는 리프레시 주기 테이블의 일 예를 나타내는 도면.
도 11은 다른 실시예에 따른 부분 어드레스 카운터를 포함하는 어드레스 처리부의 동작을 설명하기 위한 도면.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 리프레시 제어 장치(10)의 구성도이다.
도 1을 참조하면, 리프레시 제어 장치(100)는 어드레스 처리부(100), 타깃 리프레시 어드레스 생성부(200), 타깃 리프레시 실행부(300) 및 노멀 리프레시 실행부(400)를 포함한다.
어드레스 처리부(100)는 입력 어드레스(ADD)를 분할하여 복수의 부분 어드레스(PADD)를 생성하고, 각 부분 어드레스(PADD)의 입력 횟수를 부분 어드레스 값별로 카운팅하여 부분 어드레스 값의 갱신된 입력 횟수(UPDATE_CNT_PADD)를 출력한다. 입력 어드레스(ADD)는 액세스 대상 메모리 셀이 연결된 워드라인을 가리키는 로우 어드레스일 수 있다.
타깃 리프레시 어드레스 생성부(200)는 부분 어드레스 값의 갱신된 입력 횟수(UPDATE_CNT_PADD)에 기초하여 타깃 리프레시 어드레스(TRADD)를 생성한다.
예를 들어, 타깃 리프레시 어드레스 생성부(200)는 복수의 부분 어드레스 에 대한 특정 부분 어드레스 값들이 각각 기설정된 횟수 이상 입력되는 경우, 특정 부분 어드레스 값들을 이용하여 타깃 리프레시 어드레스(TRADD)를 생성할 수 있다.
타깃 리프레시 실행부(300)는 타깃 리프레시 어드레스(TRADD)에 대해 타깃 리프레시 동작을 실행한다. 이때, 타깃 리프레시 실행부(300)는 타깃 리프레시 동작이 실행되는 것에 대응하여 온도 오프셋 신호(TEMP_OFFSET)를 생성할 수 있다.
노멀 리프레시 실행부(400)는 온도 오프셋 신호(TEMP_OFFSET)에 기초하여 소정의 주기로 노멀 리프레시 동작을 실행한다. 노멀 리프레시 동작은 온도에 따라 그 주기가 변동되도록 설정될 수 있다. 타깃 리프레시 실행부(300)로부터 전송된 온도 오프셋 신호(TEMP_OFFSET)에 따라 노멀 리프레시 동작이 수행되는 온도 조건이 변경되어 노멀 리프레시 동작의 주기가 변경될 수 있다. 이에 따라, 타깃 리프레시 동작이 실행됨에 따라 노멀 리프레시 동작의 주기가 길어지는 것이 보상될 수 있다.
도 2는 본 발명의 일 실시예에 따른 어드레스 처리부(100)의 상세 구성도이다.
도 2를 참조하면, 어드레스 처리부(100)는 어드레스 분할부(110) 및 분할된 부분 어드레스(PADD_0~PADD_k-1)에 각각 대응하는 복수의 부분 어드레스 카운터(120_0~120_k-1; 120으로 대표하여 나타내기도 함)를 포함한다.
어드레스 분할부(110)는 복수의 비트로 구성된 입력 어드레스(ADD<n-1:0>)를 복수의 부분 어드레스(PADD_0~PADD_k-1; PADD로 대표하여 나타내기도 함)로 분할한다.
부분 어드레스 카운터(120_0~120_k-1)는, 어드레스 분할부(110)에서 분할된 부분 어드레스(PADD_0~PADD_k-1)의 입력 횟수를 카운팅한다. 이때, 부분 어드레스 카운터(120_0~120_k-1)는, 각각 대응하는 부분 어드레스(PADD_0~PADD_k-1)의 입력 횟수를 부분 어드레스 값별로 구분하여 카운팅한다. 그리고, 부분 어드레스 카운터(120_0~120_k-1)는, 부분 어드레스 값의 입력 횟수를 나타내는 갱신된 입력 횟수(UPDATE_CNT_PADD_0~UPDATE_CNT_PADD_k-1)를 출력한다.
도 3a 및 도 3b는 어드레스 분할부(110)가 입력 어드레스(ADD<19:0>)를 분할하여 복수의 부분 어드레스(PADD_0~PADD_3)를 생성하는 것을 설명하기 위한 도면이다. 도 3a 및 도 3b에서, 입력 어드레스(ADD<19:0>)는 20비트로 구성되며, 입력 어드레스(ADD<19:0>)가 4개의 부분 어드레스(PADD_0~PADD_3)로 분할되는 것으로 가정한다. 즉, n=20이고, k=4이다.
도 3a를 참조하면, 어드레스 분할부(110)는 입력 어드레스(ADD<19:15>)를 부분 어드레스(PADD_3)로 생성하고, 입력 어드레스(ADD<14:10>)를 부분 어드레스(PADD_2)로 생성하고, 입력 어드레스(ADD<9:5>)를 부분 어드레스(PADD_1)로 생성하고, 입력 어드레스(ADD<4:0>)를 부분 어드레스(PADD_0)로 생성한다.
도 3a에서, 부분 어드레스(PADD_0~PADD_3)의 길이(비트수)는 모두 5비트이다. 즉, 복수의 부분 어드레스(PADD_0~PADD_3)의 길이는 동일하게 설정될 수 있다.
도 3b를 참조하면, 어드레스 분할부(110)는 입력 어드레스(ADD<19:18>)를 부분 어드레스(PADD_3)로 생성하고, 입력 어드레스(ADD<17:12>)를 부분 어드레스(PADD_2)로 생성하고, 입력 어드레스(ADD<11:6>)를 부분 어드레스(PADD_1)로 생성하고, 입력 어드레스(ADD<5:0>)를 부분 어드레스(PADD_0)로 생성한다.
도 3b에서, 부분 어드레스(PADD_0~PADD_2)의 길이(비트수)는 6비트이고, 부분 어드레스(PADD_3)의 길이(비트수)는 2비트이다. 즉, 복수의 부분 어드레스 중 적어도 하나(PADD_3)의 길이는, 다른 부분 어드레스(PADD_0, PADD_1, PADD_2)의 길이와 상이하도록 설정될 수 있다.
다음으로, 도 4 및 도 5를 참조하여 부분 어드레스 카운터(120)에 대해 설명한다.
도 4는 부분 어드레스 카운터(120)의 상세 구성도의 일 예이다.
도 4를 참조하면, 부분 어드레스 카운터(120)는 저장부(121), 선택부(122), 증가부(123) 및 갱신부(124)를 포함한다.
저장부(121)는 부분 어드레스(PADD)가 가질 수 있는 복수의 값에 대응하는 저장소를 포함한다.
도 5는 저장부(121)의 일 예이다. 도 5에서 부분 어드레스(PADD)는 5비트로 이루어진 것으로 가정한다. 따라서, 부분 어드레스(PADD)는 "00000"~"11111", 즉 0~31의 값을 가질 수 있다.
도 5를 참조하면, 저장부(121)는 부분 어드레스(PADD)가 가질 수 있는 복수의 값, 즉 0~31에 대응하는 복수의 저장소(1211_0~1211_31; 1211로 대표하여 나타내기도 함)를 구비한다. 각 저장소(1211_0~1211_31)는 래치로 구현될 수 있다.
각 저장소(1211_0~1211_31)에는 대응하는 부분 어드레스 값의 입력 횟수(CNT_PADD_0~CNT_PADD_31; CNT_PADD로 대표하여 나타내기도 함)가 저장된다. 즉, 부분 어드레스 값이 0인 경우의 입력 횟수(CNT_PADD_0)는 저장소(1211_0)에 저장되고, 부분 어드레스 값이 1인 경우의 입력 횟수(CNT_PADD_1)는 저장소(1211_1)에 저장되고, 부분 어드레스 값이 2인 경우의 입력 횟수(CNT_PADD_2)는 저장소(1211_2)에 저장되는 식이다. 각 저장소(1211_0~1211_31)에 저장된 부분 어드레스 값의 입력 횟수(CNT_PADD_0~CNT_PADD_31)는 선택부(122)에 제공된다.
본 실시예에서는 부분 어드레스(PADD)가 5비트인 것을 가정하여, 저장부(121)가 32개의 저장소(1211_0~1211_31)를 구비하는 것으로 설명하였지만, 본 발명은 이에 한하지 않는다. 부분 어드레스가 m비트인 경우, 저장부(121)는 2m개의 저장소(1211)를 구비할 수 있다.
또는, 저장부(121)는 부분 어드레스(PADD)가 가질 수 있는 값 중, 일부를 제외한 값에 대응하는 저장소만을 구비할 수도 있다. 예를 들면, 어떤 메모리 셀은 사용되지 않거나 적은 빈도로 사용될 수 있다. 이 경우, 상기 메모리 셀을 가리키는 어드레스(ADD)의 부분 어드레스 값은 제외될 수 있다.
도 4를 다시 참조하면, 선택부(122)는 저장부(121)에서 제공된 부분 어드레스 값별 입력 횟수(CNT_PADD_0~CNT_PADD_31) 중에서, 입력된 부분 어드레스 값에 대응하는 입력 횟수(CNT_PADD)를 선택한다. 예를 들어, 입력된 부분 어드레스 값이 14라면, 선택부(122)는 입력 횟수(CNT_PADD_14)를 선택한다.
도 4에서, 저장부(121)에서 제공되는 부분 어드레스 값별 입력 횟수(CNT_PADD)와, 선택부(122)에서 선택된 부분 어드레스 값의 입력 횟수(CNT_PADD)는 동일한 도면 부호를 갖는 것으로 도시하였다. 그러나, 저장부(121)에서 제공되는 부분 어드레스 값별 입력 횟수(CNT_PADD)는 부분 어드레스 값이 가질 수 있는 복수의 값에 대응하는 복수의 입력 횟수(CNT_PADD; 도 5의 CNT_PADD_0~CNT_PADD_31에 해당)이다. 반면에, 선택부(122)에서 선택된 부분 어드레스 값의 입력 횟수(CNT_PADD)는, 저장부(121)에서 제공된 복수의 입력 횟수(CNT_PADD) 중 선택된 하나를 가리킨다.
증가부(123)는 선택된 입력 횟수(CNT_PADD)의 값을 1만큼 증가하여 갱신된 입력 횟수(UPDATE_CNT_PADD)를 생성한다. 생성된 갱신된 입력 횟수(UPDATE_CNT_PADD)는 타깃 리프레시 어드레스 생성부(200) 및 갱신부(124)에 제공된다.
갱신부(124)는, 갱신된 입력 횟수(UPDATE_CNT_PADD)를 이용하여, 저장부(121)에 저장된 부분 어드레스(PADD)의 부분 어드레스 값의 입력 횟수(CNT_PADD)를 갱신한다. 즉, 갱신부(124)는 부분 어드레스 값에 대응하는 저장소에, 갱신된 입력 횟수(UPDATE_CNT_PADD)를 입력 횟수(CNT_PADD)로서 제공한다.
예를 들어, 부분 어드레스(PADD)의 부분 어드레스 값이 14인 경우, 갱신부(124)는 부분 어드레스 값 14에 대응하는 저장소(1211_14)에 저장되어 있었던 입력 횟수(CNT_PADD_14)를 그보다 1만큼 큰 값인 갱신된 입력 횟수(UPDATE_CNT_PADD)로 갱신한다.
그리고, 추후 부분 어드레스(PADD)가 입력되면, 저장부(121)는 각 저장소(1211_0~1211_31)에 저장되어 있는 입력 횟수(CNT_PADD_0~CNT_PADD_31)를 선택부(122)에 제공한다.
저장부(121)에 저장된 입력 횟수(CNT_PADD_0~CNT_PADD_31)의 초기값은 0일 수 있다.
도 2를 다시 참조하면, 어드레스 처리부(100)는 도 4에 대표하여 나타낸 부분 어드레스 카운터(120_0~120_k-1)를 부분 어드레스(PADD_0~PADD_k-1)의 개수만큼 구비한다. 각 부분 어드레스 카운터(120_0~120_k-1)는, 각 부분 어드레스 카운터(120_0~120_k-1)에 포함된 저장부(121)의 입력된 부분 어드레스(PADD_0~PADD_k-1)의 값에 대응하는 입력 횟수(CNT_PADD)를 1만큼 증가시킨다. 그리고, 각 부분 어드레스 카운터(120_0~120_k-1)는 상기 증가된 입력 횟수를 갱신된 입력 횟수(UPDATE_CNT_PADD_0~UPDATE_CNT_PADD_k-1)로서 출력한다.
도 6은 입력 어드레스(ADD)가 특정값을 갖는 경우 어드레스 처리부(100)의 각 신호의 값을 설명하기 위한 도면이다. 도 6에서, 입력 어드레스(ADD<19:0>)는 "10101 01110 11000 11000"이고, 어드레스 분할부(110)는 도 3a에서와 같이 입력 어드레스(ADD<19:0>)를 각 5비트로 구성된 4개의 부분 어드레스(PADD_0~PADD_3)로 분할하는 것으로 가정한다.
도 6을 참조하면, 어드레스 분할부(110)는 입력 어드레스(ADD)를 4개로 분할하여, "11000"(즉, 24)의 값을 갖는 부분 어드레스(PADD_0)와, "11000"(즉, 24)의 값을 갖는 부분 어드레스(PADD_1)와, "01110"(즉, 14)의 값을 갖는 부분 어드레스(PADD_2)와, "10101"(즉, 21)의 값을 갖는 부분 어드레스(PADD_3)를 생성한다.
부분 어드레스(PADD_0~PADD_3)는, 대응하는 부분 어드레스 카운터(120_0~120_3)에 각각 입력된다. 각 부분 어드레스 카운터(120_0~120_3)는, 도 4에 도시된 바와 같이, 대응하는 저장부(121_0~121_3), 선택부(122_0~122_3), 증가부(123_0~123_3) 및 갱신부(124_0~124_3)를 포함한다.
각 부분 어드레스 카운터(120_0~120_3)는, 저장부(121_0~121_3)로부터 제공된 복수의 입력 횟수(CNT_PADD_0~CNT_PADD_31) 중 입력된 부분 어드레스(PADD_0~PADD_3)에 대응하는 입력 횟수(CNT_PADD)를 증가시킨다.
구체적으로, 부분 어드레스 카운터(120_0)에서 선택부(122_0)는, 저장부(121_0)로부터 제공된 32개의 부분 어드레스 값의 입력 횟수(CNT_PADD_0~CNT_PADD_31) 중에서, 부분 어드레스(PADD_0)의 값인 24에 해당하는 입력 횟수(CNT_PADD_24)를 선택한다. 증가부(123_0)는 입력 횟수(CNT_PADD_24)를 1만큼 증가시킨 갱신된 입력 횟수(UPDATE_CNT_PADD_0)를 출력한다. 갱신부(124_0)는, 입력된 부분 어드레스(PADD_0)의 값에 해당하는 입력 횟수(CNT_PADD_24)를 갱신된 입력 횟수(UPDATE_CNT_PADD_0)로 갱신한다.
마찬가지로, 부분 어드레스 카운터(120_1)에서 선택부(122_1)는, 저장부(121_1)로부터 제공된 32개의 부분 어드레스 값의 입력 횟수(CNT_PADD_0~CNT_PADD_31) 중에서, 부분 어드레스(PADD_1)의 값인 24에 해당하는 부분 어드레스 입력 횟수(CNT_PADD_24)를 선택한다. 증가부(123_1)는 입력 횟수(CNT_PADD_24)를 1만큼 증가시킨 갱신된 입력 횟수(UPDATE_CNT_PADD_1)를 출력한다. 갱신부(124_1)는, 입력된 부분 어드레스(PADD_1)의 값에 해당하는 입력 횟수(CNT_PADD_24)를 갱신된 입력 횟수(UPDATE_CNT_PADD_1)로 갱신한다.
부분 어드레스 카운터(120_2, 120_3)에서도 마찬가지의 동작이 수행되어 갱신된 입력 횟수(UPDATE_CNT_PADD_2, UPDATE_CNT_PADD_3)가 각각 출력되고, 입력된 부분 어드레스(PADD_2, PADD_3)의 값에 해당하는 입력 횟수(CNT_PADD_14, CNT_PADD_21)를 갱신된 입력 횟수(UPDATE_CNT_PADD_2, UPDATE_CNT_PADD_3)으로 갱신한다.
도 6에서 각 저장부(121_0~121_3)에 저장되는 부분 어드레스 값별 입력 횟수(CNT_PADD_0~CNT_PADD_31)는 동일한 도면 부호로 표시하였다. 그러나, 각 저장부(121_0~121_3)에는 각 부분 어드레스(PADD_0~PADD_3)의 값에 따른 입력 횟수가 저장된다. 즉, 저장부(121_0)에는 부분 어드레스(PADD_0)의 값(0~31)별 입력 횟수가 저장되고, 저장부(121_1)에는 부분 어드레스(PADD_1)의 값(0~31)별 입력 횟수가 저장되고, 저장부(121_2)에는 부분 어드레스(PADD_2)의 값(0~31)별 입력 횟수가 저장되고, 저장부(121_3)에는 부분 어드레스(PADD_3)의 값(0~31)별 입력 횟수가 저장된다. 즉, 각 저장부(121_0~121_3)에는 상이한 부분 어드레스(PADD_0~PADD_3)의 입력 횟수가 부분 어드레스 값별로 구분되어 저장된다. 따라서, 저장부(121_0)에서 제공되는 입력 횟수(CNT_PADD_0~CNT_PADD_31)와, 저장부(121_1)에서 제공되는 입력 횟수(CNT_PADD_0~CNT_PADD_31)와, 저장부(121_2)에서 제공되는 입력 횟수(CNT_PADD_0~CNT_PADD_31)와, 저장부(121_3)에서 제공되는 입력 횟수(CNT_PADD_0~CNT_PADD_31)는 서로 상이할 수 있다. 도 6에서, 저장부(121_0)에 저장된, 부분 어드레스(PADD_0) 값, 즉 24의 입력 횟수(CNT_PADD_24)와, 저장부(121_1)에 저장된, 부분 어드레스(PADD_1) 값, 즉 24의 입력 횟수(CNT_PADD_24)는 상이할 수 있다.
도 7은 타깃 리프레시 어드레스 생성부(200)의 상세 구성도이다.
도 7을 참조하면, 타깃 리프레시 어드레스 생성부(200)는 비교부(210_0~210_3; 210으로 대표하여 나타내기도 함)와 생성부(220)를 포함한다. 타깃 리프레시 어드레스 생성부(200)는 갱신된 입력 횟수(UPDATE_CNT_PADD)에 기초하여 타깃 리프레시 어드레스(TRADD)를 생성한다.
구체적으로, 비교부(210_0)는 갱신된 입력 횟수(UPDATE_CNT_PADD_0)가 기준치(REF_0)보다 큰 지를 판단하여 비교 결과 신호(CMP_RES_0)를 생성한다. 마찬가지로, 비교부(210_1)는 갱신된 부분 어드레스 입력 횟수(UPDATE_CNT_PADD_1)가 기준치(REF_1)보다 큰 지를 판단하여 비교 결과 신호(CMP_RES_1)를 생성하고, 비교부(210_2)는 갱신된 부분 어드레스 입력 횟수(UPDATE_CNT_PADD_2)가 기준치(REF_2)보다 큰 지를 판단하여 비교 결과 신호(CMP_RES_2)를 생성하고, 비교부(210_3)는 갱신된 부분 어드레스 입력 횟수(UPDATE_CNT_PADD_3)가 기준치(REF_3)보다 큰 지를 판단하여 비교 결과 신호(CMP_RES_3)를 생성한다.
여기에서, 기준치(REF_0~REF_3)는 미리 설정된 값이다. 도 3a에서와 같이 부분 어드레스(PADD_0~PADD_0)의 길이가 동일한 경우, 기준치(REF_0~REF_3)는 동일한 값으로 설정될 수 있다. 또는, 도 3b에서와 같이, 부분 어드레스(PADD_3)의 길이가, 다른 부분 어드레스(PADD_0~PADD_2)의 길이와 상이한 경우, 기준치(REF_0~REF_3)는 상이하게 설정될 수 있다. 이때, 도 3b에서는 부분 어드레스(PADD_3)의 길이가 부분 어드레스(PADD_0~PADD_2)의 길이보다 작으므로, 기준치(REF_3)의 값이 기준치(REF_0~REF_2)보다 작게 설정될 수 있다. 즉, 기준치(REF_0~REF_3)는 부분 어드레스(PADD_0~PADD_3)의 길이에 비례하도록 설정될 수 있다.
생성부(220)는 비교 결과 신호(CMP_RES_0~CMP_RES_3)에 기초하여 타깃 리프레시 어드레스(TRADD)를 생성한다. 로우 해머링 현상은 빈번하게 액세스되는 워드라인 주위의 워드라인에 연결된 메모리 셀에서 데이터의 유실이 발생되는 현상이다. 따라서, 타깃 리프레시 어드레스(TRADD)는 입력 어드레스(ADD)가 가리키는 워드라인에 인접하는 워드라인을 나타내는 어드레스일 수 있다. 예를 들면, 타깃 리프레시 어드레스(TRADD)는 입력 어드레스(ADD)의 값에서 1만큼 증가한 값이거나, 1만큼 감소된 값일 수 있다.
도 1을 다시 참조하면, 타깃 리프레시 실행부(300)는 타깃 리프레시 어드레스(TRADD)에 대해 타깃 리프레시 동작을 실행한다. 또한, 노멀 리프레시 실행부(400)는, 리프레시 제어 장치(10)가 구비되는 반도체 장치(미도시)의 복수의 워드라인에 대해 순차적으로 일정한 주기를 갖고 노멀 리프레시 동작을 수행한다. 이때, 타깃 리프레시 실행부(300)는 타깃 리프레시 어드레스(TRADD)에 대해서는 추가적인 리프레시가 수행되도록 제어할 수 있다.
도 8은 타깃 리프레시 동작 및 노멀 리프레시 동작을 설명하기 위한 타이밍도이다. 숫자는 타깃 리프레시 동작 또는 노멀 리프레시 동작이 수행되는 구간의 순번을 나타낸다.
도 8을 참조하면, 구간(0, 1, 4~9, 12~15)에서는 복수의 워드라인에 대해 순차적으로 노멀 리프레시 동작이 실행된다. 즉, 구간(0)에서 복수의 워드라인에 대해 순차적으로 노멀 리프레시 동작이 실행되고, 구간(1)에서 복수의 워드라인에 대해 순차적으로 노멀 리프레시 동작이 실행되는 식이다.
구간(2, 3, 10, 11)에서는 타깃 리프레시 어드레스(TRADD)에 대해 타깃 리프레시 동작이 수행된다. 즉, 도 8에서는 6번의 노멀 리프레시 동작이 수행된 이후, 2번의 타깃 리프레시 동작이 수행된다.도 9는 타깃 리프레시 실행부(300)에 구비되는 타깃 리프레시 어드레스 테이블의 일 예이다.
도 9를 참조하면, 타깃 리프레시 어드레스 테이블에는, 타깃 리프레시 어드레스(TRADD)와 리프레시 완료 신호(CLEAR_FLAG)가 하나의 쌍을 이루어 저장된다. 타깃 리프레시 어드레스 생성부(200)에서 생성된 타깃 리프레시 어드레스(TRADD)는 순차적으로 타깃 리프레시 어드레스 테이블에 저장된다. 타깃 리프레시 어드레스(TRADD)의 저장시, 리프레시 완료 신호(CLEAR_FLAG)는 비활성화된 값(예를 들면, 0)을 갖는다.
타깃 리프레시 실행부(300)는, 예를 들면 도 8에 도시된 바와 같이, 특정 타이밍에 타깃 리프레시가 수행되도록 하기 위해, 타깃 리프레시 어드레스 테이블에 타깃 리프레시 어드레스(TRADD)를 저장해 두고, 미리 설정된 타이밍에서 타깃 리프레시 어드레스(TRADD)에 대해 타깃 리프레시 동작을 수행할 수 있다.
도 8에서, 타깃 리프레시 실행부(300)는 노멀 리프레시 동작이 6회 수행될 때마다 타깃 리프레시 어드레스(TRADD)에 대해 타깃 리프레시 동작이 2회 수행되도록 한다. 즉, 타깃 리프레시 실행부(300)는 타깃 리프레시 어드레스 테이블을 이용하여 타깃 리프레시 동작의 타이밍을 제어할 수 있다.
타깃 리프레시 실행부(300)는 리프레시 완료 신호(CLEAR_FLAG)가 비활성화된 타깃 리프레시 어드레스(TRADD)에 대해서만 타깃 리프레시 동작을 수행한다. 타깃 리프레시 동작이 완료된 타깃 리프레시 어드레스(TRADD)에 대해서는, 대응하는 리프레시 완료 신호(CLEAR_FLAG)를 활성화한다. 이에 따라, 활성화된 리프레시 완료 신호(CLEAR_FLAG)에 대응하는 타깃 리프레시 어드레스(TRADD)에 대해서는 추후 리프레시 동작이 수행되지 않도록 할 수 있다.
전술한 타깃 리프레시 동작으로 인해, 노멀 리프레시 동작의 주기가 길어질 수 있다. 도 8의 경우, 총 16번의 주기(T) 동안 노멀 리프레시 동작이 12회 수행되고 있다. 따라서, 노멀 리프레시 동작의 주기는 대략 1.33T를 갖는 것으로 볼 수 있다. 이에 반해, 모든 구간(0~15)에서 노멀 리프레시 동작이 수행된다면, 노멀 리프레시 동작의 주기는 T이다. 따라서, 타깃 리프레시 동작의 수행으로 인해 노멀 리프레시 동작의 주기가 증가한다.
이에 따라, 워드라인에 대해 적절한 리프레시 동작이 이루어지지 않아, 당해 워드라인에 연결된 메모리 셀에 저장된 데이터가 손실될 우려가 있다. 타깃 리프레시 실행부(300)는 이러한 노멀 리프레시 동작의 주기가 길어지는 것을 보상하기 위해 온도 오프셋 신호(TEMP_OFFSET)를 생성할 수 있다.
도 10은 노멀 리프레시 실행부(400)에 구비되는 리프레시 주기 테이블의 일 예이다.
도 10을 참조하면, 메모리 셀에 저장된 전하는 온도가 높을수록 유실될 가능성이 높아진다. 이에 따라, 노멀 리프레시 실행부(400)는 온도를 복수의 구간으로 나누고, 각 구간에 대해 상이한 리프레시 주기를 갖도록 설정할 수 있다.
도 10에서, 리프레시 주기 테이블은, 온도가 가장 낮은 구간(T0~T3)에서는 기본 주기(tREFI)의 4배마다 노멀 리프레시 동작이 수행되고, 그 다음으로 온도가 낮은 구간(T3~T6)에 대해서는 기본 주기(tREFI)의 2배마다 노멀 리프레시 동작이 수행되고, 그 다음으로 온도가 낮은 구간(T6~T9)에 대해서는 기본 주기(tREFI)마다 노멀 리프레시 동작이 수행되고, 그 다음으로 온도가 낮은 구간(T9~T12)에 대해서는 기본 주기(tREFI)의 절반, 즉 기본 주기(tREFI)당 2회의 노멀 리프레시 동작이 수행되고, 온도가 가장 높은 구간(T12~T15)에 대해서는 기본 주기(tREFI)의 1/4, 즉 기본 주기(tREFI)당 4회의 노멀 리프레시 동작이 수행되도록, 노멀 리프레시 동작의 주기가 설정되어 있다.이때, 타깃 리프레시 실행부(300)가 타깃 리프레시 동작을 수행하여 노멀 리프레시 동작의 주기가 증가하면, 리프레시 주기 테이블의 각 온도 구간 중 높은 온도 부분(T2~T3, T5~T6, T8~T9, T11~T12, T14~T15)은 데이터의 유실 위험이 높아진다.
본 실시예에서는 타깃 리프레시 실행부(300)가 온도 오프셋 신호(TEMP_OFFSET)를 노멀 리프레시 실행부(400)에 제공한다. 노멀 리프레시 실행부(400)는 온도 오프셋 신호(TEMP_OFFSET)에 기초하여 리프레시 주기 테이블의 온도 구간을 조정한다.
도 10에 도시된 바와 같이, 노멀 리프레시 실행부(400)는 노멀 리프레시 주기가 상이하게 설정되어 있는 각 온도 구간(T0~T3, T3~T6, T6~T9, T9~T12, T12~T15)의 경계값이 온도 오프셋 신호(TEMP_OFFSET)만큼 감소하도록 각 온도 구간(T0~T2, T2~T5, T5~T8, T8~T15)을 조정할 수 있다. 즉, 노멀 리프레시 실행부(400)는, 온도 구간(T0~T2)에 대해서는 기본 주기(tREFI)의 4배마다 노멀 리프레시 동작이 수행되고, 온도 구간(T2~T5)에 대해서는 기본 주기(tREFI)의 2배마다 노멀 리프레시 동작이 수행되고, 온도 구간(T5~T8)에 대해서는 기본 주기(tREFI)마다 노멀 리프레시 동작이 수행되고, 온도 구간(T8~T11)에 대해서는 기본 주기(tREFI)의 0.5배(즉, 기본 주기(tREFI)당 2회)마다 노멀 리프레시 동작이 수행되고, 온도 구간(T11~T14)에 대해서는 기본 주기(tREFI)의 0.25배(즉, 기본 주기(tREFI)당 4회)마다 노멀 리프레시 동작이 수행되도록 리프레시 주기 테이블의 온도 구간을 조정한다.
이에 따라, 노멀 리프레시 주기의 조정전 각 온도 구간 중 높은 온도 부분(T2~T3, T5~T6, T8~T9, T11~T12, T14~T14)에 대해 노멀 리프레시 주기가 증가하므로 데이터의 손실 위험을 감소시킬 수 있다.
도 11은 다른 실시예에 따른 부분 어드레스 카운터(120a)를 포함하는 어드레스 처리부(100)의 각 신호의 값을 설명하기 위한 도면이다.
도 11을 참조하면, 부분 어드레스 카운터(120a)는 저장부(121a), 선택부(122a), 증가부(123a), 갱신부(124a) 및 부분 어드레스 값 저장부(125)를 포함한다.
도 2 및 도 6의 실시예에서는 복수의 부분 어드레스 카운터(120_0~120_3)가 구비되고, 각 부분 어드레스 카운터(120_0~120_3)에는 부분 어드레스(PADD_0~PADD_3)가 각각 입력되었다. 그러나, 도 11에서는, 한 개의 부분 어드레스 카운터(120a)에 복수의 부분 어드레스(PADD_0~PADD_3)가 모두 입력된다.
입력된 부분 어드레스(PADD_0~PADD_3)의 부분 어드레스 값들은 부분 어드레스 저장부(125)에 저장된다.
저장부(121a)는 부분 어드레스(PADD_0~PADD_3)의 입력 횟수를 부분 어드레스 값에 따라 구분하여 저장한다. 이때, 도 2 및 도 6의 실시예에서는 각 부분 어드레스(PADD_0~PADD_3)별로 상이한 저장부(121_0~121_3)을 구비하였다. 그러나, 본 실시예에서는 부분 어드레스(PADD_0~PADD_3)의 값에 따른 입력 횟수가, 부분 어드레스(PADD_0~PADD_3)에 공통하여 저장부(121a)에 저장된다.
선택부(122a)는 부분 어드레스 저장부(125)에 저장된 부분 어드레스(PADD_0~PADD_3)에 대해 순차적으로, 그 값에 대응하는 입력 횟수를 선택한다.
증가부(123a), 갱신부(124a)의 동작은 증가부(123), 갱신부(124)와 동일하므로 생략한다.
본 변형예에 의하면, 부분 어드레스의 입력 횟수를 부분 어드레스 값별로 구분하여 저장하기 위한 저장부(121a)의 개수를 감소시킬 수 있다. 이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (17)

  1. 입력 어드레스를 복수의 부분 어드레스로 분할하고, 각 부분 어드레스 값의 입력 횟수를 카운팅하여 갱신된 부분 어드레스 입력 횟수를 생성하는 어드레스 처리부;
    상기 갱신된 부분 어드레스 입력 횟수에 기초하여 타깃 리프레시 어드레스를 생성하는 타깃 리프레시 어드레스 생성부; 및
    상기 타깃 리프레시 어드레스에 대응하는 워드라인에 대해 리프레시를 실행하는 타깃 리프레시 실행부;
    를 포함하는 리프레시 제어 장치.
  2. 제1항에 있어서,
    상기 어드레스 처리부는,
    상기 입력 어드레스를 k(k는 2이상의 자연수)개의 상기 부분 어드레스로 분할하는 어드레스 분할부; 및
    상기 부분 어드레스의 각각에 대응하는 k개의 부분 어드레스 카운터
    를 포함하고,
    각 부분 어드레스 카운터는, 대응하는 상기 부분 어드레스 값의 입력 횟수를 카운팅하여 갱신된 부분 어드레스 입력 횟수를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
  3. 제2항에 있어서,
    상기 부분 어드레스 카운터의 각각은,
    상기 대응하는 부분 어드레스가 가질 수 있는 복수의 값의 입력 횟수를 저장하는 저장부;
    상기 저장부에 저장된 상기 복수의 값의 입력 횟수 중, 상기 대응하는 부분 어드레스 값에 해당하는 입력 횟수를 선택하는 선택부;
    상기 선택된 입력 횟수를 증가시켜 갱신된 입력 횟수를 생성하는 증가부; 및
    상기 저장부에 저장된 상기 복수의 값의 입력 횟수 중, 상기 대응하는 부분 어드레스 값에 해당하는 입력 횟수를 상기 갱신된 입력 횟수로 갱신하는 갱신부
    를 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  4. 제3항에 있어서,
    상기 저장부는,
    상기 대응하는 부분 어드레스의 길이가 m비트(m은 1이상의 자연수)일 때, 2m개의 저장소의 세트
    를 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  5. 제2항에 있어서,
    상기 타깃 리프레시 어드레스 생성부는,
    상기 k개의 부분 어드레스 카운터로부터 출력된 k개의 갱신된 부분 어드레스 입력 횟수에 대응하는 k개의 비교부로서, 상기 k개의 비교부의 각각은, 대응하는 상기 갱신된 부분 어드레스 입력 횟수와, 미리 설정된 기준치를 비교하여 비교 결과 신호를 생성하는, k개의 비교부; 및
    상기 k개의 비교부에서 생성된 비교 결과 신호에 기초하여 상기 타깃 리프레시 어드레스를 생성하는 생성부
    를 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  6. 제5항에 있어서,
    상기 k개의 비교부에 각각 입력되는 기준치는, 상기 대응하는 부분 어드레스의 길이에 기초하여 설정되는 것을 특징으로 하는 리프레시 제어 장치.
  7. 제5항에 있어서,
    상기 k개의 부분 어드레스의 길이는 동일하고,
    상기 k개의 비교부에 각각 입력되는 기준치는 동일한 것을 특징으로 하는 리프레시 제어 장치.
  8. 제5항에 있어서,
    상기 k개의 부분 어드레스 중 적어도 하나의 길이는 나머지 부분 어드레스의 길이와 상이하고,
    상기 k개의 비교부에 각각 입력되는 기준치는 상이한 것을 특징으로 하는 리프레시 제어 장치.
  9. 제5항에 있어서,
    상기 k개의 비교부의 각각은, 대응하는 상기 갱신된 부분 어드레스 입력 횟수가, 대응하는 상기 기준치보다 크면, 상기 비교 결과 신호를 인에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  10. 제9항에 있어서,
    상기 생성부는,
    상기 k개의 비교부에서 생성된 비교 결과 신호가 모두 인에이블된 경우, 상기 입력 어드레스를 기초로 상기 타깃 리프레시 어드레스를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
  11. 제1항에 있어서,
    상기 타깃 리프레시 실행부는,
    상기 타깃 리프레시 어드레스와 리프레시 완료 신호의 쌍을 저장하는 테이블을 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  12. 제11항에 있어서,
    상기 타깃 리프레시 실행부는,
    상기 타깃 리프레시 어드레스 생성부로부터 상기 타깃 리프레시 어드레스가 입력되면, 입력된 상기 타깃 리프레시 어드레스 및, 대응하는 상기 리프레시 완료 신호를 상기 테이블에 저장하고,
    대응하는 상기 리프레시 완료 신호를 비활성화하는 것을 특징으로 하는 리프레시 제어 장치.
  13. 제12항에 있어서,
    상기 타깃 리프레시 실행부는,
    비활성화된 상기 리프레시 완료 신호에 대응하는 상기 타깃 리프레시 어드레스에 대응하는 워드라인에 대해 리프레시 동작을 실행하고,
    리프레시 동작이 실행된 상기 타깃 리프레시 어드레스에 대응하는 상기 리프레시 완료 신호를 활성화하는 것을 특징으로 하는 리프레시 제어 장치.
  14. 제1항에 있어서,
    소정의 주기마다 복수의 워드라인에 대해 순차적으로 리프레시 동작을 실행하는 노멀 리프레시 실행부
    를 더 포함하고,
    상기 타깃 리프레시 실행부는 온도 오프셋 신호를 생성하며,
    상기 노멀 리프레시 실행부는, 상기 온도 오프셋 신호에 기초하여 상기 복수의 워드라인에 대한 리프레시 동작의 주기를 조정하는 것을 특징으로 하는 리프레시 제어 장치.
  15. 제14항에 있어서,
    상기 노멀 리프레시 실행부는,
    온도 구간별로 상기 소정의 주기가 상이하게 설정된 온도 테이블을 포함하고,
    상기 온도 오프셋 신호에 기초하여 상기 온도 구간을 조정하는 것을 특징으로 하는 리프레시 제어 장치.
  16. 제1항에 있어서,
    상기 어드레스 처리부는,
    상기 입력 어드레스를 k(k는 2이상의 자연수)개의 상기 부분 어드레스로 분할하는 어드레스 분할부;
    상기 k개의 부분 어드레스를 저장하는 부분 어드레스 저장부;
    상기 부분 어드레스 저장부에 저장된 상기 부분 어드레스의 값의 입력 횟수를 각각 카운팅하여 상기 k개의 부분 어드레스에 각각 대응하는 k개의 갱신된 부분 어드레스 입력 횟수를 생성하는 부분 어드레스 카운터
    를 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  17. 제16항에 있어서,
    상기 부분 어드레스 카운터는,
    상기 부분 어드레스가 가질 수 있는 복수의 값의 부분 어드레스 입력 횟수를 저장하는 저장부;
    상기 저장부에 저장된 상기 복수의 값의 부분 어드레스 입력 횟수 중, 상기 부분 어드레스 저장부에 저장된 부분 어드레스 값에 해당하는 입력 횟수를 선택하는 선택부;
    상기 선택된 입력 횟수를 증가시켜 갱신된 부분 어드레스 입력 횟수를 생성하는 증가부; 및
    상기 저장부에 저장된 상기 복수의 값의 부분 어드레스 입력 횟수 중, 상기 선택된 부분 어드레스 입력 횟수를 상기 갱신된 부분 어드레스 입력 횟수로 갱신하는 갱신부
    를 포함하는 것을 특징으로 하는 리프레시 제어 장치.
KR1020160141336A 2016-10-27 2016-10-27 리프레시 제어 장치 KR102672295B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160141336A KR102672295B1 (ko) 2016-10-27 2016-10-27 리프레시 제어 장치
US15/491,326 US9858982B1 (en) 2016-10-27 2017-04-19 Refresh control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160141336A KR102672295B1 (ko) 2016-10-27 2016-10-27 리프레시 제어 장치

Publications (2)

Publication Number Publication Date
KR20180046281A KR20180046281A (ko) 2018-05-08
KR102672295B1 true KR102672295B1 (ko) 2024-06-04

Family

ID=60788936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160141336A KR102672295B1 (ko) 2016-10-27 2016-10-27 리프레시 제어 장치

Country Status (2)

Country Link
US (1) US9858982B1 (ko)
KR (1) KR102672295B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687575B1 (ko) * 2019-01-03 2024-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11783884B2 (en) * 2020-12-10 2023-10-10 SK Hynix Inc. Semiconductor memory device and memory system including the same
US11749371B2 (en) 2020-12-14 2023-09-05 SK Hynix Inc. Memory system including memory device performing target refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117617A1 (en) 2011-11-03 2013-05-09 Samsung Electronics Co., Ltd. Semiconductor test device and method of generating address scramble using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634105A (en) * 1994-07-21 1997-05-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device to interface control signals for a DRAM to a SRAM
JPH11265995A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9087554B1 (en) * 2012-12-21 2015-07-21 Samsung Electronics Co., Ltd. Memory device, method for performing refresh operation of the memory device, and system including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117617A1 (en) 2011-11-03 2013-05-09 Samsung Electronics Co., Ltd. Semiconductor test device and method of generating address scramble using the same

Also Published As

Publication number Publication date
US9858982B1 (en) 2018-01-02
KR20180046281A (ko) 2018-05-08

Similar Documents

Publication Publication Date Title
US10049718B2 (en) Refresh control circuit and memory device including same
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
US10607679B2 (en) Memory device and refreshing method thereof
US9190137B2 (en) Memory performing target refresh operation and memory system including the same
US9830984B2 (en) Semiconductor memory system including semiconductor memory device for performing refresh operation
US9190139B2 (en) Memory and memory system including the same
US9734888B2 (en) Address storage circuit and memory and memory system including the same
KR102436992B1 (ko) 리프레시 제어 장치
US8953403B1 (en) Semiconductor memory device
JP4453018B2 (ja) 半導体記憶装置
KR102672295B1 (ko) 리프레시 제어 장치
US8630141B2 (en) Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
US10419004B2 (en) NVFF monotonic counter and method of implementing same
US20210398584A1 (en) Method and circuit for protecting a dram memory device from the row hammer effect
KR20150068164A (ko) 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
KR20160119588A (ko) 반도체 메모리 장치
KR20160035897A (ko) 반도체 메모리 장치 및 그를 포함하는 시스템
US8305825B2 (en) Timing control circuit
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
US10037819B2 (en) Semiconductor memory device and refresh method of semiconductor memory device
KR102259928B1 (ko) 오류 관리 시스템 및 이를 포함하는 데이터 처리 시스템
TWI615840B (zh) 可決定將被更新的字元線的記憶體元件
KR102321332B1 (ko) 반도체 장치 및 그의 구동 방법
JP2016151922A (ja) メモリ制御装置及びメモリ制御方法
US12057186B2 (en) Semiconductor integrated circuit and information processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right