KR100691489B1 - 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 - Google Patents

반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 Download PDF

Info

Publication number
KR100691489B1
KR100691489B1 KR1020050027352A KR20050027352A KR100691489B1 KR 100691489 B1 KR100691489 B1 KR 100691489B1 KR 1020050027352 A KR1020050027352 A KR 1020050027352A KR 20050027352 A KR20050027352 A KR 20050027352A KR 100691489 B1 KR100691489 B1 KR 100691489B1
Authority
KR
South Korea
Prior art keywords
signal
period
pulse signal
periodic
high temperature
Prior art date
Application number
KR1020050027352A
Other languages
English (en)
Other versions
KR20060104867A (ko
Inventor
이경하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027352A priority Critical patent/KR100691489B1/ko
Priority to US11/320,650 priority patent/US7301841B2/en
Publication of KR20060104867A publication Critical patent/KR20060104867A/ko
Application granted granted Critical
Publication of KR100691489B1 publication Critical patent/KR100691489B1/ko
Priority to US11/976,356 priority patent/US7548478B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 고온 스트레스에 취약한 셀을 테스트하기에 적합한 리프레쉬 주기를 제공하는 데에 목적이 있다. 본원의 제1 발명에 따른 테스트용 셀프 리프레쉬 주기 선택 회로는, 셀프 리프레쉬 모드로 진입하는 순간부터 고정된 주기를 갖는 주기 고정 펄스 신호가 출력될 때까지 인에이블 상태를 유지하는 주기 비교 신호를 출력하기 위한 주기 비교 신호 발생부; 온도에 따라 가변적인 주기를 갖는 주기 가변 펄스 신호와 상기 주기 비교 신호를 조합하여 상기 주기 비교 신호의 인에이블 구간 동안 상기 주기 가변 펄스 신호가 발생하면 고온 차단 신호를 생성하고, 상기 고온 차단 신호를 소정 시간 지연시킨 고온 차단 지연 신호를 출력하기 위한 고온 차단 신호 발생부; 상기 주기 비교 신호의 인에이블 구간 직후에 발생하는 상기 주기 고정 펄스 신호가 제거된 제2 주기 고정 펄스 신호를 출력하기 위한 제2 주기 고정 펄스 신호 발생부; 테스트모드신호에 응답하여, 테스트모드에서 상기 고온 차단 지연 신호가 발생하면 상기 제2 주기 고정 펄스 신호를 선택하여 출력하고 상기 고온 차단 지연 신호가 발생하지 않으면 상기 주기 가변 펄스 신호를 선택하여 출력하며, 노말모드에서 상기 주기 가변 펄스 신호를 고정 선택하여 출력하는 제1 주기 신호 선택부; 및 온도에 따라 자동으로 셀프 리프레쉬 주기를 변화시키고자 하는 경우, 상기 주기 신호 선택부로부터 출력되는 신호와 상기 주기 고정 펄스 신호 중 상기 주기 신호 선택부로부터 출력되는 신호를 선택하여 출력하기 위한 제2 주기 신호 선택부를 포함할 수 있다.
반도체 기억 소자, 온도, 셀프 리프레쉬 주기, 가변, 테스트 모드

Description

반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택 회로 및 방법{SELF REFRESH PERIOD SELECTING CIRCUIT TO TEST SEMICONDUCTOR MEMORY DEVICE AND ITS METHOD}
도 1은 종래 기술에 따른 셀프 리프레쉬 주기 선택 회로,
도 2는 본 발명의 일실시예에 따른 테스트용 셀프 리프레쉬 주기 선택 회로,
도 3은 도 2의 주기 비교 신호 발생부의 구체 회로도,
도 4는 도 2의 고온 차단 신호 발생부의 구체 회로도,
도 5는 도 2의 제2 주기 고정 펄스 신호 발생부의 구체 회로도,
도 6은 도 2의 주기 신호 선택부의 구체 회로도, 및
도 7은 도 2의 셀프 리프레쉬 주기 선택부.
* 도면의 주요 부분에 대한 설명 *
210: 주기 비교 신호 발생부 220: 고온 차단 신호 발생부
230: 제2 주기 고정 펄스 신호 발생부
240: 주기 신호 선택부 250: 셀프 리프레쉬 주기 선택부
본 발명은 반도체 기억 소자에 관한 것으로, 구체적으로는 저전력 반도체 기억 소자나 슈도 SRAM과 같은 저전력 소자에서 리프레쉬 주기를 온도에 따라 자동으로 변화시키는 기술과 관련된다.
도 1은 종래 기술에 따른 셀프 리프레쉬 주기 선택 회로이다.
종래 기술에 따른 셀프 리프레쉬 주기 선택 회로는 온도 변화와 무관하게 일정한 주기를 갖는 주기 고정 펄스 신호(OSCT_P)를 출력하거나, 주기 선택 신호(ATCSR_ON)를 이용하여 자동 온도 보상 셀프 리프레쉬 회로(도시되지 않음)로부터 출력되는 온도 변화에 따라 주기가 변하는 주기 가변 펄스 신호(ATCSR_P)를 출력한다. 즉, "H" 액티브되는 주기 선택 신호(ATCSR_ON)에 따라 주기 가변 펄스 신호(ATCSR_P)를 출력한다. 이에 따라 종래의 선형 자동 온도 보상 셀프 리프레쉬 방식(Linear Auto Temperature Compensated Self Refresh)은 온도가 증가함에 따라 주기가 선형적으로 변화하도록 설계되어 고온으로 갈수록 리프레쉬 주기가 감소한다.
그런데 주기 선택 신호(ATCSR_ON)가 "H" 상태이면 가변 주기 펄스 신호(ATCSR_P)가 출력되므로 온도가 상승하더라도 DRAM 셀을 더욱 자주 리프레쉬시킬 수 있어 리프레쉬 측면에서는 유리하나, 고온 스트레스를 통해 취약한 셀을 스크린하는 테스트를 제대로 수행할 수 없다는 문제를 안고 있다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 고온 스트레스를 통한 취약 셀의 테스트에 적합한 리프레쉬 주기를 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 테스트용 셀프 리프레쉬 주기 선택 회로는, 셀프 리프레쉬 모드로 진입하는 순간부터 고정된 주기를 갖는 주기 고정 펄스 신호가 출력될 때까지 인에이블 상태를 유지하는 주기 비교 신호를 출력하기 위한 주기 비교 신호 발생부; 온도에 따라 가변적인 주기를 갖는 주기 가변 펄스 신호와 상기 주기 비교 신호를 조합하여 상기 주기 비교 신호의 인에이블 구간 동안 상기 주기 가변 펄스 신호가 발생하면 고온 차단 신호를 생성하고, 상기 고온 차단 신호를 소정 시간 지연시킨 고온 차단 지연 신호를 출력하기 위한 고온 차단 신호 발생부; 상기 주기 비교 신호의 인에이블 구간 직후에 발생하는 상기 주기 고정 펄스 신호가 제거된 제2 주기 고정 펄스 신호를 출력하기 위한 제2 주기 고정 펄스 신호 발생부; 테스트모드신호에 응답하여, 테스트모드에서 상기 고온 차단 지연 신호가 발생하면 상기 제2 주기 고정 펄스 신호를 선택하여 출력하고 상기 고온 차단 지연 신호가 발생하지 않으면 상기 주기 가변 펄스 신호를 선택하여 출력하며, 노말모드에서 상기 주기 가변 펄스 신호를 고정 선택하여 출력하는 제1 주기 신호 선택부; 및 온도에 따라 자동으로 셀프 리프레쉬 주기를 변화시키고자 하는 경우, 상기 주기 신호 선택부로부터 출력되는 신호와 상기 주기 고정 펄스 신호 중 상기 주기 신호 선택부로부터 출력되는 신호를 선택하여 출력하기 위한 제2 주기 신호 선택부를 포함할 수 있다.
삭제
또한, 본원의 제2 발명에 따른 테스트용 셀프 리프레쉬 주기 선택 방법은, 반도체 기억 소자를 테스트하기 위한 테스트용 셀프 리프레쉬 주기를 선택함에 있어서, 셀프 리프레쉬 모드로 진입하는 순간부터 고정된 주기를 갖는 주기 고정 펄스 신호가 출력될 때까지 인에이블 상태를 유지하는 주기 비교 신호를 출력하는 제1 단계; 온도에 따라 가변적인 주기를 갖는 주기 가변 펄스 신호와 상기 주기 비교 신호를 조합하여 상기 주기 비교 신호의 인에이블 구간 동안 상기 주기 가변 펄스 신호가 발생하면 고온 차단 신호를 생성하고, 상기 고온 차단 신호를 소정 시간 지연시킨 고온 차단 지연 신호를 출력하는 제2 단계; 상기 주기 비교 신호의 인에이블 구간 직후에 발생하는 상기 주기 고정 펄스 신호가 제거된 제2 주기 고정 펄스 신호를 출력하는 제3 단계; 테스트모드에서 상기 고온 차단 지연 신호가 발생하면 상기 제2 주기 고정 펄스 신호를 출력하고 상기 고온 차단 지연 신호가 발생하지 않으면 상기 주기 가변 펄스 신호를 출력하며, 노말모드에서 상기 주기 가변 펄스 신호를 고정 선택하여 출력하는 제4 단계; 및 온도에 따라 자동으로 셀프 리프레쉬 주기를 변화시키고자 하는 경우, 상기 제4 단계로부터 발생되는 신호를 선택하여 출력하는 제5 단계를 포함할 수 있다.
삭제
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가 장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 일실시예에 따른 테스트용 셀프 리프레쉬 주기 선택 회로이다.
본 발명의 일실시예에 따른 테스트용 셀프 리프레쉬 주기 선택 회로는, 본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 주기 비교 신호 발생부(210), 고온 차단 신호 발생부(220), 제2 주기 고정 펄스 신호 발생부(230), 주기 신호 선택부(240), 및 셀프 리프레쉬 주기 선택부(250)를 포함할 수 있다.
주기 비교 신호 발생부(210)는 셀프 리프레쉬 모드에 진입하였음을 알리는 셀프 리프레쉬 확인 신호(SREF_P)와 주기 고정 펄스 신호(OSCT_P)를 조합하여 생성되는 주기 비교 신호(COMP)를 출력한다. 즉, 주기 비교 신호 발생부(210)는, 도 3에 도시된 바와 같이, 셀프 리프레쉬 모드(self refresh mode)에 진입하는 순간부터 첫번째 주기 고정 펄스 신호(OSCT_P)가 출력될 때까지 "H"상태를 유지하는 주기 비교 신호(COMP)를 출력한다.
고온 차단 신호 발생부(220)는 주기 가변 펄스 신호(ATCSR_P)와 주기 비교 신호(COMP)를 조합하여 주기 비교 신호(COMP)의 인에이블 구간 동안 주기 가변 펄스 신호(ATCSR_P)가 발생하는지의 여부를 체크한다.
즉, 고온 차단 신호 발생부(220)는, 도 4에 도시된 바와 같이, 주기 비교 신호(COMP)가 “H"상태인 동안 주기 가변 펄스 신호(ATCSR_P)를 검출하여 고온 차단 신호(HSTOPB_P)를 발생시킨다. 또한, 다른 실시예에 따르면, 본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 고온 차단 신호 발생부(220)는 지연기를 포함하여 소정 시간 지연시킨 고온 차단 지연 신호(HSTOP_P_D)를 출력할 수 있다. 여기서, 고온 차단 신호 발생부(220)가 지연기를 포함하는 이유는 주기 가변 펄스 신호(ATCSR_P)가 주기비교신호(COMP)의 "H"상태 구간을 지나서 2번째 펄스를 발생시키기 위함이다. 만일 지연기가 없다면 테스트용 셀프 리프레쉬 주기 선택 회로로부터 2개의 테스트용 셀프 리프레쉬 신호(SREFT)가 발생할 수도 있다.
본 발명이 여기에 기재되는 관점의 범위로 제한되는 것은 아니지만, 본 발명의 일실시예에 따른 테스트용 셀프 리프레쉬 주기 선택 회로는, 제2 주기 고정 펄스 신호 발생부(230)를 포함할 수 있다. 제2 주기 고정 펄스 신호 발생부(230)는 주기 비교 신호(COMP)의 인에이블 구간 직후에 발생한 주기 고정 펄스 신호(OSCT_P)를 제거한 제2 주기 고정 펄스 신호(OSCT_P2)를 출력할 수 있다.
도 5를 참조하면, 제2 주기 고정 펄스 신호 발생부(230)는 주기 비교 신호 (COMP)를 소정 시간 지연 및 반전시킨 신호와 인가되는 주기 고정 펄스 신호(OSCT_P)를 논리곱하여 제2 주기 고정 펄스 신호(OSCT_P2)로서 출력되도록 한다. 이는 주기 가변 펄스 신호(ATCSR_P)가 주기 고정 펄스 신호(OSCT_P)보다 짧은 경우에는 주기 비교 신호(COMP)의 인에이블 구간 동안 주기 가변 펄스 신호(ATCSR_P)가 발생하므로 주기 비교 신호(COMP)가 디세이블되면 주기 고정 펄스 신호(OSCT_P)를 출력하여야 하는데 주기 비교 신호(COMP)를 소정 시간 지연시킨 신호로 막아주지 않으면 테스트용 셀프 리프레쉬 주기 선택 회로로부터 2개의 테스트용 셀프 리프레쉬 신호(SREFT)가 발생될 수 있기 때문이다.
즉, 주기 비교 신호(COMP)의 인에이블 구간 동안 발생한 주기 가변 펄스 신호(ATCSR_P)는 막을 수 없기 때문에 대신 주기 비교 신호(COMP)의 인에이블 구간 직후에 발생한 주기 고정 펄스 신호(OSCT_P)를 제거함으로써 테스트용 셀프 리프레쉬 주기 선택 회로로부터 2개의 테스트용 셀프 리프레쉬 신호(SREFT)가 발생하는 것을 방지할 수 있다.
주기 신호 선택부(240)는, 도 6을 참조하면, 고온 차단 지연 신호(HSTOP_P_D)가 발생하는 경우 제2 주기 고정 펄스 신호(OSCT_P2)를 주기 선택 신호(ATCSRT_P2)로 출력하고, 고온 차단 지연 신호(HSTOP_P_D)가 발생하지 않으면 주기 가변 펄스 신호(ATCSRT_P)를 주기 선택 신호(ATCSRT_P2)로 출력한다. 또한, 이와 같은 동작은 테스트 모드 신호(TM_HSTOP)가 “H"인에이블되는 경우에만 수행된다. 테스트 모드 신호(TM_HSTOP)가 “L" 디스에이블되는 경우 주기 가변 펄스 신호(ATCSRT_P)만이 고정 선택되어 출력될 것이다.
셀프 리프레쉬 주기 선택부(250)는, 도 7을 참조하면, 온도 변화와 무관하게 일정한 주기를 갖는 주기 고정 펄스 신호(OSCT_P)를 출력하거나, 주기 선택 신호(ATCSR_ON)가 인에이블되면 주기 선택 신호(ATCSR_P2)를 출력한다.
도 8은 본 발명의 주기 가변 펄스 신호의 주기가 주기 고정 펄스 신호의 주기보다 짧은 경우의 타이밍도이다.
t1에서 셀프 리프레쉬 확인 신호(SREF_P)가 인에이블되면 주기 비교 신호(COMP)가 "H"인에이블되고, t3에서 첫번째 주기 고정 펄스 신호(OSCT_P)가 출력되면 주기 비교 신호(COMP)가 “L"디세이블되어 주기 비교 신호(COMP)의 인에이블 구간이 설정된다. 한편, 주기 비교 신호(COMP)의 인에이블 구간 내 t2에서 주기 가변 펄스 신호(ATCSRT_P)가 발생하면 고온 차단 신호(HSTOPB_P)를 출력하고, t4부터 주기 고정 펄스 신호(OSCT_P)가 테스트용 셀프 리프레쉬 주기 선택 회로로부터 출력된다.
도 9는 본 발명의 주기 가변 펄스 신호의 주기가 주기 고정 펄스 신호의 주기보다 긴 경우의 타이밍도이다.
주기 비교 신호(COMP)의 인에이블 구간이 설정되는 것은 도 8에서의 그것과 동일하다. 그러나, 주기 가변 펄스 신호(ATCSRT_P)의 주기가 주기 고정 펄스 신호(OSCT_P)의 주기보다 길어서 고온 차단 신호(HSTOPB_P)가 발생하지 않는다. 따라서, t3 및 t4에서도 주기 가변 펄스 신호(ATCSRT_P)가 그대로 출력된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 자동 온도 보상 셀프 리프레쉬 회로를 사용하는 반도체 기억 소자에서 고온 스트레스에 취약한 셀을 테스트하기에 적합한 리프레쉬 주기를 제공할 수 있다.

Claims (8)

  1. 삭제
  2. 반도체 기억 소자를 테스트하기 위한 테스트용 셀프 리프레쉬 주기를 선택함에 있어서,
    셀프 리프레쉬 모드로 진입하는 순간부터 고정된 주기를 갖는 주기 고정 펄스 신호가 출력될 때까지 인에이블 상태를 유지하는 주기 비교 신호를 출력하기 위한 주기 비교 신호 발생부;
    온도에 따라 가변적인 주기를 갖는 주기 가변 펄스 신호와 상기 주기 비교 신호를 조합하여 상기 주기 비교 신호의 인에이블 구간 동안 상기 주기 가변 펄스 신호가 발생하면 고온 차단 신호를 생성하고, 상기 고온 차단 신호를 소정 시간 지연시킨 고온 차단 지연 신호를 출력하기 위한 고온 차단 신호 발생부;
    상기 주기 비교 신호의 인에이블 구간 직후에 발생하는 상기 주기 고정 펄스 신호가 제거된 제2 주기 고정 펄스 신호를 출력하기 위한 제2 주기 고정 펄스 신호 발생부;
    테스트모드신호에 응답하여, 테스트모드에서 상기 고온 차단 지연 신호가 발생하면 상기 제2 주기 고정 펄스 신호를 선택하여 출력하고 상기 고온 차단 지연 신호가 발생하지 않으면 상기 주기 가변 펄스 신호를 선택하여 출력하며, 노말모드에서 상기 주기 가변 펄스 신호를 고정 선택하여 출력하는 제1 주기 신호 선택부; 및
    온도에 따라 자동으로 셀프 리프레쉬 주기를 변화시키고자 하는 경우, 상기 주기 신호 선택부로부터 출력되는 신호와 상기 주기 고정 펄스 신호 중 상기 주기 신호 선택부로부터 출력되는 신호를 선택하여 출력하기 위한 제2 주기 신호 선택부
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 회로.
  3. 제2항에 있어서, 상기 주기 비교 신호 발생부는,
    상기 셀프 리프레쉬 모드로 진입하는 순간을 확인하는 셀프 리프레쉬 확인 신호를 반전시키기 위한 인버터;
    상기 제1 인버터의 출력과 상기 주기 고정 펄스 신호에 각각 제어되는 직렬연결된 피모스 트랜지스터 및 엔모스 트랜지스터; 및
    상기 피모스 트랜지스터의 드레인측 전압을 일시적으로 저장하기 위한 래치
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 회로.
  4. 제2항에 있어서, 상기 고온 차단 신호 발생부는,
    상기 주기 비교 신호와 상기 주기 가변 펄스 신호를 부정논리곱하기 위한 낸드게이트; 및
    상기 낸드게이트의 출력을 소정 시간 지연시키기 위한 지연기
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 회로.
  5. 제2항에 있어서, 상기 제2 주기 고정 펄스 신호 발생부는,
    상기 주기 비교 신호를 소정 시간 지연시키기 위한 지연기;
    상기 지연기의 출력을 반전시키기 위한 인버터; 및
    상기 인버터의 출력과 상기 주기 고정 펄스 신호를 논리곱하기 위한 앤드게이트
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 회로.
  6. 제2항에 있어서, 상기 제1 주기 신호 선택부는,
    상기 고온 차단 지연 신호와 상기 셀프 리프레쉬 확인 신호에 각각 제어되는 직렬연결된 피모스 및 엔모스 트랜지스터;
    상기 피모스 트랜지스터의 드레인측 전압을 반전 및 래칭하기 위한 역병렬연결된 제1 및 제2 인버터;
    테스트 모드임을 확인하는 테스트 모드 신호를 인가받는 제3 인버터;
    상기 제3 인버터의 출력과 상기 제1 인버터의 출력을 논리합하기 위한 오아게이트;
    상기 오아게이트의 추력에 응답하여 상기 주기 가변 펄스 신호를 통과시키기 위한 제1 패스 게이트; 및
    상기 오아게이트의 출력에 응답하여 상기 제2 주기 고정 펄스 신호를 통과시키기 위한 제2 패스 게이트
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 회로.
  7. 삭제
  8. 반도체 기억 소자를 테스트하기 위한 테스트용 셀프 리프레쉬 주기를 선택함에 있어서,
    셀프 리프레쉬 모드로 진입하는 순간부터 고정된 주기를 갖는 주기 고정 펄스 신호가 출력될 때까지 인에이블 상태를 유지하는 주기 비교 신호를 출력하는 제1 단계;
    온도에 따라 가변적인 주기를 갖는 주기 가변 펄스 신호와 상기 주기 비교 신호를 조합하여 상기 주기 비교 신호의 인에이블 구간 동안 상기 주기 가변 펄스 신호가 발생하면 고온 차단 신호를 생성하고, 상기 고온 차단 신호를 소정 시간 지연시킨 고온 차단 지연 신호를 출력하는 제2 단계;
    상기 주기 비교 신호의 인에이블 구간 직후에 발생하는 상기 주기 고정 펄스 신호가 제거된 제2 주기 고정 펄스 신호를 출력하는 제3 단계;
    테스트모드에서 상기 고온 차단 지연 신호가 발생하면 상기 제2 주기 고정 펄스 신호를 출력하고 상기 고온 차단 지연 신호가 발생하지 않으면 상기 주기 가변 펄스 신호를 출력하며, 노말모드에서 상기 주기 가변 펄스 신호를 고정 선택하여 출력하는 제4 단계; 및
    온도에 따라 자동으로 셀프 리프레쉬 주기를 변화시키고자 하는 경우, 상기 제4 단계로부터 발생되는 신호를 선택하여 출력하는 제5 단계
    를 포함하는 테스트용 셀프 리프레쉬 주기 선택 방법.
KR1020050027352A 2005-03-31 2005-03-31 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 KR100691489B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050027352A KR100691489B1 (ko) 2005-03-31 2005-03-31 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
US11/320,650 US7301841B2 (en) 2005-03-31 2005-12-30 Circuit and method for selecting test self-refresh period of semiconductor memory device
US11/976,356 US7548478B2 (en) 2005-03-31 2007-10-24 Circuit and method for selecting test self-refresh period of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027352A KR100691489B1 (ko) 2005-03-31 2005-03-31 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법

Publications (2)

Publication Number Publication Date
KR20060104867A KR20060104867A (ko) 2006-10-09
KR100691489B1 true KR100691489B1 (ko) 2007-03-09

Family

ID=37070232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027352A KR100691489B1 (ko) 2005-03-31 2005-03-31 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법

Country Status (2)

Country Link
US (2) US7301841B2 (ko)
KR (1) KR100691489B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US7689887B2 (en) * 2007-12-21 2010-03-30 International Business Machines Corporation Automatic shutdown or throttling of a BIST state machine using thermal feedback
KR101559549B1 (ko) * 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
US8786449B1 (en) * 2009-12-16 2014-07-22 Applied Micro Circuits Corporation System-on-chip with thermal management core
US9292426B2 (en) * 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US10741263B2 (en) 2018-12-31 2020-08-11 Micron Technology, Inc. Standby biasing techniques to reduce read disturbs

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469800A (en) 1987-09-10 1989-03-15 Tokyo Electric Co Ltd Electric blower
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
US5844914A (en) 1996-05-15 1998-12-01 Samsung Electronics, Co. Ltd. Test circuit and method for refresh and descrambling in an integrated memory circuit
DE10004958A1 (de) * 2000-02-04 2001-08-09 Infineon Technologies Ag Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers
KR100631935B1 (ko) * 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로
US6940774B2 (en) * 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
KR100465597B1 (ko) * 2001-12-07 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
KR20040092747A (ko) 2003-04-29 2004-11-04 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생 장치
US7034507B2 (en) * 2003-07-03 2006-04-25 Micron Technology, Inc. Temperature sensing device in an integrated circuit
JP4094576B2 (ja) * 2004-03-26 2008-06-04 エルピーダメモリ株式会社 オシレータ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국 공개특허 제2003-27052호

Also Published As

Publication number Publication date
US7301841B2 (en) 2007-11-27
KR20060104867A (ko) 2006-10-09
US20080062799A1 (en) 2008-03-13
US20060221745A1 (en) 2006-10-05
US7548478B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
US8149641B2 (en) Active cycle control circuit for semiconductor memory apparatus
US6525988B2 (en) Clock generating circuits controlling activation of a delay locked loop circuit on transition to a standby mode of a semiconductor memory device and methods for operating the same
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
US6856566B2 (en) Timer circuit and semiconductor memory incorporating the timer circuit
KR100482365B1 (ko) 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
KR100691489B1 (ko) 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
US7486583B2 (en) Self-refresh period measurement circuit of semiconductor device
US7282976B2 (en) Apparatus and method for duty cycle correction
US20080239855A1 (en) Semiconductor memory device performing self refresh operation
US6292420B1 (en) Method and device for automatically performing refresh operation in semiconductor memory device
US8194488B2 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US7167948B2 (en) Semiconductor memory device
KR20130050853A (ko) 초기화신호 생성회로를 포함하는 반도체 메모리 장치
KR20000008774A (ko) 동기식 디램의 자동 프리차지 장치
US7480196B2 (en) Semiconductor device generating a test voltage for a wafer burn-in test and method thereof
KR100692985B1 (ko) 반도체 집적 회로 및 펄스 신호 생성 방법
US6346823B1 (en) Pulse generator for providing pulse signal with constant pulse width
US8193847B2 (en) Timing circuit and method of generating an output timing signal
US20070274146A1 (en) TRAS adjusting circuit for self-refresh mode in a semiconductor device
KR101190674B1 (ko) 반도체 메모리 장치의 주기 조절 회로
KR0147633B1 (ko) 반도체 메모리장치
KR100794998B1 (ko) 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법
US20090003409A1 (en) Temperature sensor and semiconductor memory device using the same
KR20030092556A (ko) 셀프 리프레쉬 동작을 갖는 반도체 메모리장치 및 그리프레쉬 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 12