KR101131561B1 - 반도체 메모리 장치의 전압 생성 회로 - Google Patents
반도체 메모리 장치의 전압 생성 회로 Download PDFInfo
- Publication number
- KR101131561B1 KR101131561B1 KR1020100085067A KR20100085067A KR101131561B1 KR 101131561 B1 KR101131561 B1 KR 101131561B1 KR 1020100085067 A KR1020100085067 A KR 1020100085067A KR 20100085067 A KR20100085067 A KR 20100085067A KR 101131561 B1 KR101131561 B1 KR 101131561B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- voltage
- temperature sensing
- increases
- current
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/463—Sources providing an output which depends on temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
Abstract
온도 변화에 따라 전압 레벨이 변하는 온도 전압을 생성하는 전압 생성부, 및 기설정된 온도이상에서 온도 감지 신호를 생성하는 온도 감지부를 포함하며, 상기 전압 생성부는 상기 온도 감지 신호에 응답하여 온도 변화량에 대한 전압 레벨 변화량이 달라지는 상기 온도 전압을 생성하는 것을 특징으로 한다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 특히 반도체 메모리 장치 내부에서 전압을 생성하는 회로에 관한 것이다.
반도체 메모리 장치는 외부 전압을 인가 받아 반도체 메모리 장치 내부에서 요구되는 전압 레벨에 해당하는 전압을 생성하도록 구성된다.
일반적으로 반도체 메모리 장치 내부에서 전압을 생성하는 회로를 내부 전압 생성 회로라하며, 이러한 내부 전압 생성 회로는 온도 변화에 무관하게 일정한 전압 레벨의 전압을 생성하도록 구성되거나, 온도 변화에 따라 일정한 기울기로 전압 레벨이 변하는 전압을 생성하도록 구성된다.
반도체 메모리 장치는 모스 트랜지스터들로 구성된다. 모스 트랜지스터는 온도 변화에 따라 문턱전압이 변하는 특징을 가지고 있으며, 이러한 모스 트랜지스터는 일정한 전압이 게이트에 인가되더라도 온도 변화에 따라 드레인으로부터 소오스에 흐르는 전류의 양이 변하게 된다.
반도체 메모리 장치는 온도 변화에 대한 모스 트랜지스터의 문턱 전압 변화를 보상하기 위하여 온도 변화에 따라 일정한 기울기로 전압 레벨이 변하는 전압을 생성하는 내부 전압 생성 회로를 구비한다.
하지만, 모스 트랜지스터의 문턱 전압이 온도 변화에 따라 일정한 기울기를 가지고 변하는 전압이 아니기 때문에, 일반적인 내부 전압 생성 회로는 온도 변화에 따른 적절한 보상을 모스 트랜지스터에 할 수 없다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 온도 변화에 따라 일정한 기울기를 가지고 전압 레벨이 변화는 내부 전압을 생성하며, 온도 구간별로 상기 기울기가 달라지는 반도체 메모리 장치의 내부 전압 생성 회로를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 온도 변화에 따라 전압 레벨이 변하는 온도 전압을 생성하는 전압 생성부, 및 기설정된 온도이상에서 온도 감지 신호를 생성하는 온도 감지부를 포함하며, 상기 전압 생성부는 상기 온도 감지 신호에 응답하여 온도 변화량에 대한 전압 레벨 변화량이 달라지는 상기 온도 전압을 생성하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 온도가 증가하면 전압 레벨이 높아지는 양의 계수 온도 전압과 온도가 증가하면 전압 레벨이 낮아지는 음의 계수 온도 전압을 생성하는 전압 생성부, 및 상기 양의 계수 온도 전압과 기준 전압의 레벨을 비교하여 서로 다른 타이밍에 인에이블되면 제 1 온도 감지 신호, 및 제 2 온도 감지 신호를 생성하는 온도 감지부를 포함하며, 상기 전압 생성부는 상기 제 1 및 제 2 온도 감지 신호중 인에이블된 신호 개수에 따라 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압을 생성하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 제 1 온도 변화 구간, 제 2 온도 변화 구간, 및 제 3 온도 변화 구간을 구분하도록 온도를 감지하여 제 1 온도 감지 신호, 및 제 2 온도 감지 신호를 생성하는 온도 감지부, 및 상기 제 1 및 제 2 온도 감지 신호에 응답하여 상기 제 1 내지 제 3 온도 변화 구간별로 온도 변화량에 대한 전압 변화량이 서로 다른 온도 전압을 생성하는 전압 생성부를 포함한다.
본 발명에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 온도 변화에 따라 일정한 기울기를 가지고 전압 레벨이 변하는 내부 전압을 생성하며, 온도 구간별로 상기 기울기가 달라지도록 구성되어, 온도 변화에 따른 모스 트랜지스터의 문턱 전압 변화에 대해 종래 기술보다 충분한 보상이 가능하게 한다. 따라서, 모스 트랜지스터들로 구성된 반도체 메모리 장치의 동작 안정성 및 속도를 향상시킨다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로를 개략적으로 도시한 구성도,
도 2은 도 1의 온도 감지부의 구성도,
도 3은 도1의 전압 생성부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도,
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 개략적으로 도시한 구성도,
도 6은 도 5의 온도 감지부의 구성도,
도 7은 도 5의 전압 생성부의 구성도,
도 8은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도,
도 9 및 10은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도이다.
도 2은 도 1의 온도 감지부의 구성도,
도 3은 도1의 전압 생성부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도,
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 개략적으로 도시한 구성도,
도 6은 도 5의 온도 감지부의 구성도,
도 7은 도 5의 전압 생성부의 구성도,
도 8은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도,
도 9 및 10은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 타이밍도이다.
본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 도 1에 도시된 바와 같이, 온도 감지부(100), 및 전압 생성부(200)를 포함한다.
상기 온도 감지부(100)는 기설정된 온도이상에서 온도 감지 신호(temp_det)를 생성한다. 예를 들어, 상기 온도 감지부(100)는 온도가 증가할수록 전압 레벨이 높아지는 양의 계수 온도 전압(Vtemp_p)과 온도 변화와는 무관하게 전압 레벨이 일정한 기준 전압(Vref)의 레벨을 비교하여 상기 온도 감지 신호(temp_det)를 생성한다. 상기 기준 전압(Vref)은 일반적인 밴드 갭 기준 전압 발생 회로의 출력일 수 있다.
상기 전압 생성부(200)는 온도 변화에 따라 전압 레벨이 변하는 상기 양의 계수 온도 전압(Vtemp_p), 및 음의 계수 온도 전압(Vtemp_n)을 생성한다. 이때, 상기 음의 계수 온도 전압(Vtemp_n)은 온도가 증가하면 전압 레벨이 낮아지는 전압이고, 상기 전압 생성부(200)는 상기 온도 감지 신호(temp_det)에 응답하여 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성하도록 구성된다.
상기 온도 감지부(100)는 도 2에 도시된 바와 같이, 상기 양의 계수 온도 전압(Vtemp_p)이 상기 기준 전압(Vref) 레벨보다 높아지면 상기 온도 감지 신호(temp_det)를 하이 레벨로 인에이블시키도록 비교부 타입으로 구성된다.
상기 온도 감지부(100)는 제 1 내지 제 5 트랜지스터(P11, P12, N11~ N13), 및 제 1 인버터(IV11)를 포함한다. 상기 제 1 트랜지스터(P11)는 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 2 트랜지스터(P12)는 소오스에 외부 전압(VDD)을 인가 받고 게이트에 상기 제 1 트랜지스터(P11)의 게이트가 연결된다. 상기 제 3 트랜지스터(N11)는 게이트에 상기 기준 전압(Vref)을 입력 받고, 드레인에 상기 제 1 트랜지스터(P11)의 게이트와 드레인이 공통 연결된다. 상기 제 4 트랜지스터(N12)는 게이트에 상기 양의 계수 온도 전압(Vtemp_p)을 입력 받고, 드레인에 상기 제 2 트랜지스터(P12)의 드레인이 연결된다. 상기 제 5 트랜지스터(N13)는 게이트에 바이어스 전압(V_bias)을 인가 받고, 드레인에 상기 제 3 및 제 4 트랜지스터(N11, N12)의 각 소오스들이 연결된 노드가 연결되고, 소오스에 접지단(VSS)이 연결된다. 상기 제 1 인버터(IV11)는 입력단에 상기 제 2 및 4 트랜지스터(P12, N12)가 연결된 노드가 연결되며 출력단에서 상기 온도 감지 신호(temp_det)가 출력된다.
상기 전압 생성부(200)는 도 3에 도시된 바와 같이, 제 1 온도 전압 생성부(210), 및 제 2 온도 전압 생성부(220)를 포함한다.
상기 제 1 온도 전압 생성부(210)는 온도가 증가하면 전압 레벨이 높아지는 상기 양의 계수 온도 전압(Vtemp_p)을 생성한다.
상기 제 1 온도 전압 생성부(210)는 외부 전압(VDD)이 인가되는 외부 전압단(VDD)과 접지단(VSS) 사이에 직렬로 연결된 제 1 온도 감지 전류원(211), 및 고정 전류 싱크부(212)를 포함한다.
상기 제 1 온도 감지 전류원(211)는 온도가 증가하면 상기 고정 전류 싱크부(212)에 제공하는 전류의 양을 증가시킨다. 상기 제 1 온도 감지 전류원(211)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 소오스에 상기 외부 전압단(VDD)이 연결되며, 드레인에 상기 고정 전류 싱크부(212)가 연결되는 제 1 모스 트랜지스터(P21)를 포함한다. 상기 제 1 모스 트랜지스터(P21)는 온도가 증가하면 문턱 전압이 낮아지기 때문에 같은 레벨이 게이트에 인가되더라도, 온도가 증가하면 소오스로부터 드레인에 흐르는 전류의 양을 증가시킨다.
상기 고정 전류 싱크부(212)는 온도와는 무관하게 일정한 양의 전류를 상기 접지단(VSS)으로 흘린다. 상기 제 1 온도 감지 전류원(211)과 상기 접지단(VSS) 사이에 직렬로 연결된 제 1 내지 제 3 저항 소자(R21~R23)를 포함한다. 이때, 상기 양의 계수 온도 전압(Vtemp_p)은 상기 제 1 및 제 2 저항 소자(R21, R22)가 연결된 노드에서 출력된다.
상기 제 2 온도 전압 생성부(220)는 상기 온도 감지 신호(temp_det)를 입력 받고, 온도가 증가하면 전압 레벨이 낮아지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성한다. 이때, 상기 제 2 온도 전압 생성부(220)는 상기 온도 감지 신호(temp_det)에 응답하여 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성한다.
상기 제 2 온도 전압 생성부(220)는 외부 전압단(VDD)과 접지단(VSS) 사이에 직렬로 연결된 제 2 온도 감지 전류원(221), 및 가변 전류 싱크부(222)를 포함한다. 이때, 상기 음의 계수 온도 전압(Vtemp_n)은 상기 제 2 온도 감지 전류원(221) 및 상기 가변 전류 싱크부(222)가 연결된 노드에서 출력된다.
상기 제 2 온도 감지 전류원(221)은 온도가 증가하면 상기 가변 전류 싱크부(222)에 제공하는 전류의 양을 증가시킨다. 상기 제 2 온도 감지 전류원(221)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 소오스에 상기 외부 전압단(VDD)이 연결되며, 드레인에 상기 가변 전류 싱크부(222)가 연결되는 제 2 모스 트랜지스터(P22)를 포함한다. 상기 제 2 모스 트랜지스터(P22)는 온도가 증가하면 문턱 전압이 낮아지기 때문에 같은 레벨이 게이트에 인가되더라도, 온도가 증가하면 소오스로부터 드레인에 흐르는 전류의 양을 증가시킨다.
상기 가변 전류 싱크부(222)는 온도가 증가하면 상기 접지단(VSS)으로 흘리는 전류의 양을 증가시키며, 상기 온도 감지 신호(temp_det)에 응답하여 상기 접지단(VSS)으로 흘리는 전류의 양을 제어한다. 상기 가변 전류 싱크부(222)는 상기 온도 감지 신호(temp_det)가 인에이블되면 디스에이블되었을 때보다 상기 접지단(VSS)으로 흘리는 전류의 양이 작아지도록 구성된다.
상기 가변 전류 싱크부(222)는 제 1 전류 싱크부(222-1), 및 제 2 전류 싱크부(222-2)를 포함한다.
상기 제 1 전류 싱크부(222-1)는 온도가 증가할수록 상기 제 2 온도 감지 전류원(221)으로부터 공급받는 전류를 상기 접지단(VSS)으로 더 많이 흘리는 바이폴라 접합 트랜지스터(bipolar junction transistor, BJT1)를 구비한다.
상기 제 1 전류 싱크부(222-1)는 제 4 내지 제 6 저항 소자(R24~R26), 제 6 트랜지스터(P23), 및 상기 바이폴라 접합 트랜지스터(BJT1)를 포함한다. 상기 제 4 내지 제 6 저항 소자(R24~ R26)는 상기 제 2 온도 감지 전류원(221)과 상기 바이폴라 접합 트랜지스터(BJT1)의 이미터(emitter)사이에 직렬로 연결된다. 상기 제 6 트랜지스터(P23)는 상기 제 5 저항 소자(R25)의 양단에 드레인과 소오스가 연결되며 게이트에 상기 온도 감지 신호(temp_det)를 입력 받는다. 이때, 상기 제 6 트랜지스터(P23)는 상기 온도 감지 신호(temp_det)에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자로서 동작한다. 상기 바이폴라 접합 트랜지스터(BJT1)는 베이스(base), 및 콜렉터(collector)가 상기 접지단(VSS)에 연결된다. 이때, 상기 바이폴라 접합 트랜지스터(BJT1)의 전류 증폭력은 상기 제 2 모스 트랜지스터(P22)의 전류 증폭력보다 크다.
상기 제 2 전류 싱크부(222-2)는 상기 온도 감지 신호(temp_det)에 응답하여 상기 제 2 온도 감지 전류원(221)로부터 공급 받는 전류를 상기 접지단(VSS)으로 흘린다.
상기 제 2 전류 싱크부(222-2)는 상기 제 2 온도 감지 전류원(221)과 상기 접지단(VSS) 사이에 직렬로 연결된 제 7 내지 제 9 저항 소자(R27~ R29), 및 제 7 트랜지스터(P24), 및 제 2 인버터(IV21)를 포함한다. 상기 제 7 트랜지스터(P24)는 상기 제 8 저항 소자(R28)의 양단에 드레인과 소오스가 연결되며 게이트에 상기 제 2 인버터(IV21)의 출력 신호를 입력 받는다. 이때, 상기 제 7 트랜지스터(P24)는 상기 제 2 인버터(IV21)의 출력 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자로서 동작한다. 상기 제 2 인버터(VI21)는 상기 온도 감지 신호(temp_det)를 입력 받는다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 동작을 도 4를 참조하여 설명하면 다음과 같다.
온도가 상승하더라도 기준 전압(Vref)의 전압 레벨은 변하지 않는다.
양의 계수 온도 전압(Vtemp_p)은 온도가 증가하면, 즉 상승하면 전압 레벨이 상승한다. 도 3을 참조하여, 상기 양의 계수 온도 전압(Vtemp_p)이 생성되는 과정을 설명한다. 제 1 온도 감지 전류원(211)은 온도가 증가할수록 고정 전류 싱크부(212)에 공급하는 전류의 양을 증가시킨다. 반면, 상기 고정 전류 싱크부(212)는 온도가 증가하더라도 일정한 양의 전류를 접지단(VSS)으로 흘린다. 따라서, 상기 제 1 온도 감지 전류원(211)과 상기 고정 전류 싱크부(212)로 구성된 제 1 온도 전압 생성부(210)는 온도가 증가할수록 전압 레벨이 높아지는 상기 양의 계수 온도 전압(Vtemp_p)을 생성할 수 있다.
온도 감지부(100)는 상기 양의 계수 온도 전압(Vtemp_p) 레벨이 상기 기준 전압(Vref) 레벨보다 높아지면 온도 감지 신호(temp_det)를 하이 레벨로 인에이블시킨다.
음의 계수 온도 전압(Vtemp_n)은 온도가 증가하면 전압 레벨이 낮아진다. 상기 음의 계수 온도 전압(Vtemp_n)이 생성되는 과정을 설명한다. 제 2 온도 감지 전류원(221)은 온도가 증가할수록 가변 전류 싱크부(222)에 공급하는 전류의 양을 증가시킨다. 상기 가변 전류 싱크부(222)는 온도가 증가할수록 상기 제 2 온도 감지 전류원(221)로부터 공급받는 전류가 상기 접지단(VSS)으로 더 많이 흐를 수 있도록 한다. 이때, 상기 제 2 온도 감지 전류원(221)을 구성하는 모스 트랜지스터(P22)보다 제 1 전류 싱크부(222-1)가 구비한 바이폴라 트랜지스터(BJT1)가 온도 변화에 따른 전류 증폭력이 크다. 따라서, 온도가 증가할수록 전압 레벨이 낮아지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성할 수 있다. 더욱이, 상기 제 1 전류 싱크부(222-1)는 상기 온도 감지 신호(temp_det)가 디스에이블되었을 때보다 인에이블되었을 때 높은 저항 값을 갖고, 제 2 전류 싱크부(222-2)는 상기 온도 감지 신호(temp_det)가 디스에이블되었을 때보다 인에이블되었을 때 낮은 저항 값을 갖는다. 그러므로, 상기 가변 전류 싱크부(222)는 상기 온도 감지 신호(temp_det)가 인에이블되었을 때보다 디스에이블되었을 때 상기 바이폴라 트랜지스터(BJT1)가 더 많은 양의 전류를 접지단(VSS)으로 흘리게 구성된다.
결국, 상기 음의 계수 온도 전압(Vtemp_n)은 온도가 증가할수록 전압 레벨이 낮아지며, 상기 온도 감지 신호(temp_det)가 로우 레벨로 디스에이블되었을 때보다 하이 레벨로 인에이블되었을 때에 온도 변화량 대비 전압 변화량이 적어진다.
본 발명의 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 기설정된 온도에서 온도 변화량 대비 전압 변화량을 변화시킬 수 있어, 온도 변화에 따른 모스 트랜지스터의 문턱 전압 변화에 대해 종래 기술보다 충분한 보상이 가능하게 한다. 따라서, 모스 트랜지스터들로 구성된 반도체 메모리 장치의 동작 안정성 및 속도를 향상시킨다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 도 5에 도시된 바와 같이, 온도 감지부(300), 및 전압 생성부(400)를 포함한다.
상기 온도 감지부(300)는 온도가 증가하면 전압 레벨이 높아지는 양의 계수 온도 전압(Vtemp_p)과 온도 변화와는 무관하게 일정한 전압 레벨을 갖는 기준 전압(Vref)의 레벨을 비교하여 인에이블 타이밍이 서로 다른 제 1 온도 감지 신호(temp_det1), 및 제 2 온도 감지 신호(temp_det2)를 생성한다. 이때, 상기 제 1 온도 감지 신호(temp_det1)는 상기 제 2 온도 감지 신호(temp_det2)의 인에이블 타이밍보다 빠르다.
상기 전압 생성부(400)는 상기 양의 계수 온도 전압(Vtemp_p)과 온도가 증가하면 전압 레벨이 낮아지는 음의 계수 온도 전압(Vtemp_n)을 생성한다. 이때, 상기 전압 생성부(400)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2) 중 인에이블된 신호의 개수에 따라 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성한다.
상기 온도 감지부(300)는 도 6에 개시된 바와 같이, 전압 분배부(310), 비교 신호 생성부(320)를 포함한다.
상기 전압 분배부(310)는 상기 기준 전압(Vref)을 전압 분배하여 기준 분배 전압(Vref_div)을 생성한다. 상기 전압 분배부(310)는 제 1 및 제 2 저항 소자(R31, R32)를 포함한다. 상기 제 1 저항 소자(R31)는 일단에 상기 기준 전압(Vref)을 인가 받는다. 상기 제 2 저항 소자(R32)는 일단에 상기 제 1 저항 소자(R31)의 타단이 연결되고 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 1 및 제 2 저항 소자(R31, R32)가 연결된 노드에서 상기 기준 분배 전압(Vref_div)이 출력된다.
상기 비교 신호 생성부(320)는 제 1 및 제 2 비교부(321, 322)를 포함한다.
상기 제 1 비교부(321)는 상기 기준 분배 전압(Vref_div)과 상기 양의 계수 온도 전압(Vtemp_p)의 레벨을 비교하여 상기 제 1 온도 감지 신호(temp_det1)를 생성한다. 예를 들어, 상기 제 1 비교부(321)는 상기 양의 계수 온도 전압(Vtemp_p) 레벨이 상기 기준 분배 전압(Vref_div) 레벨보다 높아지면 하이 레벨로 인에이블되는 상기 제 1 온도 감지 신호(temp_det1)를 생성한다.
상기 제 2 비교부(322)는 상기 기준 전압(Vref)과 상기 양의 계수 온도 전압(Vtemp_p)의 레벨을 비교하여 상기 제 2 온도 감지 신호(temp_det2)를 생성한다. 예를 들어, 상기 제 2 비교부(322)는 상기 양의 계수 온도 전압(Vtemp_p) 레벨이 상기 기준 전압(Vref) 레벨보다 높아지면 하이 레벨로 인에이블되는 상기 제 2 온도 감지 신호(temp_det2)를 생성한다.
상기 전압 생성부(400)는 도 7에 개시된 바와 같이, 제 1 온도 전압 생성부(410), 및 제 2 온도 전압 생성부(420)를 포함한다.
상기 제 1 온도 전압 생성부(410)는 온도가 증가하면 전압 레벨이 높아지는 상기 양의 계수 온도 전압(Vtemp_p)을 생성한다.
상기 제 1 온도 전압 생성부(410)는 외부 전압(VDD)이 인가되는 외부 전압단(VDD)과 접지단(VSS) 사이에 직렬로 연결된 제 1 온도 감지 전류원(411), 및 고정 전류 싱크부(412)를 포함한다.
상기 제 1 온도 감지 전류원(411)는 온도가 증가하면 상기 고정 전류 싱크부(412)에 제공하는 전류의 양을 증가시킨다. 상기 제 1 온도 감지 전류원(411)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 소오스에 상기 외부 전압단(VDD)이 연결되며, 드레인에 상기 고정 전류 싱크부(412)가 연결되는 제 1 모스 트랜지스터(P41)를 포함한다. 상기 제 1 모스 트랜지스터(P41)는 온도가 증가하면 문턱 전압이 낮아지기 때문에 같은 레벨이 게이트에 인가되더라도, 온도가 증가하면 소오스로부터 드레인에 흐르는 전류의 양을 증가시킨다.
상기 고정 전류 싱크부(412)는 온도와는 무관하게 일정한 양의 전류를 상기 접지단(VSS)으로 흘린다. 상기 제 1 온도 감지 전류원(411)과 상기 접지단(VSS) 사이에 직렬로 연결된 제 3 내지 제 5 저항 소자(R41~R43)를 포함한다. 이때, 상기 양의 계수 온도 전압(Vtemp_p)은 상기 제 3 및 제 4 저항 소자(R41, R42)가 연결된 노드에서 출력된다.
상기 제 2 온도 전압 생성부(420)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)를 입력 받고, 온도가 증가하면 전압 레벨이 낮아지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성한다. 이때, 상기 제 2 온도 전압 생성부(220)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2) 중 인에이블된 신호의 개수에 따라 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성한다.
상기 제 2 온도 전압 생성부(420)는 외부 전압단(VDD)과 접지단(VSS) 사이에 직렬로 연결된 제 2 온도 감지 전류원(421), 및 가변 전류 싱크부(422)를 포함한다. 이때, 상기 음의 계수 온도 전압(Vtemp_n)은 상기 제 2 온도 감지 전류원(421) 및 상기 가변 전류 싱크부(422)가 연결된 노드에서 출력된다.
상기 제 2 온도 감지 전류원(421)은 온도가 증가하면 상기 가변 전류 싱크부(422)에 제공하는 전류의 양을 증가시킨다. 상기 제 2 온도 감지 전류원(421)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 소오스에 상기 외부 전압단(VDD)이 연결되며, 드레인에 상기 가변 전류 싱크부(422)가 연결되는 제 2 모스 트랜지스터(P42)를 포함한다. 상기 제 2 모스 트랜지스터(P42)는 온도가 증가하면 문턱 전압이 낮아지기 때문에 같은 레벨이 게이트에 인가되더라도, 온도가 증가하면 소오스로부터 드레인에 흐르는 전류의 양을 증가시킨다.
상기 가변 전류 싱크부(422)는 온도가 증가하면 상기 접지단(VSS)으로 흘리는 전류의 양을 증가시키며, 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2) 중 인에이블된 신호의 개수에 따라 상기 접지단(VSS)으로 흘리는 전류의 양을 제어한다. 상기 가변 전류 싱크부(422)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)중 인에이블된 신호의 개수가 증가할수록 상기 접지단(VSS)으로 흘리는 전류의 양이 작아지도록 구성된다.
상기 가변 전류 싱크부(422)는 제 1 전류 싱크부(422-1), 및 제 2 전류 싱크부(422-2)를 포함한다.
상기 제 1 전류 싱크부(422-1)는 온도가 증가할수록 상기 제 2 온도 감지 전류원(421)으로부터 공급받는 전류를 상기 접지단(VSS)으로 더 많이 흘리는 바이폴라 접합 트랜지스터(bipolar junction transistor, BJT2)를 구비한다.
상기 제 1 전류 싱크부(422-1)는 제 6 내지 제 8 저항 소자(R44~R46), 제 1 트랜지스터(P43), 및 상기 바이폴라 접합 트랜지스터(BJT2)를 포함한다. 상기 제 6 내지 제 8 저항 소자(R44~ R46)는 상기 제 2 온도 감지 전류원(421)과 상기 바이폴라 접합 트랜지스터(BJT2)의 이미터(emitter)사이에 직렬로 연결된다. 상기 제 1 트랜지스터(P43)는 상기 제 7 저항 소자(R45)의 양단에 드레인과 소오스가 연결되며 게이트에 상기 제 1 온도 감지 신호(temp_det1)를 입력 받는다. 이때, 상기 제 1 트랜지스터(P43)는 상기 제 1 온도 감지 신호(temp_det1)에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자로서 동작한다. 상기 바이폴라 접합 트랜지스터(BJT2)는 베이스(base), 및 콜렉터(collector)가 상기 접지단(VSS)에 연결된다. 이때, 상기 바이폴라 접합 트랜지스터(BJT2)의 전류 증폭력은 상기 제 2 모스 트랜지스터(P42)의 전류 증폭력보다 크다.
상기 제 2 전류 싱크부(422-2)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)에 응답하여 상기 제 2 온도 감지 전류원(221)로부터 공급 받는 전류를 상기 접지단(VSS)으로 흘린다.
상기 제 2 전류 싱크부(422-2)는 상기 제 2 온도 감지 전류원(221)과 상기 접지단(VSS) 사이에 직렬로 연결된 제 9 내지 제 12 저항 소자(R47~ R50), 제 2 및 제 3 트랜지스터(P44, P45), 및 제 1 및 제 2 인버터(IV41, IV42)를 포함한다. 상기 제 2 트랜지스터(P44)는 상기 제 10 저항 소자(R48)의 양단에 드레인과 소오스가 연결되며 게이트에 상기 제 1 인버터(IV41)의 출력 신호를 입력 받는다. 이때, 상기 제 2 트랜지스터(P44)는 상기 제 1 인버터(IV41)의 출력 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자로서 동작한다. 상기 제 1 인버터(VI41)는 상기 제 1 온도 감지 신호(temp_det1)를 입력 받는다. 상기 제 2 인버터(IV42)는 상기 제 2 온도 감지 신호(temp_det2)를 입력 받는다. 상기 제 3 트랜지스터(P45)는 상기 제 11 저항 소자(R49)의 양단에 드레인과 소오스가 연결되며 게이트에 상기 제 2 인버터(IV42)의 출력 신호를 입력 받는다. 상기 제 3 트랜지스터(P45)는 상기 제 2 인버터(IV42)의 출력 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자로서 동작한다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로의 동작을 도 8를 참조하여 설명하면 다음과 같다.
온도가 상승하더라도 기준 전압(Vref)의 전압 레벨은 변하지 않는다.
양의 계수 온도 전압(Vtemp_p)은 온도가 증가하면, 즉 상승하면 전압 레벨이 상승한다. 도 7을 참조하여, 상기 양의 계수 온도 전압(Vtemp_p)이 생성되는 과정을 설명한다. 제 1 온도 감지 전류원(411)은 온도가 증가할수록 고정 전류 싱크부(412)에 공급하는 전류의 양을 증가시킨다. 반면, 상기 고정 전류 싱크부(412)는 온도가 증가하더라도 일정한 양의 전류를 접지단(VSS)으로 흘린다. 따라서, 상기 제 1 온도 감지 전류원(411)과 상기 고정 전류 싱크부(412)로 구성된 제 1 온도 전압 생성부(410)는 온도가 증가할수록 전압 레벨이 높아지는 상기 양의 계수 온도 전압(Vtemp_p)을 생성할 수 있다.
온도 감지부(300)는 상기 양의 계수 온도 전압(Vtemp_p) 레벨이 상기 기준 분배 전압(Vref_div) 레벨보다 높아지면 상기 제 1 온도 감지 신호(temp_det1)를 하이 레벨로 인에이블시킨다. 또한, 상기 온도 감지부(300)는 상기 양의 계수 온도 전압(Vtemp_p) 레벨이 상기 기준 전압(Vref) 레벨보다 높아지면 상기 제 2 온도 감지 신호(temp_det2)를 하이 레벨로 인에이블시킨다.
음의 계수 온도 전압(Vtemp_n)은 온도가 증가하면 전압 레벨이 낮아진다. 상기 음의 계수 온도 전압(Vtemp_n)이 생성되는 과정을 설명한다. 제 2 온도 감지 전류원(421)은 온도가 증가할수록 가변 전류 싱크부(422)에 공급하는 전류의 양을 증가시킨다. 상기 가변 전류 싱크부(422)는 온도가 증가할수록 상기 제 2 온도 감지 전류원(421)로부터 공급받는 전류가 상기 접지단(VSS)으로 더 많이 흐를 수 있도록 한다. 이때, 상기 제 2 온도 감지 전류원(421)을 구성하는 모스 트랜지스터(P42)보다 제 1 전류 싱크부(422-1)의 바이폴라 트랜지스터(BJT2)가 온도 변화에 따른 전류 증폭력이 크다. 따라서, 온도가 증가할수록 전압 레벨이 낮아지는 상기 음의 계수 온도 전압(Vtemp_n)을 생성할 수 있다. 더욱이, 상기 제 1 전류 싱크부(422-1)는 상기 제 1 온도 감지 신호(temp_det1)가 디스에이블되었을 때보다 인에이블되었을 때 높은 저항 값을 갖고, 제 2 전류 싱크부(422-2)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)가 모두 인에이블되었을 때 가장 작은 저항 값을 갖고, 모두 디스에이블되었을 때 가장 낮은 저항 값을 갖는다. 그러므로, 상기 가변 전류 싱크부(422)는 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)중 인에이블된 신호의 개수가 감소할수록 상기 바이폴라 트랜지스터(BJT2)가 더 많은 양의 전류를 접지단(VSS)으로 흘리게 구성된다.
결국, 상기 음의 계수 온도 전압(Vtemp_n)은 온도가 증가할수록 전압 레벨이 낮아지며, 상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)중 하이 레벨로 인에이블된 신호의 개수가 많아질수록 온도 변화량 대비 전압 변화량이 적어진다. 즉, 상기 음의 계수 온도 전압(Vtemp_n)은 로우 레벨로 디스에이블된 신호의 개수가 적어질수록 온도 변화량 대비 전압 변화량은 적어진다.
상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)가 모두 디스에이블되었을 경우, 즉 제일 낮은 온도 변화 구간에서 상기 음의 계수 온도 전압(Vtemp_n)의 기울기(온도 변화량 대비 전압 변화량)가 가장 크다.
상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2) 중 상기 제 1 온도 감지 신호(temp_det1)만 인에이블될 경우, 즉 중간 온도 변화 구간에서 상기 음의 계수 온도 전압(Vtemp_n)의 기울기는 상기 제일 낮은 온도 변화 구간의 기울기보다 작다.
상기 제 1 및 제 2 온도 감지 신호(temp_det1, temp_det2)가 모두 인에이블되었을 경우, 즉 제일 높은 온도 변화 구간에서 상기 음의 계수 온도 전압(Vtemp_n)의 기울기(온도 변화량 대비 전압 변화량)가 가장 작다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부 전압 생성 회로는 기설정된 온도에서 온도 변화량 대비 전압 변화량을 변화시킬 수 있어, 온도 변화에 따른 모스 트랜지스터의 문턱 전압 변화에 대해 종래 기술보다 충분한 보상이 가능하게 한다. 따라서, 모스 트랜지스터들로 구성된 반도체 메모리 장치의 동작 안정성 및 속도를 향상시킨다.
본 발명의 도 1~3 및 도 5~7은 온도가 증가하면 전압 레벨이 낮아지는 음의 계수 온도 전압(Vtemp_n)을 생성하되, 기설정된 온도에서 온도 변화량 대비 전압 변화량(음의 계수 온도 전압의 기울기)을 변화시킬 수 있는 발명에 관한 것입니다.
하지만, 본 발명에 개시된 도 1~3 및 도 5~7에 개시된 회로(온도 감지부, 및 전압 생성부)를 변경하여, 도 9 및 도 10에 개시된 바와 같이 온도가 증가하면 전압 레벨이 높아지는 양의 계수 온도 전압(Vtemp_p)을 생성하되, 기설정된 온도에서 양의 계수 온도 전압(Vtemp_p)의 기울기를 변화시키는 기술은 당업자라면 용이하게 실시할 수 있는 기술일 것입니다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (33)
- 온도 변화에 따라 전압 레벨이 변하는 온도 전압을 생성하는 전압 생성부; 및
기설정된 온도이상에서 온도 감지 신호를 생성하는 온도 감지부를 포함하며,
상기 전압 생성부는 상기 온도 감지 신호가 디스에이블된 경우의 온도 변화량에 대한 전압 레벨 변화량과 상기 온도 감지 신호가 인에이블된 경우의 온도 변화량에 대한 전압 레벨 변화량이 서로 다른 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 온도 감지부는
온도가 증가할수록 전압 레벨이 높아지는 양의 계수 온도 전압과 온도 변화와는 무관하게 전압 레벨이 일정한 기준 전압의 전압 레벨을 비교하여 상기 온도 감지 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,
상기 온도 감지부는
상기 양의 계수 온도 전압이 상기 기준 전압 레벨보다 높아지면 상기 온도 감지 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,
상기 온도 감지부는
상기 양의 계수 온도 전압과 상기 기준 전압을 입력 받아 상기 온도 감지 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 온도 전압은 양의 계수 온도 전압, 및 음의 계수 온도 전압을 포함하며,
상기 전압 생성부는
온도가 증가하면 전압 레벨이 높아지는 상기 양의 계수 온도 전압을 생성하는 제 1 온도 전압 생성부, 및
상기 온도 감지 신호를 입력 받고, 온도가 증가하면 전압 레벨이 낮아지는 상기 음의 계수 온도 전압을 생성하는 제 2 온도 전압 생성부를 포함하며, 상기 음의 계수 온도 전압은 상기 온도 감지 신호에 응답하여 온도 변화량에 대한 전압 레벨 변화량이 달라지는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,
상기 제 1 온도 전압 생성부는
외부 전압단과 접지단 사이에 직렬로 연결된 온도 감지 전류원, 및 고정 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가하면 상기 고정 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 고정 전류 싱크부는 온도와는 무관하게 일정한 양의 전류를 상기 접지단으로 흘리는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,
상기 온도 감지 전류원은
게이트에 온도 변화와는 무관하게 일정한 전압 레벨을 갖는 기준 전압을 인가 받고, 소오스에 상기 외부 전압단이 연결되며, 드레인에 상기 고정 전류 싱크부가 연결되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,
상기 고정 전류 싱크부는
상기 온도 감지 전류원과 상기 접지단 사이에 직렬로 연결된 복수개의 저항 소자를 포함하며, 상기 양의 계수 온도 전압은 상기 복수개의 저항 소자들이 연결된 노드 중 하나에서 출력되는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,
상기 제 2 온도 전압 생성부는
외부 전압단과 접지단사이에 직렬로 연결된 온도 감지 전류원 및 가변 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가하면 상기 가변 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 가변 전류 싱크부는 온도가 증가하면 상기 접지단으로 흘리는 전류의 양을 증가시키며, 상기 온도 감지 신호에 응답하여 상기 접지단으로 흘리는 전류의 양을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,
상기 온도 감지 전류원은
게이트에 온도 변화와는 무관하게 일정한 전압 레벨을 갖는 기준 전압을 인가 받고, 소오스에 상기 외부 전압단이 연결되며, 드레인에 상기 가변 전류 싱크부가 연결되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 가변 전류 싱크부는
온도가 증가할수록 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 더 많이 흘리는 바이폴라 접합 트랜지스터(bipolar junction transistor)를 구비한 제 1 전류 싱크부, 및
상기 온도 감지 신호에 응답하여 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 흘리는 제 2 전류 싱크부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 11 항에 있어서,
상기 제 1 전류 싱크부는
상기 온도 감지 전류원과 상기 바이폴라 접합 트랜지스터의 이미터(emitter)사이에 직렬로 연결된 복수개의 저항 소자,
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자, 및
베이스(base), 및 콜렉터(collector)가 상기 접지단에 연결된 상기 바이폴라 접합 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 11 항에 있어서,
상기 제 2 전류 싱크부는
상기 온도 감지 전류원과 상기 접지단사이에 직렬로 연결된 복수개의 저항 소자, 및
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 온도가 증가하면 전압 레벨이 높아지는 양의 계수 온도 전압과 온도가 증가하면 전압 레벨이 낮아지는 음의 계수 온도 전압을 생성하는 전압 생성부; 및
상기 양의 계수 온도 전압과 기준 전압의 레벨을 비교하여 서로 다른 타이밍에 인에이블되면 제 1 온도 감지 신호, 및 제 2 온도 감지 신호를 생성하는 온도 감지부를 포함하며,
상기 전압 생성부는 상기 제 1 및 제 2 온도 감지 신호중 인에이블된 신호 개수에 따라 온도 변화량에 대한 전압 변화량이 달라지는 상기 음의 계수 온도 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 14 항에 있어서,
상기 온도 감지부는
상기 양의 계수 온도 전압과 상기 기준 전압의 레벨을 비교하여 상기 제 1 온도 감지 신호가 상기 제 2 온도 감지 신호의 인에이블 타이밍보다 빠른 인에이블 타이밍을 갖도록 구성된 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,
상기 온도 감지부는
상기 기준 전압을 전압 분배하여 기준 분배 전압을 생성하는 전압 분배부,
상기 기준 분배 전압과 상기 양의 계수 온도 전압의 레벨을 비교하여 상기 제 1 온도 감지 신호를 생성하는 제 1 비교부, 및
상기 기준 전압과 상기 양의 계수 온도 전압의 레벨을 비교하여 상기 제 2 온도 감지 신호를 생성하는 제 2 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 16 항에 있어서,
상기 제 1 비교부는 상기 양의 계수 온도 전압 레벨이 상기 기준 분배 전압 레벨보다 높아지면 상기 제 1 온도 감지 신호를 인에이블시키고,
상기 제 2 비교부는 상기 양의 계수 온도 전압 레벨이 상기 기준 전압 레벨보다 높아지면 상기 제 2 온도 감지 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 14 항에 있어서,
상기 전압 생성부는
온도가 증가하면 전압 레벨이 높아지는 상기 양의 계수 온도 전압을 생성하는 제 1 온도 전압 생성부, 및
상기 제 1 및 제 2 온도 감지 신호를 입력 받고, 온도가 증가하면 전압 레벨이 감소하는 상기 음의 계수 온도 전압을 생성하는 제 2 온도 전압 생성부를 포함하며, 상기 음의 계수 온도 전압은 상기 제 1 및 제 2 온도 감지 신호중 인에이블된 신호 개수에 따라 온도 변화량에 대한 전압 레벨 변화량이 달라지는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 18 항에 있어서,
상기 제 1 온도 전압 생성부는
외부 전압단과 접지단사이에 직렬로 연결된 온도 감지 전류원, 및 고정 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가하면 상기 고정 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 고정 전류 싱크부는 온도와 무관하게 일정한 양의 전류를 상기 접지단으로 흘리는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제 18 항에 있어서,
상기 제 2 온도 전압 생성부는
외부 전압단과 접지단사이에 직렬로 연결된 온도 감지 전류원, 및 가변 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가사면 상기 가변 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 가변 전류 싱크부는 온도가 증가하면 상기 접지단으로 흘리는 전류의 양을 증가시키며, 상기 제 1 및 제 2 온도 감지 신호 중 인에이블된 신호의 개수에 따라 상기 접지단으로 흘리는 전류의 양을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제 20 항에 있어서,
상기 가변 전류 싱크부는
상기 온도가 증가할수록 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 더 많이 흘리는 바이폴라 접합 트랜지스터(bipolar junction transistor)를 구비한 제 1 전류 싱크부, 및
상기 온도 감지 신호에 응답하여 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 흘리는 제 2 전류 싱크부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 22은(는) 설정등록료 납부시 포기되었습니다.제 21 항에 있어서,
상기 제 1 전류 싱크부는
상기 온도 감지 전류원과 상기 바이폴라 접합 트랜지스터의 이미터(emitter)사이에 직렬로 연결된 복수개의 저항 소자,
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 제 1 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자, 및
베이스(base), 및 콜렉터(collector)가 상기 접지단에 연결된 상기 바이폴라 접합 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 23은(는) 설정등록료 납부시 포기되었습니다.제 21 항에 있어서,
상기 제 2 전류 싱크부는
상기 온도 감지 전류원과 상기 접지단사이에 직렬로 연결된 복수개의 저항 소자,
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 제 1 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 제 1 스위칭 소자, 및
상기 제 1 스위칭 소자가 연결된 저항 소자를 제외한 저항 소자들중 하나의 저항 소자 양단에 연결되며, 상기 제 2 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 제 2 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 제 1 온도 변화 구간, 제 2 온도 변화 구간, 및 제 3 온도 변화 구간을 구분하도록 온도를 감지하여 제 1 온도 감지 신호, 및 제 2 온도 감지 신호를 생성하는 온도 감지부; 및
상기 제 1 온도 감지 신호가 디스에이블된 경우의 온도 변화량에 대한 전압 변화량, 상기 제 1 온도 감지 신호가 인에이블되고 상기 제 2 온도 감지 신호가 디스에이블된 경우의 온도 변화량에 대한 전압 변화량, 및 상기 제 2 온도 감지 신호가 인에이블된 경우의 온도 변화량에 대한 전압 변화량이 각각 다른 온도 전압을 생성하는 전압 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 25은(는) 설정등록료 납부시 포기되었습니다.제 24 항에 있어서,
상기 온도 감지부는
온도가 증가하면 전압 레벨이 증가하는 양의 계수 온도 전압과 온도 변화와는 무관하게 전압 레벨이 변하지 않는 기준 전압의 레벨을 비교하여 상기 제 1 온도 감지 신호가 상기 제 2 온도 감지 신호의 인에이블 타이밍보다 빠른 인에이블 타이밍을 갖도록 구성된 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 26은(는) 설정등록료 납부시 포기되었습니다.제 25 항에 있어서,
상기 온도 감지부는
상기 기준 전압을 전압 분배하여 기준 분배 전압을 생성하는 전압 분배부,
상기 기준 분배 전압과 상기 양의 계수 온도 전압의 레벨을 비교하여 상기 제 1 온도 감지 신호를 생성하는 제 1 비교부, 및
상기 기준 전압과 상기 양의 계수 온도 전압의 레벨을 비교하여 상기 제 2 온도 감지 신호를 생성하는 제 2 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 27은(는) 설정등록료 납부시 포기되었습니다.제 26 항에 있어서,
상기 제 1 비교부는 상기 양의 계수 온도 전압 레벨이 상기 기준 분배 전압 레벨보다 높아지면 상기 제 1 온도 감지 신호를 인에이블시키고,
상기 제 2 비교부는 상기 양의 계수 온도 전압 레벨이 상기 기준 전압 레벨보다 높아지면 상기 제 2 온도 감지 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 28은(는) 설정등록료 납부시 포기되었습니다.제 24 항에 있어서,
상기 온도 전압은 양의 계수 온도 전압, 및 음의 계수 온도 전압을 포함하며,
상기 전압 생성부는
온도가 증가하면 전압 레벨이 증가하는 상기 양의 계수 온도 전압을 생성하는 제 1 온도 전압 생성부, 및
상기 제 1 및 제 2 온도 감지 신호를 입력 받고, 온도가 증가하면 전압 레벨이 감소하는 상기 음의 계수 온도 전압을 생성하는 제 2 온도 전압 생성부를 포함하며, 상기 음의 계수 온도 전압은 상기 제 1 및 제 2 온도 감지 신호중 인에이블된 신호 개수에 따라 온도 변화량에 대한 전압 레벨 변화량이 달라지는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 29은(는) 설정등록료 납부시 포기되었습니다.제 28 항에 있어서,
상기 제 1 온도 전압 생성부는
외부 전압단과 접지단사이에 직렬로 연결된 온도 감지 전류원, 및 고정 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가하면 상기 고정 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 고정 전류 싱크부는 온도와 무관하게 일정한 양의 전류를 상기 접지단으로 흘리는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 30은(는) 설정등록료 납부시 포기되었습니다.제 28 항에 있어서,
상기 제 2 온도 전압 생성부는
외부 전압단과 접지단사이에 직렬로 연결된 온도 감지 전류원, 및 가변 전류 싱크부를 포함하며,
상기 온도 감지 전류원은 온도가 증가사면 상기 가변 전류 싱크부에 제공하는 전류의 양을 증가시키고,
상기 가변 전류 싱크부는 온도가 증가하면 상기 접지단으로 흘리는 전류의 양을 증가시키며, 상기 제 1 및 제 2 온도 감지 신호 중 인에이블된 신호의 개수에 따라 상기 접지단으로 흘리는 전류의 양을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 31은(는) 설정등록료 납부시 포기되었습니다.제 30 항에 있어서,
상기 가변 전류 싱크부는
상기 온도가 증가할수록 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 더 많이 흘리는 바이폴라 접합 트랜지스터(bipolar junction transistor)를 구비한 제 1 전류 싱크부, 및
상기 온도 감지 신호에 응답하여 상기 온도 감지 전류원으로부터 공급받는 전류를 상기 접지단으로 흘리는 제 2 전류 싱크부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 32은(는) 설정등록료 납부시 포기되었습니다.제 31 항에 있어서,
상기 제 1 전류 싱크부는
상기 온도 감지 전류원과 상기 바이폴라 접합 트랜지스터의 이미터(emitter)사이에 직렬로 연결된 복수개의 저항 소자,
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 제 1 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 스위칭 소자, 및
베이스(base), 및 콜렉터(collector)가 상기 접지단에 연결된 상기 바이폴라 접합 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로. - 청구항 33은(는) 설정등록료 납부시 포기되었습니다.제 31 항에 있어서,
상기 제 2 전류 싱크부는
상기 온도 감지 전류원과 상기 접지단사이에 직렬로 연결된 복수개의 저항 소자,
상기 복수개의 저항 소자 중 하나의 저항 소자 양단에 연결되며, 상기 제 1 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 제 1 스위칭 소자, 및
상기 제 1 스위칭 소자가 연결된 저항 소자를 제외한 저항 소자들중 하나의 저항 소자 양단에 연결되며, 상기 제 2 온도 감지 신호에 응답하여 턴온/턴오프 동작을 수행하는 제 2 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 생성 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100085067A KR101131561B1 (ko) | 2010-08-31 | 2010-08-31 | 반도체 메모리 장치의 전압 생성 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100085067A KR101131561B1 (ko) | 2010-08-31 | 2010-08-31 | 반도체 메모리 장치의 전압 생성 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120021033A KR20120021033A (ko) | 2012-03-08 |
| KR101131561B1 true KR101131561B1 (ko) | 2012-04-04 |
Family
ID=46129516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100085067A KR101131561B1 (ko) | 2010-08-31 | 2010-08-31 | 반도체 메모리 장치의 전압 생성 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101131561B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI630619B (zh) * | 2012-11-23 | 2018-07-21 | 愛思開海力士有限公司 | 半導體裝置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102004255B1 (ko) * | 2012-12-20 | 2019-07-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050118952A (ko) * | 2004-06-15 | 2005-12-20 | 삼성전자주식회사 | 히스테리리스 특성을 갖는 온도 감지 회로 |
| KR20070036648A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력 장치 및 그 수행방법 |
| KR20090047700A (ko) * | 2007-11-08 | 2009-05-13 | 주식회사 하이닉스반도체 | 기준전압 발생회로 |
| KR20090114986A (ko) * | 2008-04-30 | 2009-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 온도 센싱 회로 |
-
2010
- 2010-08-31 KR KR1020100085067A patent/KR101131561B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050118952A (ko) * | 2004-06-15 | 2005-12-20 | 삼성전자주식회사 | 히스테리리스 특성을 갖는 온도 감지 회로 |
| KR20070036648A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력 장치 및 그 수행방법 |
| KR20090047700A (ko) * | 2007-11-08 | 2009-05-13 | 주식회사 하이닉스반도체 | 기준전압 발생회로 |
| KR20090114986A (ko) * | 2008-04-30 | 2009-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 온도 센싱 회로 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI630619B (zh) * | 2012-11-23 | 2018-07-21 | 愛思開海力士有限公司 | 半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120021033A (ko) | 2012-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101970112B1 (ko) | 파워 스위칭 장치 | |
| US8061895B2 (en) | Semiconductor device | |
| KR100300249B1 (ko) | 내부전원전위공급회로및반도체장치 | |
| US7084695B2 (en) | Method and apparatus for low voltage temperature sensing | |
| JP6237570B2 (ja) | 駆動装置 | |
| US9236799B2 (en) | Current generator and method of operating | |
| JP6350301B2 (ja) | 負荷駆動制御装置および負荷駆動制御方法 | |
| JP5814876B2 (ja) | 同期整流型電源回路とその調整方法 | |
| KR100641860B1 (ko) | 반도체장치 | |
| JP2015192490A (ja) | 駆動装置 | |
| US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
| KR101131561B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
| JP5535608B2 (ja) | 電圧変化検知装置 | |
| US20150062762A1 (en) | Semiconductor device | |
| JP4665452B2 (ja) | 温度検知回路、および温度検知回路を備えたパワー半導体装置 | |
| KR100897296B1 (ko) | 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 | |
| JP3868131B2 (ja) | バックバイアス回路 | |
| JP2002015599A (ja) | 半導体記憶装置 | |
| JP2015220932A (ja) | 半導体装置 | |
| US11855614B2 (en) | Semiconductor device | |
| US11750182B2 (en) | Integrated circuit | |
| US10837996B2 (en) | Semiconductor device | |
| KR100898654B1 (ko) | 온도 감지 장치 | |
| KR20100078223A (ko) | 반도체 메모리 장치의 음 전압 감지 회로 | |
| JP2011249983A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |