CN111540396B - 一种克服存储单元工艺浮动的mram读取装置和方法 - Google Patents

Abstract

本发明提供了一种克服存储单元工艺浮动的MRAM读取装置和方法，所述装置包括至少两个存储单元阵列，设置于每两个存储单元阵列之间的参考电阻列、与参考电阻列和存储单元阵列连接的参考电流生成电路、和与参考电流生成电路连接的灵敏放大器；参考电流生成电路用于利用参考电阻列生成参考电流，并将参考电流通入存储单元阵列中的待读取存储单元后输出电压；灵敏放大器用于根据所述输出电压读出待读取存储单元中的存储信息。以实现更好的跟踪工艺浮动变化，减小器件工艺浮动对读取裕量的影响。

Description

一种克服存储单元工艺浮动的MRAM读取装置和方法

技术领域

本发明涉及存储器设计领域，具体涉及一种克服存储单元工艺浮动的MRAM读取装置和方法。

背景技术

磁阻随机存储器(Magnetic Random Access Memory，MRAM)相对静态随机存储器(Static Random-Access Memory，SRAM)，不仅具有较小的存储单元面积，相当的读写速度，还具有可靠性高和低功耗优点。另外，与动态随机存取存储器(Dynamic Random AccessMemory，DRAM)类似，具有高密度，但MRAM不需要动态刷新来维持数据等特点。MRAM还具备了FLASH的非易失性和较其可无限次读写的优势。同时，MRAM兼容互补金属氧化物半导体工艺(Complementary Metal-Oxide-Semiconductor，CMOS)。因此，MRAM被认为极有可能成为未来的“通用存储器”，从而取代其它所有类型存储器。

MRAM的存储单元一般由一个选择晶体管Tx和一个磁隧道结(magnetic tunneljunction，MTJ)组成。MTJ用来存储数据。MTJ由一个自由层、一个氧化层和一个固定层构成。当MTJ的自由层和固定层的磁矩呈平行状态时，磁阻为低阻态，电阻用Rp表示。当MTJ的自由层和固定层的磁矩呈反平行状态，磁阻为高阻态，电阻用Rap表示。MRAM的写入通过磁场或电流使MTJ的自由层与固定层的磁矩在平行和反平行状态下翻转。存储单元的读取数据通过测量器件的磁阻状态来确定。

但是受到工艺的限制，MRAM的高阻值Rap与低阻值Rp相差比较小，以磁致电阻MR＝100％为例，Rap仅为Rp的两倍。这极大地限制了读取裕量，增加了灵敏放大器的设计难度。另外，受到器件工艺浮动的影响，Rap电阻相对Rp分布范围更宽，不同位置的存储阵列，Rap和Rp电阻有可能发生偏移，这就要求设计的参考电阻能够跟踪工艺的变化，更有利于精确的读出存储数据。

发明内容

(一)要解决的技术问题

受到工艺的限制，MRAM的高阻值Rap与低阻值Rp相差比较小。这极大地限制了读取裕量，增加了灵敏放大器的设计难度。另外，受到器件工艺浮动的影响，Rap电阻相对Rp分布范围更宽，不同位置的存储阵列，Rap和Rp电阻有可能发生偏移。

(二)技术方案

为了解决上述问题，本发明一方面提供了一种克服存储单元工艺浮动的MRAM读取装置，所述装置包括至少两个存储单元阵列，所述装置还包括：设置于每两个所述存储单元阵列之间的参考电阻列、与所述参考电阻列和存储单元阵列连接的参考电流生成电路、和与所述参考电流生成电路连接的灵敏放大器；所述参考电流生成电路用于利用所述参考电阻列生成参考电流，并将所述参考电流通入存储单元阵列中的待读取存储单元后输出电压；所述灵敏放大器用于根据所述输出电压读出待读取存储单元中的存储信息。

可选地，所述参考电阻列包括高阻态参考电阻列和低阻态参考电阻列。

可选地，所述高阻态参考电阻列和所述低阻态参考电阻列通过交叉排列的方式设置于所述存储单元阵列之间。

可选地，所述参考电流生成电路包括：第一支路，用于调整通过所述高阻态参考电阻列中第一电阻单元的电流，并输出调整后的第一电流；所述第一电阻单元与所述待读取存储单元相对应；第二支路，用于调整通过所述低阻态参考电阻列中第二电阻单元的电流，并输出调整后的第二电流；所述第二电阻单元与所述待读取存储单元相对应；第三支路，用于将所述第一电流和第二电流进行整合形成参考电流，将所述参考电流流入待读取存储单元后输出电压。

可选地，所述第一支路包括：第一并联电路、与所述第一并联电路连接的第一调整电路，与所述第一调整电路连接并与其构成第一电流镜的P型场效应管PM1；其中，所述第一并联电路为将所有所述第一电阻单元进行并联，通过第一调整电路产生的电流流入第一并联电路，并通过第一电流镜镜像产生的电流作为调整后的第一电流输出。

可选地，所述第一调整电路包括：Y个P型场效应管PMap[0：Y-1]、Y个N型场效应管NMTap[0：Y-1]、和Y个控制信号Tap[0：Y-1]，其中，每个所述P型场效应管PMap[0：Y-1]与每个所述N型场效应管NMTap[0：Y-1]串联构成第一串联电路，将所述每个第一串联电路进行并联，并且，Y个控制信号Tap[0：Y-1]分别与Y个N型场效应管NMTap[0：Y-1]连接。

可选地，所述第二支路包括：第二并联电路、与所述第二并联电路连接的第二调整电路，与所述第二调整电路连接并与其构成第二电流镜的P型场效应管PM0；其中，所述第二并联电路为将所有所述第二电阻单元进行并联，通过第二调整电路产生的电流流入第二并联电路，并通过第二电流镜镜像产生的电流作为调整后的第二电流输出。

可选地，所述第二调整电路包括：X个P型场效应管PMp[0：X-1]、X个N型场效应管NMTp[0：X-1]、和X个控制信号Tp[0：X-1]，其中，每个所述P型场效应管PMp[0：X-1]与每个所述N型场效应管NMTp[0：X-1]串联构成第二串联电路，将所述每个第二串联电路进行并联，并且，X个控制信号Tp[0：X-1]分别与X个N型场效应管NMTp[0：X-1]连接。

可选地，所述灵敏放大器为反相灵敏放大器。

本发明另一方面提供了一种克服存储单元工艺浮动的MRAM读取方法，所述方法包括：在每两个存储单元阵列之间设置参考电阻列，利用所述参考电阻列生成参考电流，并将所述参考电流通入存储单元阵列中的待读取存储单元后输出电压；根据所述输出电压读出待读取存储单元中的存储信息。

(三)有益效果

本发明至少具有以下有益效果：

(1)本发明提供的克服存储单元工艺浮动的MRAM读取装置中的参考电阻列能够跟踪工艺的变化，更有利于精确的读出存储数据。

(2)本发明解决了现有技术中Rap电阻相对Rp分布范围更宽，不同位置的存储阵列，Rap和Rp电阻有可能发生偏移的问题。

(3)通过本发明实施例的克服存储单元工艺浮动的MRAM读取装置可以实现更好的跟踪工艺浮动变化，减小器件工艺浮动对读取裕量的影响。

附图说明

图1是本发明实施例提供的克服存储单元工艺浮动的MRAM读取装置的结构示意图；

图2是本发明的实施例提供的克服存储单元工艺浮动的MRAM读取装置中参考电流生成电路的结构示意图；

图3是本发明的实施例提供的克服存储单元工艺浮动的MRAM读取装置中第一调整电路结构示意图；

图4是本发明的实施例提供的克服存储单元工艺浮动的MRAM渎取装置中第二调整电路结构示意图；

图5是本发明的实施例提供的克服存储单元工艺浮动的MRAM读取装置中灵敏放大器结构示意图；

图6A是现有技术中Rap与Rp电阻高斯分布图；

图6B是本发明实施例提供的克服存储单元工艺浮动的MRAM读取装置中Rap与Rp电阻高斯分布图；

图6C是本发明实施例提供的克服存储单元工艺浮动的MRAM读取装置中Rap与Rp电阻形成的参考电阻分布图；

图7是本发明实施例提供的克服存储单元工艺浮动的MRAM读取方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明一个实施例提供了一种克服存储单元工艺浮动的MRAM读取装置，参见图1，所述装置包括至少两个存储单元阵列1，即Normal Array，与至少两个存储单元阵列1连接的字线译码器5，即WL Decoder，用于选择待读取存储单元的列选信号6，即Ymux，所述装置还包括：设置于每两个所述存储单元阵列1之间的参考电阻列2、与所述参考电阻列2和存储单元阵列1连接的参考电流生成电路3、和与所述参考电流生成电路3连接的灵敏放大器4；所述参考电流生成电路3用于利用所述参考电阻列2生成参考电流，并将所述参考电流通入存储单元阵列1中的待读取存储单元后输出电压；所述灵敏放大器4用于根据所述输出电压读出待读取存储单元中的存储信息。

其工作原理为：当字线译码器5工作时，只有一行字线有效，同时列选信号6工作，存储单元阵列1中只有一个存储单元被选中。每个参考电阻列2中与有效字线对应的电阻单元被选中，并连接到参考电流生成电路3中。参考电流生成电路3通过参考电阻列2中与有效字线对应的电阻单元产生参考电流。该参考电流的大小通过参考电流生成电路3进行调节，从而减小工艺浮动对读取裕量的影响。将所述参考电流通入存储单元阵列1中的待读取存储单元后输出电压，然后经灵敏放大器4读出。

具体地，所述参考电阻列2包括高阻态参考电阻列和低阻态参考电阻列。所述高阻态参考电阻列和所述低阻态参考电阻列通过交叉排列的方式设置于所述存储单元阵列之间。需要说明的是，MRAM的存储单元磁隧道结MTJ的自由层和固定层的磁矩呈平行状态时，磁阻为低阻态，电阻用Rp表示。当MTJ的自由层和固定层的磁矩呈反平行状态，磁阻为高阻态，电阻用Rap表示。本文中所述高阻态参考电阻列即磁阻为高阻态，同样可用Rap表示，所述低阻态参考电阻列即磁阻为低阻态，可用Rp表示。“通过交叉排列的方式”是指各参考电阻列2的电阻值依次为Rap-Rp-Rap分布。

参见图2，所述参考电流生成电路3包括：第一支路，用于调整通过所述高阻态参考电阻列中第一电阻单元的电流，并输出调整后的第一电流；所述第一电阻单元与所述待读取存储单元相对应；第二支路，用于调整通过所述低阻态参考电阻列中第二电阻单元的电流，并输出调整后的第二电流；所述第二电阻单元与所述待读取存储单元相对应；第三支路，用于将所述第一电流和第二电流进行整合形成参考电流，将所述参考电流流入待读取存储单元后输出电压。

其中，所述第一支路包括：第一并联电路、与所述第一并联电路连接的第一调整电路，与所述第一调整电路连接并与其构成第一电流镜的P型场效应管PM1；所述第一并联电路为将所有所述第一电阻单元进行并联，通过第一调整电路产生的电流流入第一并联电路，并通过第一电流镜镜像产生的电流作为调整后的第一电流输出。

参见图3，所述第一调整电路包括：Y个P型场效应管PMap[0：Y-1]、Y个N型场效应管NMTap[0：Y-1]、和Y个控制信号Tap[0：Y-1]，其中，每个所述P型场效应管PMap[0：Y-1]与每个所述N型场效应管NMTap[0：Y-1]串联构成第一串联电路，将所述每个第一串联电路进行并联，并且，Y个控制信号Tap[0：Y-1]分别与Y个N型场效应管NMTap[0：Y-1]连接。

以上，通过第一调整电路的Y个P型场效应管PMap[0：Y-1]、Y个N型场效应管NMTap[0：Y-1]和Y个控制信号Tap[0：Y-1]组成微调，该微调即通过Y个控制信号Tap[0：Y-1]控制N型场效应管NMTap[0：Y-1]的开启和关闭，来调整第一电流的大小。

所述第二支路包括：第二并联电路、与所述第二并联电路连接的第二调整电路，与所述第二调整电路连接并与其构成第二电流镜的P型场效应管PM0；其中，所述第二并联电路为将所有所述第二电阻单元进行并联，通过第二调整电路产生的电流流入第二并联电路，并通过第二电流镜镜像产生的电流作为调整后的第二电流输出。

参见图4，所述第二调整电路包括：X个P型场效应管PMp[0：X-1]、X个N型场效应管NMTp[0：X-1]、和X个控制信号Tp[0：X-1]，其中，每个所述P型场效应管PMp[0：X-1]与每个所述N型场效应管NMTp[0：X-1]串联构成第二串联电路，将所述每个第二串联电路进行并联，并且，X个控制信号Tp[0：X-1]分别与X个N型场效应管NMTp[0：X-1]连接。以上，通过第二调整电路的X个P型场效应管PMp[0：X-1]、X个N型场效应管NMTp[0：X-1]、和X个控制信号Tp[0：X-1]组成微调，该微调即通过X个控制信号Tp[0：X-1]控制N型场效应管NMTp[0：X-1]的开启和关闭，来调整第二电流的大小。

第三支路包括待读取存储单元，该待读取存储单元的电阻可以为高阻态或者低阻态。将第一支路中P型场效应管PM1与第三支路连接，将第二支路中P型场效应管PM0与第三支路连接，第三支路将所述第一电流和第二电流进行整合形成参考电流，即将第一电流和第二电流之和作为参考电流，将所述参考电流流入待读取存储单元后输出电压。

由此，本发明通过参考电流生成电路3生成参考电流，参考电流大小受到微调信号控制，此处微调信号即指Y个控制信号Tap[0：Y-1]和X个控制信号Tp[0：X-1]。采用微调信号控制参考电流的方式可以更好的跟踪工艺浮动变化，减小器件工艺浮动对读取裕量的影响。

另外，参见图5，所述灵敏放大器为反相灵敏放大器。该反相灵敏放大器一端为上文所述的输出电压VTOSA，该输出电压VTOSA经过一组串联的P型场效应管和N型场效应管实现反相。

以下，通过一个具体实施例对本发明提供的克服存储单元工艺浮动的MRAM读取装置进行进一步说明：

参见图2，本实施例采用两列Rap电阻(即高阻态电阻)和一列Rp电阻(低阻态电阻)共同产生参考电流。Rp0、Rap1和Rap2分别为低阻态参考电阻列0(RC Column 0)、高阻态参考电阻列1(RC Column 1)、高阻态参考电阻列2(RC Column 2)。REFSEL代表参考电阻列选择信号，SEL代表Normal Array的存储单元选择信号。Rm代表被读取存储单元的电阻值(Rp或Rap)。VCLAMP为钳位电压。

其中，PMap[0：Y-1]与NMTap[0：Y-1]一起组成Map微调，如图3所示。晶体管PMap[0：Y-1]与PM1构成一组电流镜。每个所述P型场效应管PMap[0：Y-1]与每个所述N型场效应管NMTap[0：Y-1]串联，将上述每个串联电路进行并联。并且，Y个控制信号Tap[0：Y-1]分别与Y个N型场效应管NMTap[0：Y-1]连接。也就是说，Y个P型场效应管PMap[0：Y-1]并联，Y个N型场效应管NMTap[0：Y-1]并联并分别受到Tap[0：Y-1]信号控制。

PMp[0：X-1]与NMTp[0：X-1]一起组成Mp微调，如图4所示。晶体管PMp[0：X-1]与PM0构成一组电流镜。每个所述P型场效应管PMp[0：X-1]与每个所述N型场效应管NMTp[0：X-1]串联，将上述每个串联电路进行并联，并且，X个控制信号Tp[0：X-1]分别与X个N型场效应管NMTp[0：X-1]连接。也就是说，X个P型场效应管PMp[0：X-1]并联，X个N型场效应管NMTp[0：X-1]并联并分别受到Tp[0：X-1]信号控制。

如图2所示，VTOSA为灵敏放大器4输入信号。使用到的灵敏放大器的电路结构如图5所示。

参考电流生成电路3工作原理：当REFSEL有效时，晶体管NMap0、NMap2和NMp0开启。VCLAMP为钳位电压有效。由Map微调产生的电流流入两个电阻Rap1和Rap2，并将通过电流镜PM1镜像产生的电流流入最右侧被渎取存储单元Rm支路中。同时，Rp0支路通过Mp微调后，经PM0产生的镜像电流也流入被渎取存储单元Rm支路中。微调技术通过控制Tap[0：Y-1]和Tp[0：X-1]信号，调节各支路参考电流的大小实现。以Tap[0：Y-1]全部有效，晶体管NMTap[0：Y-1]全部打开为例。假设PMap[0：Y-1]与PM1构成Y：M比例的电流镜，由此产生的第一电流流入到最右侧被读取存储单元Rm支路(即第三支路)电流大小为(Irefrap/Y)*M。同理，以Tp[0：X-1]全部有效，晶体管NMTp[0：X-1]全部打开为例，假设PMp[0：X-1]与PM0构成X：N比例的电流镜，由此产生的第二电流流入到最右侧被读取存储单元Rm支路(即第三支路)电流大小为(Irefrp/X)*N。因此，流入NM1支路的读电流Iread为(Irefrap/Y)*M与(Irefrp/X)*N之和。读电流流入被读取存储单元，引起VTOSA的电压变化。VTOSA输入至灵敏放大器4的电路中。

当灵敏放大器4有效工作时，输出相应状态下的电平。一般情况下，Rp状态下存储数据记为“0”，Rap状态下存储数据记为“1”。在使灵敏放大器4读出之前，应控制VBLNC有效，使NM1打开，使得输入输出节点VTOSA和VSAO平衡。当灵敏放大器4要读取时，应关闭NM1。

由此，通过本发明实施例的克服存储单元工艺浮动的MRAM读取装置可以实现更好的跟踪工艺浮动变化，减小器件工艺浮动对读取裕量的影响。

并且，如附图6A所示，由于在现有技术中，Rap与Rp电阻分布一般以高斯分布形式存在。高阻态电阻Rap1或Rap2分布范围较低阻态电阻Rp更宽。通过本发明实施例的装置，两个高阻态电阻Rap1和Rap2经过并联电路组合后形成新的平均高阻态电阻，如图6B所示。新的高阻态电阻值分布范围较原来分布变窄，近似与Rp电阻宽度相似。新的高阻态电阻值与低阻态电阻形成的参考电阻如图6C所示。可以看出，采用本发明实施例的MRAM读取装置，解决了现有技术中Rap电阻相对Rp分布范围更宽，不同位置的存储阵列，Rap和Rp电阻有可能发生偏移的问题，本发明实施例的MRAM读取装置中的参考电阻列能够跟踪工艺的变化，更有利于精确的读出存储数据。

本发明又一个实施例提供了一种克服存储单元工艺浮动的MRAM读取方法，参见图7，所述方法包括：步骤701，在每两个存储单元阵列之间设置参考电阻列2，步骤702，利用所述参考电阻列2生成参考电流，并将所述参考电流通入存储单元阵列1中的待读取存储单元后输出电压；步骤703，根据所述输出电压读出待读取存储单元中的存储信息。

综上所述，本发明至少具有以下有益效果：

(1)本发明提供的克服存储单元工艺浮动的MRAM读取装置中的参考电阻列能够跟踪工艺的变化，更有利于精确的读出存储数据。

(2)本发明解决了现有技术中Rap电阻相对Rp分布范围更宽，不同位置的存储阵列，Rap和Rp电阻有可能发生偏移的问题。

(3)通过本发明实施例的克服存储单元工艺浮动的MRAM读取装置可以实现更好的跟踪工艺浮动变化，减小器件工艺浮动对读取裕量的影响。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种克服存储单元工艺浮动的MRAM读取装置，所述装置包括大于两个存储单元阵列(1)，其特征在于，所述装置还包括：

设置于每两个所述存储单元阵列(1)之间的参考电阻列(2)、与所述参考电阻列(2)和存储单元阵列(1)连接的参考电流生成电路(3)、和与所述参考电流生成电路(3)连接的灵敏放大器(4)；

所述参考电流生成电路(3)用于利用所述参考电阻列(2)生成参考电流，并将所述参考电流通入存储单元阵列(1)中的待读取存储单元后输出电压；

所述灵敏放大器(4)用于根据所述输出电压读出待读取存储单元中的存储信息；

所述参考电阻列(2)包括高阻态参考电阻列和低阻态参考电阻列；所述高阻态参考电阻列和所述低阻态参考电阻列通过交叉排列的方式设置于所述存储单元阵列之间；

所述通过交叉排列的方式是指各参考电阻列(2)的电阻值依次为Rap-Rp-Rap分布。

2.根据权利要求1所述的装置，其特征在于，所述参考电流生成电路(3)包括：

第一支路，用于调整通过所述高阻态参考电阻列中第一电阻单元的电流，并输出调整后的第一电流；所述第一电阻单元与所述待读取存储单元相对应；

第二支路，用于调整通过所述低阻态参考电阻列中第二电阻单元的电流，并输出调整后的第二电流；所述第二电阻单元与所述待读取存储单元相对应；

第三支路，用于将所述第一电流和第二电流进行整合形成参考电流，将所述参考电流流入待读取存储单元后输出电压。

3.根据权利要求2所述的装置，其特征在于，所述第一支路包括：第一并联电路、与所述第一并联电路连接的第一调整电路，与所述第一调整电路连接并与其构成第一电流镜的P型场效应管PM1；

其中，所述第一并联电路为将所有所述第一电阻单元进行并联，通过第一调整电路产生的电流流入第一并联电路，并通过第一电流镜镜像产生的电流作为调整后的第一电流输出。

4.根据权利要求3所述的装置，其特征在于，所述第一调整电路包括：Y个P型场效应管PMap[0：Y-1]、Y个N型场效应管NMTap[0：Y-1]、和Y个控制信号Tap[0：Y-1]，

其中，每个所述P型场效应管PMap[0：Y-1]与每个所述N型场效应管NMTap[0：Y-1]串联构成第一串联电路，将所述每个第一串联电路进行并联，并且，Y个控制信号Tap[0：Y-1]分别与Y个N型场效应管NMTap[0：Y-1]连接。

5.根据权利要求2所述的装置，其特征在于，所述第二支路包括：

第二并联电路、与所述第二并联电路连接的第二调整电路，与所述第二调整电路连接并与其构成第二电流镜的P型场效应管PM0；

其中，所述第二并联电路为将所有所述第二电阻单元进行并联，通过第二调整电路产生的电流流入第二并联电路，并通过第二电流镜镜像产生的电流作为调整后的第二电流输出。

6.根据权利要求5所述的装置，其特征在于，所述第二调整电路包括：

X个P型场效应管PMp[0：X-1]、X个N型场效应管NMTp[0：X-1]、和X个控制信号Tp[0：X-1]，

其中，每个所述P型场效应管PMp[0：X-1]与每个所述N型场效应管NMTp[0：X-1]串联构成第二串联电路，将所述每个第二串联电路进行并联，并且，X个控制信号Tp[0：X-1]分别与X个N型场效应管NMTp[0：X-1]连接。

7.根据权利要求1所述的装置，其特征在于，所述灵敏放大器为反相灵敏放大器。

8.一种克服存储单元工艺浮动的MRAM读取方法，其特征在于，所述方法包括：

在每两个存储单元阵列之间设置参考电阻列(2)，

利用所述参考电阻列(2)生成参考电流，并将所述参考电流通入存储单元阵列(1)中的待读取存储单元后输出电压；

根据所述输出电压读出待读取存储单元中的存储信息。

Images