CN1319846A - 包括差分检测放大器的mram设备 - Google Patents

包括差分检测放大器的mram设备 Download PDF

Info

Publication number
CN1319846A
CN1319846A CN00133877A CN00133877A CN1319846A CN 1319846 A CN1319846 A CN 1319846A CN 00133877 A CN00133877 A CN 00133877A CN 00133877 A CN00133877 A CN 00133877A CN 1319846 A CN1319846 A CN 1319846A
Authority
CN
China
Prior art keywords
differential amplifier
equipment
amplifier
storage unit
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00133877A
Other languages
English (en)
Inventor
F·A·佩尔纳
K·I·埃尔德雷奇
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1319846A publication Critical patent/CN1319846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

读电路检测磁性随机存取存储器中选择的存储单元的电阻,它包括差分放大器,耦合到差分放大器检测节点的第一预放大器和耦合到差分放大器参考节点的第二预放大器。在读操作期间,第一预放大器把调整的电压加到存储单元上,第二预放大器把调整的电压加到参考单元上。检测电流流过存储单元和检测节点,而参考电流流过参考单元和参考节点。结果是在检测和参考节点之间的表示在存储单元中存储逻辑值“0”还是“1”的差值电压。

Description

包括差分检测放大器的MRAM设备
本发明涉及用于数据贮存的随机存取存储器。更具体地，本发明涉及磁性随机存取存储器，包括存储单元阵列和用于检测存储单元的电阻的检测放大器。
磁性随机存取存储器(“MRAM”)是被认为用于长期数据贮存的非易失性存储器。在MRAM设备中执行读和写操作，比起在传统的长期贮存设备(例如硬驱动机)中执行读和写操作，快几个数量级。此外，MRAM设备更比起硬盘和其它传统的长期贮存设备更紧凑和消耗更少的功率。
典型的MRAM设备包括存储单元阵列。字线沿存储单元的行延伸，而比特线沿存储单元的列延伸。每个存储单元位于字线和比特线的交叉点处。
存储单元以磁性的取向存储一个比特的信息。每个存储单元的磁性假定为在任何给定的时间两个稳定取向中的一个取向。这两个稳定的取向，平行的和反平行的，代表逻辑值“0”和“1”。
磁性取向影响存储单元，诸如自旋隧道设备，的电阻。例如，如果磁性取向是平行的，则存储单元的电阻是第一数值R，以及如果磁性取向从平行的变为反平行的，则存储单元的电阻增加到第二数值R+ΔR。所选择的存储单元的磁性取向，从而存储单元的逻辑状态可以通过检测存储单元的电阻状态而被读出。
电阻状态可以通过加电压到选择的存储单元和测量流过该存储单元的检测电流，而被检测。理想地，该电阻将正比于检测电流。
然而，检测在阵列中的单个存储单元的电阻状态将是不可靠的。阵列中所有的存储单元通过许多平行路径被耦合在一起。在一个交叉点处看到的电阻等于在该交叉点处的存储单元的电阻与在其它的行和列处的存储单元的电阻的并联(存储单元阵列可以表征为交叉点电阻网络)。
而且，如果被检测的存储单元由于存储的磁性而具有不同的电阻，则可以产生小的差分电压。这个小的差分电压会引起寄生的或“潜入路径”电流。寄生的电流典型的比检测电流大得多，所以会扰乱检测电流。因此，寄生电流会阻止电阻的检测。
检测电阻时的不可靠性是由制造偏差、工作温度的变化、和MRAM设备的老化等复合的结果。这些因素可使得存储单元阵列中的电阻的平均值变化二到三倍。
需要可靠地检测MRAM设备中存储单元的电阻状态。
这些需要可由本发明满足。按照本发明的一个方面，用于检测MRAM中选择的存储单元的电阻状态的设备包括差分放大器，具有检测和参考节点；第一电流模式预放大器，被耦合在选择的存储单元与差分放大器的检测节点之间；以及第二电流模式预放大器，被耦合在参考存储单元与差分放大器的参考节点之间。
从以下的详细说明，结合附图，通过例子说明本发明的原理，将明白本发明的其它方面和优点。
图1是按照本发明的一个MRAM设备的说明图；
图2a和2b是存储单元的平行和反平行磁性取向的说明图；
图3是构成用于MRAM设备的读出电路的一部分的差分检测放大器的说明图；
图4是差分检测放大器的更详细的说明图；
图5是用于控制差分检测放大器的信号的时序图；
图6是检测存储单元的电阻状态的方法的流程图；
图7是按照本发明的另一个MRAM设备的说明图；
图8是按照本发明的再一个MRAM设备的说明图；
图9是包括多个层次的MRAM芯片的说明图；以及
图10是包括一个或多个MRAM芯片的计算机的说明图。
为了说明，如图所示，本发明体现于MRAM设备。MRAM设备包括存储单元阵列和用于从存储单元读出数据的读电路。读电路包括差分检测放大器，它可以可靠地检测在阵列中选择的存储单元的不同电阻状态。
现在参照图1，图上显示了包括存储单元12的阵列10的MRAM设备8。存储单元12被排列成行和列，其中行沿X方向延伸以及列沿Y方向延伸。图上只显示了相对较少数目的存储单元12，以便简化本发明的说明。实际上，可以使用1024×1024个存储单元的阵列或更大的阵列。
用作为字线14的轨迹沿着在存储单元阵列10的一侧的平面上的X方向延伸。用作为比特线16的轨迹沿着在存储单元阵列10的相反的一侧的平面上的Y方向延伸。可以有对于阵列10的每一行的一条字线14以及对于阵列10的每一列的一条比特线16。
存储单元12不限于任何具体类型的设备。例如，存储单元12可以是取决于自旋的隧道(“SDT”)设备。典型的SDT设备包括“钉住”层和“自由”层。钉住层具有在一个平面上取向的磁性，但被固定，以免在感兴趣的范围内有施加的磁场存在的情况下旋转。自由层具有不被钉住的磁性取向。而是，磁性可被取向为沿着位于一个平面的一个轴(“易(磁化)”轴)的两个方向中的任一个方向。如果自由层和钉住层50和52的磁性是同方向的，则该取向被称为“平行”的(如图2a上的箭头所示)。如果自由层和钉住层50和52的磁性是反方向的，则该取向被称为“反平行”的(如图2b上的箭头所示)。
自由层和钉住层由绝缘的隧道屏障分隔开。绝缘的隧道屏障允许在自由层和钉住层之间出现量子力学的隧道。这种隧道现象是取决于电子自旋的，使得SDT设备的电阻成为自由层和钉住层的磁性的相对取向的函数。
例如，如果自由层和钉住层的磁性的取向是平行的，则存储单元12的电阻是第一数值R。如果磁性的取向从平行变为反平行的，则存储单元12的电阻增加到第二数值R+ΔR。典型的电阻R可以是大约1兆欧。电阻的典型的改变值ΔR可以是大约电阻R的10％。
数据是通过使磁性沿着自由层的易(磁化)轴取向而被存储在存储单元12的。逻辑值“0”可以通过取向自由层的磁性使得磁性取向是平行的，而被存储在存储单元12中，以及逻辑值“1”可以通过取向自由层的磁性使得磁性取向是反平行的，而被存储在存储单元12中。
每个存储单元12即使在不存在外部的力量时，也保持其磁性取向。所以，存储单元12是非易失性的。
MRAM设备8也包括行译码器18，用于在读和写操作期间选择字线14。字线14在读操作期间可以通过把该字线连接到地而被选择。
MRAM设备8也包括读电路，用于在读操作期间检测所选择的存储单元12的电阻，以及写入电路，用于在写操作期间取向所选择的存储单元12的磁性。读电路通常由20来表示。为了简化本发明的说明，写入电路未示出。
读电路20包括多个操纵电路22和检测放大器24。多条比特线16被连接到每个操纵电路22。每个操纵电路22包括一组开关，它们把每条比特线16连接到恒定电压源或检测放大器24。每个操纵电路22还包括列译码器。列译码器只选择一个开关，用于把选择的比特线16连接到检测放大器24。所有其它的(未选择的)比特线16被连接到恒定电压源。恒定电压源可以从外部电路提供。当恒定电压源施加到未选择的比特线16时，检测放大器24把相同的电位加到选择的比特线16上。施加相等的电位到选择的和未选择的比特线16，减小了寄生电流。
MRAM设备8包括对于每个检测放大器24的一个参考单元列26和对于每个参考单元列的比特线28。与参考单元列交叉的每个比特线28被连接到相应的检测放大器24。这样，具有16个检测放大器24的MRAM设备8将有16个参考单元列26。
在读操作期间，存储单元12是通过把行地址Ax提供给行译码器18和把列地址Ay提供给操纵电路22而被选择的。响应于行地址Ax，行译码器18把字线14耦合到地。响应于列地址Ay，操纵电路22把比特线16耦合到检测放大器24。选择的存储单元12位于选择的字线14与选择的比特线16的相交点。当与该参考单元26交叉的字线14被选择时，参考单元26也被选择。
检测放大器24把相等的电位施加到选择的和参考的比特线16和28，使得检测电流和参考电流流过选择的存储单元和参考存储单元12和26。检测放大器24包括差分放大器，用于比较检测电流和参考电流，以确定选择的存储单元12的电阻状态，所以，逻辑值被存储在选择的存储单元12中。检测放大器24的删除被提供给输出寄存器30，它又被耦合到MRAM设备8的I/O垫片32。
读电路20可以读出m比特字的数据，由此m个存储单元12的电阻状态同时被检测。例如，第一组k个邻接的比特线16可被复接到第一检测放大器24，第二组k个邻接的比特线16可被复接到第二检测放大器24，等等。m比特字可以通过同时运行m个相邻的检测放大器24而被读出。
如果单个检测放大器24可适合于四列的一个间距，则256个检测放大器24可被使用于一个1024×1024存储单元12的阵列10。总共k=4条比特线16可被复接到每个检测放大器24。如果MRAM设备8具有多层次的存储单元阵列(例如，参阅图9)，则来自附加层次的比特线16可被复接到检测放大器24。
现在参照图3，图上显示了检测放大器24被耦合到选择的存储单元和参考单元12和26。选择的存储单元12用一个电阻代表，选择的参考单元26用一个电阻代表，以及操纵电路22用一个电阻代表。第一电容Cs代表与选择的存储单元12有关的所有的寄生电容，以及第二电容Cr代表与选择的参考单元26有关的所有的寄生电容。
检测放大器24包括差分放大器34，具有检测节点SO和参考节点RO。第一开关36被耦合在第一电流模式预放大器38和检测节点SO之间。第一电流模式预放大器38也被耦合到选择的存储单元12。第二开关40被耦合在第二电流模式预放大器42和参考节点RO之间。第二电流模式预放大器42也被耦合到参考单元26。
时钟发生器44产生均衡信号EQ，未加载信号UNL和设置信号SET。断言(asserting)未加载信号UNL使得第一和第二开关36和40接通(也就是，变成为导通)，以及不断言未加载信号UNL使得第一和第二开关36和40被关断。断言设置信号SET使得在检测和参考节点SO和RO上的差分电压被放大。断言均衡信号EQ使得检测和参考节点电压被均衡。如果均衡信号EQ同时作为未加载信号UNL被断言，则均衡信号EQ还使得检测和参考电流Is和Ir流过选择的存储单元和参考单元12和26。时钟发生器44可以是局部的(也就是，一个时钟发生器44可被提供用于每个检测放大器26)或全局的(也就是，单个时钟发生器44可以提供信号EQ、UNL和SET给所有的检测放大器24)。
现在参照图4，图上更详细地显示差分放大器34。差分放大器34包括一对交叉耦合的CMOS倒相器46和48。这对倒相器中的第一倒相器46由第一和第二FET(场效应晶体管)46a和46b构成。这对倒相器中的第二倒相器48由第三和第四FET 48a和48b构成。检测节点SO是在第一和第二FET46a和46b的漏极-源极路径之间，以及参考节点RO是在第三和第四FET48a和48b的漏极-源极路径之间。这样的差分放大器34是具有两个稳态的再生式放大器。
第五FET50，具有被耦合在第一和第三FET46a和48a的栅极之间的漏极-源极路径，它由均衡信号EQ接通和关断。第六FET52，具有被耦合在交叉锁存的倒相器46和48与地之间的漏极-源极路径，它由设置信号SET接通和关断。
电流模式预放大器38和42，可以是电流镜或直接注入电荷放大器，调整在选择的存储单元12和选择的参考单元26上的电压。一个这样的直接注入电荷放大器在1999年10月29日提交的美国专利申请序列号NO.09/430,238上公布，该专利申请在此引用，以供参考。
如果电流模式预放大器38和42是直接注入电荷预放大器，则每个预放大器38和42包括电流源晶体管36和40。第一电流模式预放大器38的电流源晶体管36可以起到第一开关36的作用，以及第二电流模式预放大器42的电流源晶体管40也可以起到第二开关40的作用。未加载信号UNL通过未加载逻辑56和58接通和关断电流晶体管36和40。
现在参照图5和6，图上显示了使用检测放大器24读存储单元12的方法。存储单元12通过选择字线14和比特线16而被选择(方块202)。选择字线14也选择在参考单元列中的参考单元26。瞬态过程通常是在字线14从未选择的进到选择的状态以及先前选择的字线14从选择的进到未选择的状态时产生的。瞬态过程通常也是在比特线16从未选择的进到选择的状态以及先前选择的比特线16从选择的进到未选择的状态时产生的。在读和写模式之间的切换也会造成瞬态过程。
在存储单元12被选择后，时钟发生器44断言未加载和均衡信号UNL和EQ(方块204)。断言未加载信号UNL使得第一和第二开关36和40把差分放大器34耦合到第一和第二电流模式预放大器38和42。断言均衡信号EQ使得在差分放大器34的检测节点和参考节点SO和RO处的电压是相等的。因此，在检测节点和参考节点SO和RO之间没有差分电压，从而消除了差分放大器34中电路非平衡性所造成的影响。
同时断言未加载和均衡信号UNL和EQ也使得差分放大器34提供检测电流Is到选择的存储单元12和提供参考电流Ir到选择的参考单元26。差分放大器34的第一和第三FET46a和48a把第一和第二电流模式预放大器38和42连接到电压源。检测和参考模式SO和RO被拉向电源电压VDD，以及电流Is和Ir从电压源分别流到差分放大器34的两个节点SO和RO以及选择的存储单元和参考单元12和26。第一电流模式预放大器38调整在所选择的存储单元12上的阵列电压Vs。同样地，第二电流模式预放大器42调整在所选择的参考单元26上的参考电压Vr。理想地，阵列电压和参考电压Vs和Vr是相等的。
在瞬态过程稳定下来或衰落到可接受的电平以前，一直进行均衡过程(方块206)。瞬态过程的衰落时间是阵列尺寸和存储单元特性的函数。衰落时间可以经验地被估计或确定。
通过不断言均衡信号EQ而结束均衡。当均衡信号EQ不被断言时，检测和参考节点SO和RO不再保持到电源电压VDD(方块208)。而是允许节点电压浮动。两个电流Ir和Is中的较大的电流将使得其节点电压增长更快。因此，在检测和参考节点SO和RO之间的电压差值开始产生。这样，开始一个采样周期。
允许差分电压在第二时间间隔T2内发展(方块210)。第二时间间隔T2经验地和通过技术知识而确定。第二时间间隔可以是基于检测和参考电流以及在检测和参考节点SO和RO之间的电容。
在第二时间间隔T2消逝以后，差分电压被保持在差分放大器34中。差分电压是通过不断言未加载信号UNL而被保持的，这使得第一和第二开关36和40关断，由此把差分放大器34与预放大器38和42断开连接(方块212)。
差分电压然后通过断言设置信号SET而被放大(方块214)。断言设置信号SET使得第六FET52被接通。因此，与“1”相联系的差分放大器一侧被下拉到全部摆动逻辑电压，以及与“0”相联系的差分放大器一侧被上拉到全摆动逻辑电压。
放大的差分电压被加到寄存器30，它根据电压电平存储逻辑“0”或逻辑“1”(方块216)。被存储在寄存器30中的逻辑值然后被发送到MRAM设备8的有关的I/O垫片32。
这样就揭示了MRAM设备，包括能可靠地读出数据的检测放大器。寄生电流被减小，以及在读操作期间不打扰检测电流。此外，MRAM设备对于老化和制造偏差以及运行温度变化的敏感度也减小。
本发明并不限于以上所揭示的和说明的具体实施例。例如，本发明不限于使用取决于自旋的隧道设备。可被使用的其它类型的设备包括，但不限于，巨磁阻(“GMR”)设备。
本发明是结合沿着易磁化轴取向的行来描述的。然而，行和列可被置换。
以上描述的差分放大器包括一对交叉耦合倒相器。然而，差分放大器并不限于此。例如，差分放大器可以是模拟差分放大器。
按照图5的时序图，信号是通过使它变为高而被断言的，以及通过使它变为低而不被断言的。然而，信号可以是通过使它变为低而被断言的，以及通过使它变为高而不被断言的。实际的时序将根据具体的技术。
虽然图1显示了MRAM设备，包括用于每个检测放大器的一列参考单元，但本发明并不限于此。可以使用任意数目的列。例如，参阅图7所示的MRAM设备8’。除最后一列以外的全部存储单元12都把比特线16连接到操纵电路22。最后一列存储单元被用作为参考单元26，以及与最后一列交叉的比特线28被连接到每个检测放大器24。MRAM设备8’的电流模式预放大器可以是电流镜电荷放大器或直接注入电荷放大器。然而，如果使用直接注入电荷放大器，则时钟发生器产生一个信号，只使得一个检测放大器把调整的电压加到单个列的参考单元26。
在替换例中，MRAM 8’可以包括对于每列存储单元12的一列参考单元26。结果是图8所示的比特一比特条装置。每个参考单元26存储了被存储在相应的存储单元12中的逻辑值的互补值。因此，如果存储单元12存储逻辑“1”，则相应的参考单元26存储逻辑“0”。操纵电路22”把与存储单元12交叉的比特线16复接到第一电流模式预放大器或电压源。操纵电路22”也把与参考单元26交叉的比特线28复接到第二电流模式预放大器或电压源。当选择存储单元12时，与所选择的存储单元12交叉的比特线16被连接到第一电流模式预放大器38，以及与其相应的参考单元26交叉的比特线28被连接到第二电流模式预放大器42。检测节点SO将被拉到逻辑“1”，以及参考节点RO将被拉到逻辑“0”，或检测节点SO将被拉到逻辑“0”，以及参考节点RO将被拉到逻辑“1”。
参考单元26可以具有一半电阻值(也就是，R+ΔR/2)，由此所选择的存储单元电阻小于参考单元电阻，表示逻辑“0”，以及所选择的存储单元电阻大于参考单元电阻，表示逻辑“1”。然而，参考单元26不限于这样的电阻值。
现在参照图9，图上显示了多层次MRAM芯片100。MRAM芯片100包括Z个存储单元层次或平面102，它们是在基片104上沿z方向堆积的。数目Z是正整数，其中Z≥1。存储单元层次102可以由绝缘材料(未示出)，例如硅二极管，分隔开。读和写电路可以被制做在基片104上。读和写电路可以包括附加的复接器，用于选择读出和写入的层次。
按照本发明的MRAM设备可被使用于各种各样的应用项。图10显示了对于一个或多个MRAM芯片100的示例的一般应用。一般应用体现于机器150，包括MRAM贮存模块152，接口模块154和处理器156。MRAM贮存模块152包括一个或多个MRAM芯片，用于长期贮存。接口模块154提供处理器156与MRAM贮存模块152之间的接口连接。机器150也可包括快速易失性存储器(例如，SRAM)，用于短期贮存。
对于诸如笔记本电脑或个人计算机那样的机器150,MRAM贮存模块152可以包括多个MRAM芯片100，以及接口模块154可包括EIDE或SCSI接口。对于诸如服务器那样的机器150,MRAM贮存模块152可以包括更大量的MRAM芯片100，以及接口模块154可包括光纤信道或SCSI接口。这样的MRAM贮存模块152可以代替或补充传统的长期贮存设备，例如硬驱动机。
对于诸如数字照相机那样的机器150,MRAM贮存模块152可以包括较少的MRAM芯片100，以及接口模块154可包括照相机接口。这样的MRAM贮存模块152可以允许在数字照相机上数字图象的长期贮存。
按照本发明的MRAM设备比起传统的长期数据贮存设备(如硬驱动机)，提供许多优点。从MRAM设备接入数据，比起从传统的长期贮存设备(如硬驱动机)接入数据块几个数量级。另外，MRAM设备比硬驱动机更紧凑。
本发明不限于以上所描述和显示的具体实施例。而是按照以下的权利要求来解释本发明。

Claims (9)

1．MRAM设备包括：
阵列(10)，包括多列的存储单元(12)和至少一列参考单元(26)；
多条比特线，每列存储单元(12)与比特线(16)交叉，每列参考单元(26)与比特线(28)交叉；以及
读电路(20)，用于检测阵列(10)中选择的存储单元(12)的电阻状态，读电路(20)包括：
多个操纵电路(22)，每个操纵电路(22)具有被耦合到与存储单元列交叉的多条比特线的输入端；
多个差分放大器(34)，每个差分放大器(34)相应于一个操纵电路(22)，每个差分放大器(34)具有检测节点(SO)和参考节点(RO)；
多个第一电流模式预放大器(38)，每个第一电流模式预放大器(38)被耦合在相应的操纵电路(22)的输出端与相应的差分放大器(34)的检测节点(SO)之间；以及
多个第二电流模式预放大器(42)，每个第二电流模式预放大器(42)被耦合在相应的差分放大器(34)的参考节点(RO)和与参考单元列交叉的比特线(28)之间。
2．权利要求1的设备，其特征在于，其中设备(8’)包括单列参考单元(26)；以及其中与单列参考单元(26)交叉的比特线(28)被连接到每个差分放大器(34)的参考节点(RO)。
3．权利要求1的设备，其特征在于，其中设备(8)包括多个参考单元列，每个参考单元列相应于一个差分放大器(34)；以及其中与参考单元列交叉的比特线(28)被连接到相应的差分放大器(34)的参考节点(RO)。
4．权利要求1的设备，其特征在于，其中设备(8”)包括多个参考单元列，每个参考单元列相应于一个存储单元列；以及其中与存储单元列和相应的参考单元交叉的比特线(28)被连接到同一个操纵电路(22”)。
5．权利要求1的设备，其特征在于，其中第一和第二预放大器(38和42)是直接注入电荷放大器。
6．权利要求1的设备，其特征在于，其中第一和第二预放大器(38和42)是电流镜电荷放大器。
7．权利要求1的设备，其特征在于，还包括至少一个时钟发生器(44)，用于产生均衡信号，均衡信号被断言，以使得差分放大器(34)的检测和参考节点(SO和RO)均衡化，断言的均衡信号也使得至少一个差分放大器(34)把其节点电压拉向电源电压，在均衡信号不被断言后，在至少一个差分放大器(34)的检测和参考节点(SO和RO)之间产生电压差值。
8．权利要求7的设备，其特征在于，其中每个时钟发生器(44)也产生设置信号，设置信号是在均衡信号不被断言后被断言的。
9．权利要求8的设备，其特征在于，还包括第一和第二开关(36和40)，每个第一开关(36)把相应的第一预放大器(38)耦合到相应的差分放大器(34)的检测节点(SO)，每个第二开关(40)把相应的第二预放大器(42)耦合到相应的差分放大器(34)的检测节点(RO)；其中每个时钟发生器(44)也产生未加载信号，未加载信号是在均衡信号不被断言后、但在设置信号被断言以前被断言的，被断言的未加载信号使得第一和第二开关(36和40)把它们的相应的差分放大器(34)与它们的相应的第一和第二预放大器(38和42)断开连接。
CN00133877A 2000-02-04 2000-11-06 包括差分检测放大器的mram设备 Pending CN1319846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/498,587 US6185143B1 (en) 2000-02-04 2000-02-04 Magnetic random access memory (MRAM) device including differential sense amplifiers
US09/498587 2000-02-04

Publications (1)

Publication Number Publication Date
CN1319846A true CN1319846A (zh) 2001-10-31

Family

ID=23981674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00133877A Pending CN1319846A (zh) 2000-02-04 2000-11-06 包括差分检测放大器的mram设备

Country Status (6)

Country Link
US (2) US6185143B1 (zh)
EP (1) EP1126468B1 (zh)
JP (1) JP4758554B2 (zh)
CN (1) CN1319846A (zh)
DE (1) DE60025152T2 (zh)
HK (1) HK1041362A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286431B2 (en) 2002-09-12 2007-10-23 Renesas Technology Corp. Memory device capable of performing high speed reading while realizing redundancy replacement
CN100431039C (zh) * 2002-02-06 2008-11-05 Nxp股份有限公司 用于读取存储单元的读取电路
CN100442384C (zh) * 2002-06-17 2008-12-10 三星电子株式会社 一种制备数据存储器件的方法
CN100538876C (zh) * 2004-08-05 2009-09-09 台湾积体电路制造股份有限公司 用以感测一存储单元的输出的方法及电路
CN101226768B (zh) * 2007-01-19 2011-05-04 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105761745A (zh) * 2016-02-03 2016-07-13 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN106463167A (zh) * 2014-05-15 2017-02-22 高通股份有限公司 混合单端和差分感测的混合磁阻只读存储器(mram)高速缓存
CN108133725A (zh) * 2017-12-19 2018-06-08 上海磁宇信息科技有限公司 一种使用低压脉冲的mram读出电路
CN109545257A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储装置
CN111540396A (zh) * 2020-04-27 2020-08-14 中国科学院微电子研究所 一种克服存储单元工艺浮动的mram读取装置和方法

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP2001273796A (ja) * 2000-03-29 2001-10-05 Nec Microsystems Ltd センスアンプ回路
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
DE10032271C2 (de) * 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
US6396733B1 (en) * 2000-07-17 2002-05-28 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6538921B2 (en) 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
TW564418B (en) * 2000-12-29 2003-12-01 Amic Technology Taiwan Inc Sensing circuit for magnetic memory unit
US6426907B1 (en) 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell
US6356477B1 (en) * 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
US6567297B2 (en) * 2001-02-01 2003-05-20 Micron Technology, Inc. Method and apparatus for sensing resistance values of memory cells
US6721203B1 (en) 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6803615B1 (en) 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
US6687178B1 (en) 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
US6504753B1 (en) * 2001-03-21 2003-01-07 Matrix Semiconductor, Inc. Method and apparatus for discharging memory array lines
US7177181B1 (en) 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
US6522594B1 (en) * 2001-03-21 2003-02-18 Matrix Semiconductor, Inc. Memory array incorporating noise detection line
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
IL148959A (en) * 2001-04-05 2006-09-05 Saifun Semiconductors Ltd Architecture and scheme for a non-strobed read sequence
US6535434B2 (en) * 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6930516B2 (en) * 2001-05-30 2005-08-16 Agere Systems Inc. Comparator circuits having non-complementary input structures
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6515896B1 (en) 2001-07-24 2003-02-04 Hewlett-Packard Company Memory device with short read time
US6829158B2 (en) * 2001-08-22 2004-12-07 Motorola, Inc. Magnetoresistive level generator and method
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6577525B2 (en) 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6385079B1 (en) * 2001-08-31 2002-05-07 Hewlett-Packard Company Methods and structure for maximizing signal to noise ratio in resistive array
US6496051B1 (en) 2001-09-06 2002-12-17 Sharp Laboratories Of America, Inc. Output sense amplifier for a multibit memory cell
US6501697B1 (en) 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
EP1304701A1 (en) * 2001-10-18 2003-04-23 STMicroelectronics S.r.l. Sensing circuit for ferroelectric non-volatile memories
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
JP4052829B2 (ja) 2001-12-12 2008-02-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
EP1324344B1 (en) * 2001-12-28 2007-04-04 STMicroelectronics S.r.l. Sense amplifier structure for multilevel non-volatile memory devices and corresponding reading method
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
JP4046513B2 (ja) * 2002-01-30 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6885573B2 (en) 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
US6625055B1 (en) * 2002-04-09 2003-09-23 Hewlett-Packard Development Company, L.P. Multiple logical bits per memory cell in a memory device
JP4071531B2 (ja) * 2002-04-23 2008-04-02 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US6597598B1 (en) 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
GB0210719D0 (en) * 2002-05-10 2002-06-19 Koninkl Philips Electronics Nv Memories and memory circuits
AU2003243244A1 (en) * 2002-05-16 2003-12-02 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE
US7042749B2 (en) 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
US6940748B2 (en) * 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
JP4208498B2 (ja) * 2002-06-21 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6693824B2 (en) 2002-06-28 2004-02-17 Motorola, Inc. Circuit and method of writing a toggle memory
US6744663B2 (en) 2002-06-28 2004-06-01 Motorola, Inc. Circuit and method for reading a toggle memory cell
US6760266B2 (en) * 2002-06-28 2004-07-06 Freescale Semiconductor, Inc. Sense amplifier and method for performing a read operation in a MRAM
US6903964B2 (en) * 2002-06-28 2005-06-07 Freescale Semiconductor, Inc. MRAM architecture with electrically isolated read and write circuitry
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6882553B2 (en) 2002-08-08 2005-04-19 Micron Technology Inc. Stacked columnar resistive memory structure and its method of formation and operation
US7152800B2 (en) * 2002-08-22 2006-12-26 Texas Instruments Incorporated Preamplifier system having programmable resistance
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
US6674679B1 (en) * 2002-10-01 2004-01-06 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation
US6834017B2 (en) * 2002-10-03 2004-12-21 Hewlett-Packard Development Company, L.P. Error detection system for an information storage device
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6700814B1 (en) 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US6738303B1 (en) * 2002-11-27 2004-05-18 Motorola, Inc. Technique for sensing the state of a magneto-resistive random access memory
WO2004049343A1 (en) * 2002-11-28 2004-06-10 Koninklijke Philips Electronics N.V. A method and device to detect the likely onset of thermal relaxation in magnetic data storage devices
US6806127B2 (en) * 2002-12-03 2004-10-19 Freescale Semiconductor, Inc. Method and structure for contacting an overlying electrode for a magnetoelectronics element
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US6888743B2 (en) * 2002-12-27 2005-05-03 Freescale Semiconductor, Inc. MRAM architecture
US6909631B2 (en) * 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
US6836443B2 (en) * 2003-01-14 2004-12-28 Tower Semiconductor Ltd. Apparatus and method of high speed current sensing for low voltage operation
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US6838721B2 (en) * 2003-04-25 2005-01-04 Freescale Semiconductor, Inc. Integrated circuit with a transitor over an interconnect layer
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6816403B1 (en) 2003-05-14 2004-11-09 International Business Machines Corporation Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices
US7042783B2 (en) * 2003-06-18 2006-05-09 Hewlett-Packard Development Company, L.P. Magnetic memory
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6826086B1 (en) 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US6751147B1 (en) 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
GB0320339D0 (en) * 2003-08-29 2003-10-01 Isis Innovation Resistance array reader
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
US6847544B1 (en) 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
US6990030B2 (en) * 2003-10-21 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetic memory having a calibration system
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
US7064970B2 (en) * 2003-11-04 2006-06-20 Micron Technology, Inc. Serial transistor-cell array architecture
GB2424132B (en) * 2003-11-18 2007-10-17 Halliburton Energy Serv Inc High-temperature memory systems
US7095644B2 (en) * 2003-12-22 2006-08-22 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode read capability
US7099179B2 (en) * 2003-12-22 2006-08-29 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode write capability
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7251159B2 (en) * 2004-01-09 2007-07-31 Broadcom Corporation Data encoding approach for implementing robust non-volatile memories
JP3845096B2 (ja) * 2004-02-12 2006-11-15 株式会社東芝 磁気記憶装置
US7079438B2 (en) * 2004-02-17 2006-07-18 Hewlett-Packard Development Company, L.P. Controlled temperature, thermal-assisted magnetic memory device
DE102004015928A1 (de) * 2004-03-31 2005-10-27 Infineon Technologies Ag Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
US7652930B2 (en) * 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7027323B2 (en) * 2004-04-02 2006-04-11 Hewlett-Packard Development Company, L.P. Storage device having parallel connected memory cells that include magnetoresistive elements
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7362549B2 (en) * 2004-05-19 2008-04-22 Seagate Technology Llc Storage device having first and second magnetic elements that interact magnetically to indicate a storage state
US7075817B2 (en) * 2004-07-20 2006-07-11 Unity Semiconductor Corporation Two terminal memory array having reference cells
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US8578063B2 (en) * 2004-08-20 2013-11-05 Mitsubishi Kagaku Media Co., Ltd. Self-labeling digital storage unit
US7130235B2 (en) * 2004-09-03 2006-10-31 Hewlett-Packard Development Company, L.P. Method and apparatus for a sense amplifier
US7038959B2 (en) * 2004-09-17 2006-05-02 Freescale Semiconductor, Inc. MRAM sense amplifier having a precharge circuit and method for sensing
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
JP4660163B2 (ja) * 2004-10-29 2011-03-30 東芝メモリシステムズ株式会社 半導体記憶装置
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
EP1686592A3 (en) * 2005-01-19 2007-04-25 Saifun Semiconductors Ltd. Partial erase verify
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US20060230273A1 (en) * 2005-04-08 2006-10-12 Eastman Kodak Company Hidden MIRC printing for security
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) * 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
WO2007043358A1 (ja) * 2005-10-07 2007-04-19 Konica Minolta Opto, Inc. セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置
US7426133B2 (en) * 2005-10-24 2008-09-16 Honeywell International, Inc. Complementary giant magneto-resistive memory with full-turn word line
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7881138B2 (en) * 2006-07-10 2011-02-01 Freescale Semiconductor, Inc. Memory circuit with sense amplifier
US7561472B2 (en) * 2006-09-11 2009-07-14 Micron Technology, Inc. NAND architecture memory with voltage sensing
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
KR100866623B1 (ko) * 2006-10-16 2008-11-03 삼성전자주식회사 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7567462B2 (en) * 2006-11-16 2009-07-28 Micron Technology, Inc. Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
US20080239599A1 (en) * 2007-04-01 2008-10-02 Yehuda Yizraeli Clamping Voltage Events Such As ESD
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
JP2010055719A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
US7936590B2 (en) * 2008-12-08 2011-05-03 Qualcomm Incorporated Digitally-controllable delay for sense amplifier
US8208330B2 (en) * 2009-07-24 2012-06-26 Macronix International Co., Ltd. Sense amplifier with shielding circuit
EP2641246B1 (en) * 2010-11-19 2016-02-24 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
US8611132B2 (en) * 2011-04-29 2013-12-17 Qualcomm Incorporated Self-body biasing sensing circuit for resistance-based memories
CN103827972A (zh) * 2011-08-26 2014-05-28 惠普发展公司，有限责任合伙企业 用于读取阵列中的电阻开关器件的电路和方法
KR102049306B1 (ko) 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
US8570819B2 (en) * 2012-03-09 2013-10-29 Actel Corporation Non-volatile memory array architecture optimized for hi-reliability and commercial markets
US8912517B2 (en) 2012-09-24 2014-12-16 Adesto Technologies Corporation Resistive switching memory
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102005226B1 (ko) * 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9058875B2 (en) 2012-12-17 2015-06-16 Micron Technology, Inc. Resistive memory sensing
US9384792B2 (en) 2014-04-09 2016-07-05 Globalfoundries Inc. Offset-cancelling self-reference STT-MRAM sense amplifier
US9373383B2 (en) 2014-09-12 2016-06-21 International Business Machines Corporation STT-MRAM sensing technique
WO2016053296A1 (en) * 2014-09-30 2016-04-07 Hewlett Packard Enterprise Development Lp Crosspoint array decoder
JP6333477B2 (ja) 2014-10-23 2018-05-30 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ ドット積を求めるためのメムリスティブクロスバーアレイ
KR102514045B1 (ko) 2016-04-21 2023-03-24 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
JP2018147534A (ja) 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法
JP2018163728A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリデバイス及びメモリデバイスの制御方法
US11222259B2 (en) 2017-12-13 2022-01-11 International Business Machines Corporation Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
US10381074B1 (en) 2018-04-10 2019-08-13 International Business Machines Corporation Differential weight reading of an analog memory element in crosspoint array utilizing current subtraction transistors
US10726895B1 (en) 2019-01-07 2020-07-28 International Business Machines Corporation Circuit methodology for differential weight reading in resistive processing unit devices
JP2020135913A (ja) * 2019-02-25 2020-08-31 キオクシア株式会社 半導体記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633443A (en) * 1984-07-09 1986-12-30 Texas Instruments Incorporated Dynamic read/write memory circuits with equal-sized dummy and storage capacitors
US5898612A (en) * 1997-05-22 1999-04-27 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5831920A (en) * 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
US5982658A (en) * 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
DE19914489C1 (de) * 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431039C (zh) * 2002-02-06 2008-11-05 Nxp股份有限公司 用于读取存储单元的读取电路
CN100442384C (zh) * 2002-06-17 2008-12-10 三星电子株式会社 一种制备数据存储器件的方法
US7286431B2 (en) 2002-09-12 2007-10-23 Renesas Technology Corp. Memory device capable of performing high speed reading while realizing redundancy replacement
CN100416697C (zh) * 2002-09-12 2008-09-03 株式会社瑞萨科技 实现冗长置换且可高速读出的存储装置
CN100538876C (zh) * 2004-08-05 2009-09-09 台湾积体电路制造股份有限公司 用以感测一存储单元的输出的方法及电路
CN101226768B (zh) * 2007-01-19 2011-05-04 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
CN102077291B (zh) * 2008-06-30 2014-08-06 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
CN106463167A (zh) * 2014-05-15 2017-02-22 高通股份有限公司 混合单端和差分感测的混合磁阻只读存储器(mram)高速缓存
CN106463167B (zh) * 2014-05-15 2019-05-10 高通股份有限公司 混合单端和差分感测的混合磁阻只读存储器(mram)高速缓存
CN105761745A (zh) * 2016-02-03 2016-07-13 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105761745B (zh) * 2016-02-03 2018-05-22 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105741864B (zh) * 2016-02-03 2018-08-21 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN109545257A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储装置
CN109545257B (zh) * 2017-09-21 2023-04-11 铠侠股份有限公司 存储装置
CN108133725A (zh) * 2017-12-19 2018-06-08 上海磁宇信息科技有限公司 一种使用低压脉冲的mram读出电路
CN108133725B (zh) * 2017-12-19 2021-06-29 上海磁宇信息科技有限公司 一种使用低压脉冲的mram读出电路
CN111540396A (zh) * 2020-04-27 2020-08-14 中国科学院微电子研究所 一种克服存储单元工艺浮动的mram读取装置和方法
CN111540396B (zh) * 2020-04-27 2022-04-01 中国科学院微电子研究所 一种克服存储单元工艺浮动的mram读取装置和方法

Also Published As

Publication number Publication date
JP4758554B2 (ja) 2011-08-31
EP1126468B1 (en) 2005-12-28
DE60025152T2 (de) 2006-08-03
DE60025152D1 (de) 2006-02-02
US6256247B1 (en) 2001-07-03
EP1126468A3 (en) 2001-09-19
JP2001273756A (ja) 2001-10-05
US6185143B1 (en) 2001-02-06
US20010012228A1 (en) 2001-08-09
HK1041362A1 (zh) 2002-07-05
EP1126468A2 (en) 2001-08-22

Similar Documents

Publication Publication Date Title
CN1319846A (zh) 包括差分检测放大器的mram设备
US6914809B2 (en) Memory cell strings
US8611136B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
CN1455414B (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN100483540C (zh) 具有电荷注入差动读出放大器的电阻性交叉点存储阵列
CN100409363C (zh) 数据存储器件及其制造方法
KR101123925B1 (ko) 판독 동작 수행 방법 및 시스템
US20050105329A1 (en) Serial transistor-cell array architecture
CN1412777A (zh) 高密度存储器读出放大器
KR20030036018A (ko) 데이터 저장 장치 및 그 제조 방법
US9524767B2 (en) Bitcell wth magnetic switching elements
CN1666289A (zh) 平衡负载存储器和操作方法
KR101136038B1 (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
JP2008091015A (ja) メモリセルの読み出し動作を実行する方法
US6836422B1 (en) System and method for reading a memory cell
JP4067897B2 (ja) 読出し時間を短縮したメモリデバイス
EP1310961A2 (en) Nonvolatile memory device having data read operation with using reference cell and method thereof
CN100343919C (zh) 高速磁存储器的体系结构
US6865108B2 (en) Memory cell strings in a resistive cross point memory cell array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1041362

Country of ref document: HK