JP4660163B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4660163B2
JP4660163B2 JP2004316043A JP2004316043A JP4660163B2 JP 4660163 B2 JP4660163 B2 JP 4660163B2 JP 2004316043 A JP2004316043 A JP 2004316043A JP 2004316043 A JP2004316043 A JP 2004316043A JP 4660163 B2 JP4660163 B2 JP 4660163B2
Authority
JP
Japan
Prior art keywords
memory cell
data
information
bit line
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004316043A
Other languages
English (en)
Other versions
JP2006127665A (ja
Inventor
知 輝 東
澤 隆 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004316043A priority Critical patent/JP4660163B2/ja
Priority to US11/062,624 priority patent/US7411850B2/en
Publication of JP2006127665A publication Critical patent/JP2006127665A/ja
Priority to US12/099,647 priority patent/US7463541B2/en
Application granted granted Critical
Publication of JP4660163B2 publication Critical patent/JP4660163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

本発明は半導体記憶装置に関する。
ＦＢＣ(Floating Body Cell)メモリは、ＳＯＩ基板上に形成される揮発性メモリであり、トランジスタのフローティングボディにホールが蓄積されているか否かによってデータ“１”または“０”を記憶するメモリである。メモリセルに記憶されたデータ“１”または“０”を識別するために、データ“１”を記憶する基準メモリセルおよびデータ“０”を記憶する基準メモリセルをショートさせることによってデータ“１”とデータ“０”との中間電位を有する基準電位を生成する。センスアンプは、或る情報を格納するメモリセルから読み出されたデータの電位と基準電位とを比較する。これにより、メモリセルに記憶されたデータが“１”または“０”であることを識別することができる。
このように基準電位の生成のために、データ“１” を格納した基準メモリセルおよびデータ“０” を格納した基準メモリセルが必要である。
一般に、ＦＢＣメモリセルは、データ“１”の場合には、すでにフローティングボディにホールが蓄積されているのでリテンションの影響を受けない。しかし、データ“０”の場合には、リテンションによりフローティングボディ内にホールが徐々に入り込んでくるため、データが“１”に変化してしまう。このように、ＦＢＣメモリセルは、情報を格納するメモリセルだけでなく、基準メモリセルに使用しているデータ“０”の基準メモリセルもリテンションの影響を受ける。そのため、リテンションによる基準電位変動を防止するためにリフレッシュ動作を必要とする。したがって、半導体記憶装置の消費電力の低減が困難であるという問題が生じていた。
また、データ“１”を格納した基準メモリセルおよびデータ“０”を格納した基準メモリセルを用いて基準電位を生成すると、基準電位がばらつく。この基準電位のばらつきは、データ“１”の基準メモリセルのばらつきとデータ“０”の基準メモリセルのばらつきの平均である。基準電位のばらつきが大きいと、基準電位のばらつきの範囲がメモリセルのばらつきの範囲と重複する場合が生じる。これは、半導体記憶装置の歩留まりに悪影響を及ぼす。従って、基準電位のばらつきの範囲がメモリセルのばらつきの範囲と重複しないように、データ“１”とデータ“０”との間の電位差の幅を大きくする必要がある。しかし、半導体記憶装置が益々微細化されている状況の下で、データ“１”とデータ“０”との間の電位差の幅を大きくすることは困難である。
米国特許第６，５６７，３３０号
ばらつきが少ない基準電位を生成し尚且つリフレッシュ動作を必要としない基準メモリセルを備えた半導体記憶装置を提供することである。
本発明に係る実施形態に従った半導体記憶装置は、電気的に浮遊状態のボディに電荷が蓄積された状態を示す第１のデータ、もしくは、前記ボディに電荷が蓄積されていない状態を示す第２のデータを記憶する複数の情報メモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイの各行の前記情報メモリセルに接続された情報ワード線と、前記メモリセルアレイの各列の前記情報メモリセルに接続された情報ビット線と、前記情報メモリセルのデータを判別するために用いられる基準電位を電源との間で生成し、前記第１のデータのみを格納する基準メモリセルと、前記基準メモリセルに接続された基準ビット線と、前記情報ビット線および前記基準ビット線に接続されたセンスアンプとを備え、
データのリテンション時において、前記情報メモリセルはリフレッシュ動作の対象であり、前記基準メモリセルには前記リフレッシュ動作を行うことなしに前記第１のデータが保持されており、
前記情報メモリセルからデータを読み出すときに、前記情報ワード線は、
Ｖｔ１≦Ｖｇ≦Ｖｔ０
（Ｖｇは前記情報ワード線の電位、Ｖｔ１は前記第１のデータを格納する前記情報メモリセルの閾値電圧、Ｖｔ０は前記第２のデータを格納する前記情報メモリセルの閾値電圧）
を満たすことを特徴とする。
本発明に係る他の実施形態に従った半導体記憶装置は、電気的に浮遊状態のボディに電荷が蓄積された状態を示す第１のデータ、もしくは、前記ボディに電荷が蓄積されていない状態を示す第２のデータを記憶する複数の情報メモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイの各行に接続された情報ワード線と、前記メモリセルアレイの各列に接続されたビット線と、前記メモリセルのデータを判別するために用いられる基準電圧を電源との間で生成し、前記第１のデータのみを格納し、同一メモリセルアレイ内において２本の前記ビット線ごとに１つずつ設けられた基準メモリセルと、同一メモリセルアレイ内において隣接する２本の前記ビット線間に接続され、前記基準電圧を生成するときに導通状態になる平均化トランジスタと、２つの前記メモリセルアレイのそれぞれに含まれる２本のビット線に接続され、該２本のビット線のうち一方のビット線から前記情報メモリセルのデータを受け、他方のビット線から前記基準メモリセルおよび前記平均化トランジスタによって生成された前記基準電圧を受け、該基準電圧に基づいて前記情報メモリセルからのデータを検出するセンスアンプとを備え、
データのリテンション時において、前記情報メモリセルはリフレッシュ動作の対象であり、前記基準メモリセルには前記リフレッシュ動作を行うことなしに前記第１のデータが保持されており、
前記情報メモリセルからデータを読み出すときに、前記情報ワード線は、
Ｖｔ１≦Ｖｇ≦Ｖｔ０
（Ｖｇは前記情報ワード線の電位、Ｖｔ１は前記第１のデータを格納する前記情報メモリセルの閾値電圧、Ｖｔ０は前記第２のデータを格納する前記情報メモリセルの閾値電圧）
を満たすことを特徴とする。
本発明による半導体記憶装置は、電位のばらつきが少ない基準データを生成することができ尚且つリフレッシュ動作を必要としない基準メモリセルを備える。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。本発明に係る実施形態は、単一種類のデジタルデータ“１”で基準電位を生成する。これにより、リテンションによる基準メモリセルのデータ劣化を防止し、基準電位のばらつきを小さくすることができる。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体記憶装置１００の部分的な回路図である。半導体記憶装置１００は、情報メモリセルＭＣ（以下、単に、メモリセルともいう）、情報ワード線（以下、単に、ワード線ともいう）ＷＬ０〜ＷＬｍ、情報ビット線（以下、単に、ビット線ともいう）ＢＬ０〜ＢＬｎ、基準メモリセルＤＭＣ０、基準ビット線ＤＢＬ０、ＤＢＬ１、センスアンプＳＡ０〜ＳＡｎ、選択トランジスタＴＢＳ０〜ＴＢＳｎ、クランプトランジスタＴＦＡＩＴおよび負荷電流トランジスタＴＣＬ０、ＴＣＬ１を備えている。ｍおよびｎは自然数である。
メモリセルアレイＭＣＡは、マトリクス状に配置されたメモリセルＭＣの配列である。メモリセルＭＣは、データの書込み／読出しが可能なｎ型のＦＢＣメモリセルである。本実施形態では、メモリセルＭＣのデータは、フローティングボディ（図示せず）にホールを蓄積した状態がデータ“１”であり、メモリセルＭＣのフローティングボディにホールが蓄積されていない状態がデータ“０”である。このとき、データ“１”を格納するメモリセルＭＣの閾値電圧Ｖｔ１は、データ“０”を格納するメモリセルＭＣの閾値電圧Ｖｔ０よりも低くなる。この閾値電圧Ｖｔ１とＶｔ０との差によるメモリセルＭＣに流れる電流差を電圧変換し、この電圧差によってセンスアンプＳＡでデータを判別する。また、データの読出し時には、例えば、ワード線に１．５Ｖを印加し、並びに、ビット線に０．２Ｖを印加することによって、メモリセルＭＣを線形領域で駆動させる。
ワード線ＷＬ０〜ＷＬｍは、それぞれメモリセルアレイＭＣＡの行方向に配列されたメモリセルＭＣのゲートに接続されている。ビット線ＢＬ０〜ＢＬｎは、それぞれメモリセルアレイＭＣＡの列方向に配列されたメモリセルＭＣのゲートに接続されている。尚、本実施形態では、ワード線ＷＬ０〜ＷＬｍが延伸する方向を行方向とし、ビット線ＢＬ０〜ＢＬｎが延伸する方向を列方向としている。
センスアンプＳＡ０〜ＳＡｎは、ビット線ＢＬ０〜ＢＬｎのそれぞれに対して設けられており、メモリセルＭＣ内のデータを検出する。選択トランジスタＴＢＳ０〜ＴＢＳｎは、それぞれビット線ＢＬ０〜ＢＬｎと各センスアンプＳＡ０〜ＳＡｎとの間に接続されている。
メモリセルＭＣのデータを読み出すときには、ワード線ＷＬ０〜ＷＬｍのいずれかに電圧を印加するとともに、選択トランジスタＴＢＳ０〜ＴＢＳｎのいずれかをオンすることによってビット線ＢＬ０〜ＢＬｎのいずれかをセンスアンプの一方の入力に接続する。例えば、ビット線ＷＬ１およびビット線ＢＬ１を選択した場合、メモリセルＭＣＳが選択される。選択トランジスタＴＢＳ１をオンにすることによって、メモリセルＭＣＳがセンスアンプＳＡ１に接続される。さらに、負荷電流トランジスタＴＣＬ１がオンすることによって、電源Ｖ０がメモリセルＭＣＳと接続され、メモリセルＭＣＳに電流Ｉが流れる。これにより、メモリセルＭＣＳのデータ（“０”または“１”）に依存した電位がセンスアンプＳＡ１の一方の入力に伝達される。
ここで、ワード線に印加する駆動電圧Ｖｇは、データ“１”を格納するメモリセルＭＣの閾値電圧Ｖｔ１以上かつデータ“０”を格納するメモリセルＭＣの閾値電圧Ｖｔ０以下の電圧であることに注意されたい。即ち、駆動電圧Ｖｇは式１を満たす。
Ｖｔ１≦Ｖｇ≦Ｖｔ０ （式１）
駆動電圧Ｖｇが閾値電圧Ｖｔ０以下であるので、メモリセルＭＣＳのデータが“０”である場合には、メモリセルＭＣＳはオンしない。よって、データ“０”を搬送するビット線の電位は、電源電圧と等しいＶ０となる。一方、駆動電圧Ｖｇは閾値電圧Ｖｔ１以上であるので、メモリセルＭＣＳのデータが“１”である場合には、メモリセルＭＣＳはオンする。よって、データ“１”を搬送するビット線の電位は、電源電圧Ｖ０よりも低いＶ１となる。式１を満たす電圧Ｖｇをワード線に印加する理由は図２を参照して後述される。
尚、このときクランプトランジスタＴＦＡＩＴは、ビット線ＢＬ０〜ＢＬｎの電位が過剰に上昇することを防止するために設けられている。クランプトランジスタＴＦＡＩＴは、常時オンと考えて良い。
メモリセルアレイＭＣＡは、基準メモリセルＤＭＣ０、ＤＭＣ１をさらに含む。基準メモリセルＤＭＣ０は、情報メモリセルＭＣと同じ構成を有し、列方向に配列されている。基準メモリセルＤＭＣ０は、ワード線ＷＬ０〜ＷＬｍのそれぞれに対して設けられている。基準メモリセルＤＭＣ０の各ゲートはそれぞれワード線ＷＬ０〜ＷＬｍに接続されている。基準メモリセルＤＭＣ０のドレインは基準ビット線ＤＢＬ０に共通に接続されている。リテンションによるデータ劣化を防止するために単一種類のデジタルデータとして“１”が基準メモリセルＤＭＣ０に格納されている。基準電位は、メモリセルＭＣのデータを判別するために用いられる基準データの電位である。
基準メモリセルＤＭＣ１は、半導体記憶装置１００の動作に関係しないので、存在しなくてもよい。さらに、図１では、基準メモリセルＤＭＣ１と基準ビット線ＤＢＬ１とが切断されているが、基準メモリセルＤＭＣ１とグランドとが切断されていてもよい。
選択トランジスタＴＤＢＳ０、ＴＤＢＳ１は、それぞれ基準ビット線ＤＢＬ０、ＤＢＬ１とセンスアンプＳＡとの間に接続されている。データの読出し時に選択トランジスタＴＤＢＳ０およびＴＤＢＳ１がともにオンする。これにより２本の基準ビット線ＤＢＬ０およびＤＢＬ１がセンスアンプＳＡの他方の入力に接続される。例えば、ビット線ＷＬ１を選択した場合、基準メモリセルＤＭＣＳが選択される。この場合、基準メモリセルＤＭＣＳがセンスアンプＳＡの他方の入力に電気的に接続される。さらに、負荷電流トランジスタＴＤＣＬ０およびＴＤＣＬ１がオンすることによって、２つの電源Ｖ０が基準メモリセルＤＭＣＳに並列に接続される。
ここで、上述のとおり、ワード線に印加する駆動電圧Ｖｇは式１を満たす。基準メモリセルＤＭＣ０はデータ“１”を格納しているので、基準メモリセルＤＭＣ０はオンする。よって、基準ビット線ＤＢＬ０の電位は、電源電圧Ｖ０よりも低いＶ１になろうとする。一方、本実施形態では、基準メモリセルＤＭＣ１は基準ビット線ＤＢＬ１に接続されていない。よって、基準ビット線ＤＢＬ１の電位は、電源電圧と等しいＶ０になろうとする。しかし、基準ビット線ＤＢＬ０およびＤＢＬ１はショートしている。従って、基準ビット線ＤＢＬ０および基準ビット線ＤＢＬ１の平均電位が基準ビット線ＤＢＬ０および基準ビット線ＤＢＬ１によって搬送される。即ち、式２で示される基準電位ＶrefがセンスアンプＳＡ１の他の入力に搬送される。
Ｖref＝１／２（Ｖ０＋Ｖ１） （式２）
図２は、読出し時に選択されたワード線に印加される駆動電位ＶｇとメモリセルＭＣＳに流れるセル電流Ｉcellとの関係を示すグラフである。図３は、読出し時に、データ“１”を伝達するセンスノード(ビット線)の電位、データ“０”を伝達するセンスノード(ビット線)の電位および基準電位Ｖrefを伝達するセンスノード(ビット線)の電位を示すグラフである。
図２に示すように、従来においては、駆動電位Ｖｇ０がワード線に印加されていた。駆動電位Ｖｇ０は、データ“１”のメモリセルおよびデータ“０”のメモリセルがともに線形状態でオンする電圧である。データ“１”のメモリセルのセル電流Ｉcellは、データ“０”のメモリセルのそれよりも大きい。このセル電流Ｉcellの差によって、図３に示すようにデータ“１”を伝達するビット線とデータ“０”を伝達するビット線との間に電位差が生じる。
図３の破線曲線Ｃb０、Ｃb１およびＣbrefが従来のデータ“０”、データ“１”および基準電位に対応する曲線である。時点ｔ０は、読出し時にセンスアンプＳＡがデータを検出する時点である。この破線曲線Ｃb０およびＣb１を参照すると、データ“１” を伝達するビット線とデータ“０” を伝達するビット線とに電位差が生じている。また、破線曲線Ｃbrefを参照すると、データ“１” のビット線の電位とデータ“０” のビット線の電位との中間電位が基準電位となる。
一方、本実施形態によれば、図２に示すように、駆動電位Ｖｇ１がワード線に印加される。駆動電位Ｖｇ１は、データ“０”を格納する情報メモリセルＭＣＳがカットオフ（cut off）された状態のまま、データ“１”を格納する情報メモリセルがオンする電圧である。このとき、電流Ｉcellは、データ“１”を格納する情報メモリセルには流れるが、データ“０”を格納する情報メモリセルには流れない。これによりデータ“１” のビット線とデータ“０” のビット線との間に電位差が生じる。
図３の実線曲線Ｃａ０、Ｃａ１およびＣａrefが本実施形態におけるデータ“０”、データ“１”および基準電位に対応する曲線である。実線曲線Ｃａ１に示すように、本実施形態におけるデータ“１” を伝達するセンスノード(ビット線)の電位Ｖ１は、従来のデータ“１”を伝達するセンスノード(ビット線)の電位よりも高くなる。しかし、データ“０”を格納する情報メモリセルはカットオフされているので、データ“０”を伝達するビット線の電位はＶ０で一定であり、従来のそれよりも高くなる。これにより、データ“１”とデータ“０”との電位差の幅が維持される、あるいは、この電位差を広げることができる。
実線曲線Ｃarefを参照すると、時点ｔ０において、データ“１” のビット線の電位とデータ“０” のビット線の電位との中間電位が基準電位Ｖrefとなることがわかる。
ここで、読出し時のワード線の駆動電圧Ｖｇを式１のように制限する理由を説明する。仮に、本実施形態においてワード線の駆動電圧Ｖｇ１が電位Ｖｔ０より高いとすると、データ“０”の情報メモリセルＭＣはオンする。従って、データ“０”のビット線の電位はＶ０から低下する。これは、データ“０”の情報メモリセルＭＣＳの電位が基準電位Ｖref側へ寄ってしまうことを意味する。即ち、基準電位Ｖrefが、データ“１”とデータ“０”との中間電位ではなくなってしまう。これは、データ“０”とデータ“１”との識別を困難にする可能性がある。また、仮に、ワード線の駆動電圧Ｖｇ１が電位Ｖｔ１より低いとすると、データ“１”の基準メモリセルＤＭＣＳがオンしないので、Ｖ１＝Ｖ０となり、式２から基準電位ＶrefがＶ０になってしまう。これは、データ“０”とデータ“１”との識別を不可能にしてしまう。以上の理由から、Ｖｇは、式１を満たす必要がある。
尚、読出し時のワード線の駆動電圧Ｖｇが、データ“０”を格納するメモリセルの閾値電圧Ｖｔ０よりも低ければ、基準メモリセルＤＭＣ１は基準ビット線ＤＢＬ１に接続されていてもよいと考えるかもしれない。しかし、基準メモリセルＤＭＣ１が基準ビット線ＤＢＬ１に接続されていると、基準メモリセルＤＭＣ１のデータはリテンションにより“０”から“１”へ変化してしまう。よって、ワード線の駆動電圧Ｖｇが電圧Ｖｔ０よりも低い場合であっても、基準メモリセルＤＭＣ１は基準ビット線ＤＢＬ１から切断されている必要がある。
本実施形態において、基準ビット線ＤＢＬ０およびＤＢＬ１の対は、各ビット線ごとに設けてもよく、複数のビット線ごとに設けてもよい。また、基準ビット線ＤＢＬ０およびＤＢＬ１の対は、メモリセルアレイごとに設けてもよい。
本実施形態によれば、基準電位Ｖrefは、データ“１”を格納する基準メモリセルＤＭＣ０のみによって生成される。従って、基準メモリセルに対するリフレッシュが不要となり、消費電力が低減する。また、データ“０” の基準セルを使用しないので基準電位のばらつきは、従来よりも小さくできる。
（第２の実施形態）
図４は、本発明に係る第２の実施形態に従った半導体記憶装置２００の部分的な回路図である。第２の実施形態では、１本の基準ビット線ＤＢＬ０に対して１つの基準メモリセルＤＭＣ０が接続されている。また、基準ワード線ＤＷＬがこの基準メモリセルＤＭＣ０に対して設けられている。第２の実施形態の他の構成要素は、第１の実施形態の構成要素と同じでよい。
第２の実施形態では、読み出し時にワード線ＷＬ０〜ＷＬｍのいずれかおよびビット線ＢＬ０〜ＢＬｎのいずれかを選択するとともに、基準ワード線ＤＷＬおよび基準ビット線ＤＢＬ０をも選択する。例えば、メモリセルＭＣＳのデータを読み出す場合には、ワード線ＷＬ１が駆動され、かつ、選択トランジスタＴＢＳ１をオンにする。これによって、メモリセルＭＣＳがセンスアンプＳＡ１の一方の入力に接続される。ワード線ＷＬ１には、式１に従った電圧Ｖｇが印加される。さらに負荷電流トランジスタＴＣＬ１をオンにすることによって、電源Ｖ０からメモリセルＭＣＳへ電流Ｉが流れる。これによって、メモリセルＭＣＳのデータ“０”または“１”に依存した電位Ｖ０またはＶ１がセンスアンプＳＡ１の一方の入力に伝達される。
また、基準ワード線ＤＷＬが駆動され、かつ、選択トランジスタＴＤＢＳ０、ＴＤＢＳ１をオンにする。これにより、基準メモリセルＤＭＣ０がセンスアンプＳＡ１の他方の入力に接続される。基準ワード線ＤＷＬ０にも、式１に従った電圧Ｖｇが印加される。このとき、負荷電流トランジスタＴＤＣＬ０およびＴＤＣＬ１をオンにすることによって、２つの電源Ｖ０が基準メモリセルＤＭＣ０に並列接続される。
本実施形態において、基準ビット線ＤＢＬ０およびＤＢＬ１の対は、各ビット線ごとに設けられてもよく、複数のビット線ごとに設けられてもよい。また、基準ビット線ＤＢＬ０およびＤＢＬ１の対は、メモリセルアレイごとに設けられてもよい。
基準メモリセルＤＭＣ１は、半導体記憶装置２００の動作に関係しないので、存在しなくてもよい。さらに、図４では、基準メモリセルＤＭＣ１と基準ビット線ＤＢＬ１とが切断されているが、基準メモリセルＤＭＣ１とグランドとが切断されていてもよい。
第２の実施形態の他の動作は、第１の実施形態の動作と同様である。よって、第２の実施形態は、第１の実施形態と同様の効果を有する。さらに、基準メモリセルＤＭＣ１は各基準ビット線ＤＢＬ０に対して１つしか設けられていないので、メモリセル領域の面積を小さくすることができる。
（第３の実施形態）
図５は、本発明に係る第３の実施形態に従った半導体記憶装置３００の部分的な回路図である。半導体記憶装置３００は、オープンビット線構成を有する。従って、各センスアンプＳＡ０〜ＳＡｎは、２つのメモリセルアレイＭＣＡ１およびＭＣＡ２の間に設けられている。各センスアンプＳＡ０〜ＳＡｎは、メモリセルアレイＭＣＡ１およびＭＣＡ２のそれぞれに含まれるビット線ＢＬ０Ｌ〜ＢＬｎＬおよびＢＬ０Ｒ〜ＢＬｎＲに接続されている。各メモリセルアレイＭＣＡ１およびＭＣＡ２は、それぞれ基準ワード線ＤＷＬＬおよびＤＷＬＲを備えている。基準メモリセルＤＭＣ０およびＤＭＣ１は、行方向に交互に配列されている。基準メモリセルＤＭＣ０およびＤＭＣ１のゲートは基準ワード線ＤＷＬＬまたはＤＷＬＲに接続されている。基準メモリセルＤＭＣ０はビット線に接続されているが、基準メモリセルＤＭＣ１はビット線に接続されていない。基準メモリセルＤＭＣ０はデータ“１”を格納している。隣り合う２つのビット線は対を成し、このビット線対の間に平均化トランジスタＴＡＶＲＬおよびＴＡＶＲＲが接続されている。
メモリセルＭＣからデータを読み出すときには、センスアンプＳＡ０〜ＳＡｎは、メモリセルアレイＭＣＡ１およびＭＣＡ２のうち一方のメモリセルアレイに含まれるビット線から情報データを受け取り、他方のメモリセルアレイに含まれるビット線から基準データを受け取る。センスアンプＳＡ０〜ＳＡｎは、基準データに基づいて情報データを識別する。第３の実施形態は、オープンビット線構成を有するので、同一のメモリセルアレイ内の隣り合う２つのビット線によって基準データを生成する。
例えば、メモリセルＭＣＳ０およびＭＣＳ１のデータを識別する場合、選択トランジスタＴＢＳ０ＲおよびＴＢＳ１Ｒがオンになることによって、メモリセルＭＣＳ０およびＭＣＳ１がそれぞれセンスアンプＳＡ０およびＳＡ１の一方の入力に接続される。次に、ワード線ＷＬ２Ｒが駆動され、かつ、負荷電流トランジスタＴＣＬＲ０およびＴＣＬＲ１をオン状態にすることによって、メモリセルＭＣＳ０およびＭＣＳ１のそれぞれデータがセンスアンプＳＡ０およびＳＡ１に伝達される。このとき、ワード線ＷＬ２Ｒに印加する電圧は、式１を満たす電位Ｖｇである。尚、平均化トランジスタＴＡＶＲＲはオフ状態である。
一方、メモリセルアレイＭＣＡ１では、基準メモリセルＤＭＣＳ０のデータを用いて基準データを生成する。まず、平均化トランジスタＴＡＶＲＬがオン状態になる。これによって、基準ビット線ＢＬ０ＬおよびＢＬ１Ｌはショートし、選択トランジスタＴＢＳ０ＬおよびＴＢＳ１Ｌがオンする。これによって、基準メモリセルＤＭＣＳ０が、センスアンプＳＡ０およびＳＡ１の他方の入力に接続される。さらに、基準ワード線ＤＷＬＬが駆動され、かつ、負荷電流トランジスタＴＣＬＬ０およびＴＣＬＬ１をオンにする。このとき、ワード線ＤＷＬＬに印加する電圧は式１を満たす電位Ｖｇである。ここで、基準メモリセルＤＭＣＳ１はビット線ＢＬ１Ｌに接続されていないので、２つの電源Ｖ０は、基準メモリセルＤＭＣＳ０に対して並列に接続される。よって、式２に従った基準電位ＶrefがセンスアンプＳＡ０およびＳＡ１に伝達される。その後、センスアンプＳＡ０およびＳＡ１は、基準電位Ｖrefに基づいてメモリセルＭＣＳ０およびＭＣＳ１のそれぞれデータを検出する。
基準メモリセルＤＭＣ１は、半導体記憶装置３００の動作に関係しないので、存在しなくてもよい。さらに、図５では、基準メモリセルＤＭＣ１と基準ビット線ＤＢＬ１とが切断されているが、基準メモリセルＤＭＣ１とグランドとが切断されていてもよい。
第３の実施形態は、オープンビット線構成を有するものの、第１の実施形態と同様の効果を得ることができる。
（第４の実施形態）
図６は、本発明に係る第４の実施形態に従った半導体記憶装置４００の部分的な回路図である。半導体記憶装置４００は、メモリセルアレイＭＣＡにおいて、情報メモリセルＭＣおよび基準メモリセルＤＭＣは、隣り合う行および隣り合う列においてそれぞれ半ピッチずれるように配置されている。
ビット線ＢＬは、選択トランジスタＴＢＳＬまたはＴＢＳＲ、および、クランプトランジスタＴＦＡＩＴを介してセンスアンプＳＡＬまたはＳＡＲの一方の入力に接続されている。また、ビット線ＢＬは、選択トランジスタＴＢＳＬまたはＴＢＳＲ、クランプトランジスタＴＦＡＩＴ、および、負荷電流トランジスタＴＣＬＬまたはＴＣＬＲを介して電源電圧Ｖ０に接続されている。
基準メモリセルＤＭＣは、総てデータ“１”を格納している。基準メモリセルＤＭＣは、２列に配列され、２つの基準ビット線ＤＢＬのいずれかに接続されている。この２つの基準ビット線ＤＢＬは互いに接続されており、ショートしている。基準ビット線ＤＢＬは、選択トランジスタＴＤＢＳＬまたはＴＤＢＳＲ、および、クランプトランジスタＴＦＡＩＴを介してセンスアンプＳＡＬまたはＳＡＲの他方の入力に接続されている。また、各基準ビット線ＤＢＬは、選択トランジスタＴＤＢＳＬまたはＴＤＢＳＲ、クランプトランジスタＴＦＡＩＴ、および、負荷電流トランジスタＴＤＣＬＬまたはＴＤＣＬＲを介して２つの電源電圧Ｖ０に並列に接続されている。尚、本実施形態では、データ“０”を格納している基準メモリセルは形成されていない。
メモリセルＭＣからデータを読み出すときには、センスアンプＳＡＬまたはＳＡＲは、ビット線ＢＬから情報データを受け取り、基準ビット線ＤＢＬから基準データを受け取る。センスアンプＳＡＬまたはＳＡＲは、基準データに基づいて情報データのデジタル値を識別する。
例えば、センスアンプＳＡＬが情報メモリセルＭＣＳの情報データを識別する場合、選択トランジスタＴＢＳＬおよびクランプトランジスタＴＣＬＬがオンになる。さらに、式１に従った電圧Ｖｇがワード線ＷＬ０に印加される。これによって、情報メモリセルＭＣＳは、センスアンプＳＡＬの一方の入力に接続され、情報メモリセルＭＣＳの情報データがセンスアンプＳＡＬへ伝達される。このとき、情報メモリセルＭＣＳに流れる電流をＩとする。
一方、選択トランジスタＴＤＢＳＬおよびクランプトランジスタＴＤＣＬＬをオンにすることによって、２つの電源電圧Ｖ０が１つの基準メモリセルＤＭＣＳに接続される。さらに、ワード線ＷＬ０を駆動することによって、基準メモリセルＤＭＣのうちＤＭＣＳがセンスアンプＳＡＬの他方の入力に接続される。このとき、ワード線ＷＬ０に印加する電圧は、式１を満たす電位Ｖｇである。その結果、センスアンプＳＡＬは、基準電位Ｖrefに基づいてメモリセルＭＣＳのデータを検出することができる。
第４の実施形態では、情報メモリセルＭＣおよび基準メモリセルＤＭＣが半ピッチずれている構成を有するが、第１の実施形態と同様の効果を得ることができる。また、第４の実施形態は、データ“０”を格納する基準メモリセルが形成されていないので、セル面積が小さくなる。
（第５の実施形態）
図７は、本発明に係る第５の実施形態に従った半導体記憶装置５００の部分的な回路図である。第５の実施形態は、基準メモリセルＤＭＣが４列に配置されており、４つの基準ビット線ＤＢＬのいずれかに接続されている点で第４の実施形態と異なる。２つの基準ビット線ＤＢＬは対を成し、互いに接続されている。第４の実施形態では、基準ビット線ＤＢＬ対は１つであったが、第５の実施形態では、基準ビット線ＤＢＬ対は２つ形成されている。基準メモリセルＤＭＣは、総てデータ“１”を格納している。
第５の実施形態の動作は、第４の実施形態の動作と同様である。ただし、第５の実施形態は、２つの基準ビット線対が同じ動作を実行する。これにより、２つの基準メモリセルＤＭＣが基準データを生成するためにセンスアンプＳＡＬまたはＳＡＲに接続される。これにより、第５の実施形態は、安定した基準電位をセンスアンプＳＡＬまたはＳＡＲに供給することができる。第５の実施形態は、第４の実施形態と同様の効果を得ることができる。
（第６の実施形態）
図８は、本発明に係る第６の実施形態に従った半導体記憶装置６００の部分的な回路図である。半導体記憶装置６００は、オープンビット線構成を有する。センスアンプＳＡ０、ＳＡ１は、それぞれ４つのメモリセルアレイＭＣＡ０〜ＭＣＡ３のビット線に接続されている。本実施形態では、サブビット線ＳＢＬＬ０およびＳＢＬＬ１がメモリセルアレイＭＣＡ０に、サブビット線ＳＢＬＬ２およびＳＢＬＬ３がメモリセルアレイＭＣＡ１に、サブビット線ＳＢＬＲ０およびＳＢＬＲ１がメモリセルアレイＭＣＡ２に、並びに、サブビット線ＳＢＬＲ２およびＳＢＬＲ３がメモリセルアレイＭＣＡ３に設けられている。
サブビット線ＳＢＬＬ０およびＳＢＬＬ２は、それぞれビット線選択トランジスタＴＢＳ０ＬおよびＴＢＳ２Ｌを介してメインビット線ＭＢＬＬ０に接続されている。サブビット線ＳＢＬＬ１およびＳＢＬＬ３は、それぞれビット線選択トランジスタＴＢＳ１ＬおよびＴＢＳ３Ｌを介してメインビット線ＭＢＬＬ１に接続されている。サブビット線ＳＢＬＲ０およびＳＢＬＲ２は、それぞれビット線選択トランジスタＴＢＳ０ＲおよびＴＢＳ２Ｒを介してメインビット線ＭＢＬＲ０に接続されている。サブビット線ＳＢＬＲ１およびＳＢＬＲ３は、それぞれビット線選択トランジスタＴＢＳ１ＲおよびＴＢＳ３Ｒを介してメインビット線ＭＢＬＲ１に接続されている。
メインビット線ＭＢＬＬ０およびＭＢＬＲ０は、センスアンプＳＡ０に接続されている。メインビット線ＭＢＬＬ１およびＭＢＬＲ１は、センスアンプＳＡ１に接続されている。
センスアンプＳＡ０およびＳＡ１がデータを検出するときには、センスアンプＳＡ０およびＳＡ１は、メインビット線ＭＢＬＬ０およびＭＢＬＲ０のいずれか一方から情報データを得て、他方から基準データを得る。センスアンプＳＡ０およびＳＡ１は、この基準データに基づいて情報データを識別する。例えば、センスアンプＳＡ０およびＳＡ１がメモリセルアレイＭＣＡ０内の２つの情報メモリセルＭＣＳ０およびＭＣＳ１のデータを読み出す場合、ビット線選択信号ＢＳ０ＬおよびＢＳ１Ｌを駆動し、ビット線選択トランジスタＴＢＳ０ＬおよびＴＢＳ１Ｌをオンにする。これにより、サブビット線ＳＢＬＬ０およびＳＢＬＬ２がそれぞれメインビット線ＭＢＬＬ０およびＭＢＬＬ１に接続される。さらに、式１に従った電圧Ｖｇがワード線ＷＬ０Ｌに印加され、且つ、負荷電流トランジスタＴＣＬＬ０およびＴＣＬＬ１をオンにする。これによって、情報メモリセルＭＣＳ０およびＭＣＳ１のデータがそれぞれセンスアンプＳＡ０およびＳＡ１へ伝達される。尚、平均化トランジスタＴＡＶＥＬはオフ状態を維持する。
一方、基準データを生成するために、メモリセルアレイＭＣＡ２内の基準メモリセルＤＭＣＳを用いると仮定する。まず、平均化トランジスタＴＡＶＥＲをオンにする。これにより、メインビット線ＭＢＬＲ０およびＭＢＬＲ１が接続される。ビット線選択信号ＢＳ０ＲおよびＢＳ３Ｒを駆動し、ビット線選択トランジスタＴＢＳ０ＲおよびＴＢＳ３Ｒをオンにする。これにより、サブビット線ＳＢＬＲ０およびＳＢＬＲ３はメインビット線ＭＢＬＲ０、ＭＢＬＲ１および平均化トランジスタＴＡＶＥＲを介して接続される。また、基準メモリセルＤＭＣＳは、センスアンプＳＡ０およびＳＡ１の他方の入力に電気的に接続される。さらに、負荷電流トランジスタＴＣＬＲ０およびＴＣＬＲ１をオンにすることによって、２つの電源電圧Ｖ０が基準メモリセルＤＭＣＳに並列接続され、かつ、式１に従った電圧Ｖｇが基準ワード線ＤＷＬ０Ｒに印加される。これによって、式２に従った基準電位ＶrefがセンスアンプＳＡ０およびＳＡ１へ伝達される。その結果、センスアンプＳＡ０およびＳＡ１は、基準電位Ｖrefに基づいて情報メモリセルＭＣＳ０およびＭＣＳ１のデータを検出することができる。
メモリセルアレイＭＣＡ１内のメモリセルＭＣのデータを読み出す場合には、ビット線選択信号ＢＳ２ＬおよびＢＳ３Ｌを駆動すればよい。また、メモリセルアレイＭＣＡ２またはＭＣＡ３内のメモリセルＭＣのデータを読み出す場合には、メモリセルアレイＭＣＡ０またはＭＣＡ１内の基準メモリセルＤＭＣを用いればよい。
第６の実施形態では、２つのサブビット線が１つのメインビット線に接続されているが、３以上サブビット線を１つのメインビット線に接続してもよい。第７の実施形態は、４本のサブビット線を１つのメインビット線に接続した実施形態である。第６の実施形態は、第１の実施形態と同様の効果を得ることができる。
（第７の実施形態）
図９は、本発明に係る第７の実施形態に従った半導体記憶装置７００の部分的な回路図である。第７の実施形態は、メインビット線に対して複数のサブビット線が設けられている点で第６の実施形態と同様である。しかし、第７の実施形態では、１本のメインビット線に対して４本のサブビット線が設けられている点で第６の実施形態と異なる。また、第７の実施形態では、メモリセルＭＣが隣り合う行および隣り合う列においてそれぞれ半ピッチずれるように配置されている。
サブビット線ＳＢＬＬ０〜ＳＢＬＬ３がそれぞれビット線選択トランジスタＴＢＳ０Ｌ〜ＴＢＳ３Ｌを介してメインビット線ＭＢＬＬ０に接続されている。サブビット線ＳＢＬＬ４〜ＳＢＬＬ７がそれぞれビット線選択トランジスタＴＢＳ４Ｌ〜ＴＢＳ７Ｌを介してメインビット線ＭＢＬＬ１に接続されている。サブビット線ＳＢＬＲ０〜ＳＢＬＲ３がそれぞれビット線選択トランジスタＴＢＳ０Ｒ〜ＴＢＳ３Ｒを介してメインビット線ＭＢＬＲ０に接続されている。サブビット線ＳＢＬＲ４〜ＳＢＬＲ７がそれぞれビット線選択トランジスタＴＢＳ４Ｒ〜ＴＢＳ７Ｒを介してメインビット線ＭＢＬＲ１に接続されている。
センスアンプＳＡ０およびＳＡ１がデータを検出するときには、メインビット線ＭＢＬＬ０およびＭＢＬＲ０のいずれか一方から情報データを得て、他方から基準データを得る。センスアンプＳＡ０およびＳＡ１は、この基準データに基づいて情報データを識別する。例えば、メモリセルアレイＭＣＡ０内の情報メモリセルＭＣＳ０およびＭＣＳ１のデータを読み出す場合、ビット線選択信号ＢＳ０ＬおよびＢＳ４Ｌを駆動し、ビット線選択トランジスタＴＢＳ０ＬおよびＴＢＳ４Ｌをオンにする。これにより、サブビット線ＳＢＬＬ０およびＳＢＬＬ４がそれぞれメインビット線ＭＢＬＬ０およびＭＢＬＬ１に接続される。これにより情報メモリセルＭＣＳ０およびＭＣＳ１はそれぞれセンスアンプＳＡ０およびＳＡ１の一方の入力に電気的に接続される。負荷電流トランジスタＴＣＬＬ０およびＴＣＬＬ１をオンにし、かつ、式１に従った電圧Ｖｇがワード線ＷＬ１Ｌに印加される。これにより、電流Ｉが情報メモリセルＭＣＳ０およびＭＣＳ１に流れ、情報メモリセルＭＣＳのデータがセンスアンプＳＡ０およびＳＡ１へ伝達される。尚、平均化トランジスタＴＡＶＥＬはオフ状態を維持する。
一方、基準データを生成するために、メモリセルアレイＭＣＡ２内の基準メモリセルＤＭＣＳを用いるとする。まず、平均化トランジスタＴＡＶＥＲをオンにする。これにより、メインビット線ＭＢＬＲ０およびＭＢＬＲ１が接続される。ビット線選択信号ＢＳ０ＲおよびＢＳ５Ｒを駆動し、ビット線選択トランジスタＴＢＳ０ＲおよびＴＢＳ５Ｒをオンにする。これにより、サブビット線ＳＢＬＲ０およびＳＢＬＲ５がメインビット線ＭＢＬＲ０、ＭＢＬＲ１および平均化トランジスタＴＡＶＥＲを介して接続される。また、基準メモリセルＤＭＣＳは、センスアンプＳＡ０およびＳＡ１の他方の入力に電気的に接続される。さらに、サブビット線ＳＢＬＲ０およびＳＢＬＲ５がそれぞれメインビット線ＭＢＬＲ０およびＭＢＬＲ１に接続される。これにより、基準メモリセルＤＭＣＳは、センスアンプＳＡ０およびＳＡ１の他方の入力に電気的に接続される。さらに、負荷電流トランジスタＴＣＬＲ０およびＴＣＬＲ１をオンにすることによって、２つの電源電圧Ｖ０が基準メモリセルＤＭＣＳに並列接続され、さらに、式１に従った電圧Ｖｇが基準ワード線ＤＷＬ１Ｒに印加される。これにより、式２に従った基準電位ＶrefがセンスアンプＳＡ０およびＳＡ１へ伝達される。その結果、センスアンプＳＡ０およびＳＡ１は、基準電位Ｖrefに基づいて情報メモリセルＭＣＳ０およびＭＣＳ１のデータを検出することができる。
ワード線ＷＬ０Ｌに接続されたメモリセルＭＣのデータを読み出す場合には、ビット線選択信号ＢＳ１ＬおよびＢＳ５Ｌを駆動すればよい。また、メモリセルアレイＭＣＡ１内のメモリセルＭＣのデータを読み出す場合には、ビット線選択信号ＢＳ２ＬおよびＢＳ６Ｌ、あるいは、ＢＳ３ＬおよびＢＳ７Ｌを駆動すればよい。さらに、メモリセルアレイＭＣＡ２またはＭＣＡ３内のメモリセルＭＣのデータを読み出す場合には、メモリセルアレイＭＣＡ０またはＭＣＡ１内の基準メモリセルＤＭＣを用いればよい。
第７の実施形態では、情報メモリセルＭＣおよび基準メモリセルＤＭＣが半ピッチずれている構成を有するが、第６の実施形態と同様の効果を得ることができる。
図１０は、非反転増幅回路の一例を示す図である。図１、図４、図６および図７に示した実施形態において、センスアンプと基準ビット線との間に比較的長い配線が存在する場合、基準データＶrefが遅延してしまう虞がある。そこで、図１、図４、図６および図７の各図に示した波線枠Ｃに図１０に示す非反転増幅回路を接続する。これにより、基準データＶrefの配線遅延を防止することができる。
以上の実施形態において、メモリセルの個数、ビット線の数、ワード線の数は限定しない。また、基準ビット線は、１つの情報ビット線ごとに設けられてもよく、複数の情報ビット線ごとに設けられてもよい。さらに、基準ビット線は、メモリセルアレイごとに設けられてもよい。
本発明に係る第１の実施形態に従った半導体記憶装置１００の部分的な回路図。 読出し時にワード線に印加される駆動電位ＶｇとメモリセルＭＣＳに流れるセル電流Ｉcellとの関係を示すグラフ。 読出し時に、データ“１”を伝達するビット線の電位、データ“０”を伝達するビット線の電位および基準電位Ｖrefを伝達するビット線の電位を示すグラフ。 本発明に係る第２の実施形態に従った半導体記憶装置２００の部分的な回路図。 本発明に係る第３の実施形態に従った半導体記憶装置３００の部分的な回路図。 本発明に係る第４の実施形態に従った半導体記憶装置４００の部分的な回路図。 本発明に係る第５の実施形態に従った半導体記憶装置５００の部分的な回路図。 本発明に係る第６の実施形態に従った半導体記憶装置６００の部分的な回路図。 本発明に係る第７の実施形態に従った半導体記憶装置７００の部分的な回路図。 非反転増幅回路の一例を示す図。
符号の説明
１００ 半導体記憶装置
ＭＣ 情報メモリセル
ＭＣＡ メモリセルアレイ
ＷＬ０〜ＷＬｍ 情報ワード線
ＢＬ０〜ＢＬｎ 情報ビット線
ＤＭＣ０ 基準メモリセル
ＤＢＬ０、ＤＢＬ１ 基準ビット線
ＳＡ１〜ＳＡｎ センスアンプ
ＴＢＳ０〜ＴＢＳｎ 選択トランジスタ
ＴＦＡＩＴ クランプトランジスタ
ＴＣＬ０、ＴＣＬ１ 負荷電流トランジスタ

Claims (2)

  1. 電気的に浮遊状態のボディに電荷が蓄積された状態を示す第１のデータ、もしくは、前記ボディに電荷が蓄積されていない状態を示す第２のデータを記憶する複数の情報メモリセルがマトリクス状に配置されたメモリセルアレイと、
    前記メモリセルアレイの各行の前記情報メモリセルに接続された情報ワード線と、
    前記メモリセルアレイの各列の前記情報メモリセルに接続された情報ビット線と、
    前記情報メモリセルのデータを判別するために用いられる基準電位を電源との間で生成し、前記第１のデータのみを格納する基準メモリセルと、
    前記基準メモリセルに接続された基準ビット線と、
    前記情報ビット線および前記基準ビット線に接続されたセンスアンプとを備え、
    データのリテンション時において、前記情報メモリセルはリフレッシュ動作の対象であり、前記基準メモリセルには前記リフレッシュ動作を行うことなしに前記第１のデータが保持されており、
    前記情報メモリセルからデータを読み出すときに、前記情報ワード線は、
    Ｖｔ１≦Ｖｇ≦Ｖｔ０
    （Ｖｇは前記情報ワード線の電位、Ｖｔ１は前記第１のデータを格納する前記情報メモリセルの閾値電圧、Ｖｔ０は前記第２のデータを格納する前記情報メモリセルの閾値電圧）
    を満たすことを特徴とする半導体記憶装置。
  2. 電気的に浮遊状態のボディに電荷が蓄積された状態を示す第１のデータ、もしくは、前記ボディに電荷が蓄積されていない状態を示す第２のデータを記憶する複数の情報メモリセルがマトリクス状に配置されたメモリセルアレイと、
    前記メモリセルアレイの各行に接続された情報ワード線と、
    前記メモリセルアレイの各列に接続されたビット線と、
    前記メモリセルのデータを判別するために用いられる基準電圧を電源との間で生成し、前記第１のデータのみを格納し、同一メモリセルアレイ内において２本の前記ビット線ごとに１つずつ接続された基準メモリセルと、
    同一メモリセルアレイ内において隣接する２本の前記ビット線間に接続され、前記基準電圧を生成するときに導通状態になる平均化トランジスタと、
    ２つの前記メモリセルアレイのそれぞれに含まれる２本のビット線に接続され、該２本のビット線のうち一方のビット線から前記情報メモリセルのデータを受け、他方のビット線から前記基準メモリセルおよび前記平均化トランジスタによって生成された前記基準電圧を受け、該基準電圧に基づいて前記情報メモリセルからのデータを検出するセンスアンプとを備え、
    データのリテンション時において、前記情報メモリセルはリフレッシュ動作の対象であり、前記基準メモリセルには前記リフレッシュ動作を行うことなしに前記第１のデータが保持されており、
    前記情報メモリセルからデータを読み出すときに、前記情報ワード線は、
    Ｖｔ１≦Ｖｇ≦Ｖｔ０
    （Ｖｇは前記情報ワード線の電位、Ｖｔ１は前記第１のデータを格納する前記情報メモリセルの閾値電圧、Ｖｔ０は前記第２のデータを格納する前記情報メモリセルの閾値電圧）
    を満たすことを特徴とする半導体記憶装置。
JP2004316043A 2004-10-29 2004-10-29 半導体記憶装置 Expired - Fee Related JP4660163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004316043A JP4660163B2 (ja) 2004-10-29 2004-10-29 半導体記憶装置
US11/062,624 US7411850B2 (en) 2004-10-29 2005-02-23 Semiconductor storage device
US12/099,647 US7463541B2 (en) 2004-10-29 2008-04-08 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316043A JP4660163B2 (ja) 2004-10-29 2004-10-29 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006127665A JP2006127665A (ja) 2006-05-18
JP4660163B2 true JP4660163B2 (ja) 2011-03-30

Family

ID=36261618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316043A Expired - Fee Related JP4660163B2 (ja) 2004-10-29 2004-10-29 半導体記憶装置

Country Status (2)

Country Link
US (2) US7411850B2 (ja)
JP (1) JP4660163B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096315A2 (en) * 2004-04-01 2005-10-13 Koninklijke Philips Electronics N.V. Thermally stable reference voltage generator for mram
JP4373986B2 (ja) * 2006-02-16 2009-11-25 株式会社東芝 半導体記憶装置
KR100714309B1 (ko) * 2006-02-21 2007-05-02 삼성전자주식회사 캐패시터가 없는 메모리 셀을 구비한 반도체 메모리 장치
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
US7916567B2 (en) * 2008-03-07 2011-03-29 ProMOS Technologies Pte. Ltd Twin cell architecture for integrated circuit dynamic random access memory (DRAM) devices and those devices incorporating embedded DRAM
JP2009252275A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体記憶装置
JP5442562B2 (ja) 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10037801B2 (en) 2013-12-06 2018-07-31 Hefei Reliance Memory Limited 2T-1R architecture for resistive RAM
KR102398627B1 (ko) * 2015-11-06 2022-05-17 에스케이하이닉스 주식회사 오픈 비트라인 구조를 갖는 반도체 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276098A (ja) * 1985-09-30 1987-04-08 Toshiba Corp センスアンプ回路
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
JP4179402B2 (ja) * 1996-02-15 2008-11-12 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP3602939B2 (ja) * 1996-11-19 2004-12-15 松下電器産業株式会社 半導体記憶装置
JP3886669B2 (ja) * 1999-06-10 2007-02-28 株式会社東芝 半導体記憶装置
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6621725B2 (en) * 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP4329919B2 (ja) * 2001-03-13 2009-09-09 Ｏｋｉセミコンダクタ株式会社 半導体メモリおよび半導体メモリの駆動方法
JP2003132682A (ja) * 2001-08-17 2003-05-09 Toshiba Corp 半導体メモリ装置
US6567330B2 (en) * 2001-08-17 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2003242793A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びそのデータ読み出し方法
JP4583703B2 (ja) * 2002-10-30 2010-11-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4010995B2 (ja) * 2003-07-31 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体メモリ及びそのリファレンス電位発生方法
JP4133692B2 (ja) * 2003-08-29 2008-08-13 メンター・グラフィクス・コーポレーション 不揮発性半導体記憶装置
JP4032039B2 (ja) * 2004-04-06 2008-01-16 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
US7463541B2 (en) 2008-12-09
JP2006127665A (ja) 2006-05-18
US7411850B2 (en) 2008-08-12
US20060092699A1 (en) 2006-05-04
US20080205181A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
US7239571B2 (en) Semiconductor memory device
KR101001449B1 (ko) 불휘발성 소자의 독출 동작 방법
EP1612806B1 (en) Semiconductor memory device
JP4504397B2 (ja) 半導体記憶装置
US8787087B2 (en) Semiconductor memory device controlling operation timing of the sense circuit
US7123510B2 (en) Non-volatile semiconductor memory device
JP4628114B2 (ja) 不揮発性半導体記憶装置
US7463541B2 (en) Semiconductor storage device
US7911864B2 (en) Semiconductor memory device
KR100781984B1 (ko) 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법
US7755938B2 (en) Method for reading a memory array with neighbor effect cancellation
US20060023535A1 (en) Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
CN106601291B (zh) 闪存的参考电流产生电路和方法
KR100858044B1 (ko) 가상 접지형 비휘발성 반도체 기억장치
CN115249502A (zh) Nor闪存阵列及其数据写入方法、读取方法及擦除方法
US10176871B2 (en) NAND flash memory comprising a current sensing page buffer preventing voltage from discharging from a node during operation
US10675881B2 (en) Method for reading an EEPROM and corresponding device
KR100861190B1 (ko) 1-트랜지스터형 디램
JP4012144B2 (ja) 半導体記憶装置
KR100861187B1 (ko) 1-트랜지스터형 디램
JP4021806B2 (ja) 不揮発性半導体記憶装置
JPH0877781A (ja) 不揮発性半導体記憶装置
KR100919573B1 (ko) 1-트랜지스터형 디램
JPS63241787A (ja) 半導体記憶装置
KR20020089608A (ko) 전력 소비를 줄일 수 있는 스태틱 랜덤 액세스 메모리 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091013

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees