CN1455414B - 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 - Google Patents
带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 Download PDFInfo
- Publication number
- CN1455414B CN1455414B CN03107765XA CN03107765A CN1455414B CN 1455414 B CN1455414 B CN 1455414B CN 03107765X A CN03107765X A CN 03107765XA CN 03107765 A CN03107765 A CN 03107765A CN 1455414 B CN1455414 B CN 1455414B
- Authority
- CN
- China
- Prior art keywords
- coupled
- amplifier
- memory cell
- current
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006880 cross-coupling reaction Methods 0.000 title claims description 15
- 230000015654 memory Effects 0.000 claims abstract description 87
- 238000001514 detection method Methods 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 12
- 238000013500 data storage Methods 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 12
- 230000005415 magnetization Effects 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004576 sand Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000003019 stabilising effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Dram (AREA)
Abstract
公开了一种数据存储装置8，它包括存储单元12的电阻交叉点阵列10、多条字线14和多条位线16、以及采用交叉耦合闩锁读出电路的读出放大器24。在一个实施例中，存储单元可以是单交叉点。在另一个实施例中，存储单元排列为多个组15，每组两个或多个存储单元。每组的存储单元连接在相应字线14和耦合到位线16的公共隔离二极管13之间。
Description
技术领域
本发明一般涉及电阻交叉点存储单元阵列，更具体地说，本发明涉及具有交叉耦合闩锁放大器的电阻交叉点存储单元阵列。
背景技术
已经提议了许多不同的电阻交叉点存储单元阵列，其中包括具有磁隧道结(MTJ)元件的电阻交叉点存储单元阵列、相变存储元件以及一次写入(如基于熔丝或基于反熔丝)电阻存储元件。
例如，一种典型的MRAM存储装置包括存储单元阵列。字线可沿存储单元的行延伸，同时位线可沿存储单元的列延伸。各存储单元位于字线和位线的交叉点上。各MRAM存储单元将一比特信息存储为一种磁化方向。具体地说，每个存储单元的磁化表示任何给定时间上两个稳定方向之一。这两个稳定方向，即平行和逆平行，表示逻辑值0和1。磁化方向影响存储单元的电阻值。例如，如果磁化方向是平行的，则存储单元的电阻值可以是第一值R；而如果磁化方向从平行改变为逆平行，则存储单元的电阻值可以增加到第二值R+ΔR。
一般来说，电阻交叉点存储单元的逻辑状态可通过检测所选存储单元的电阻值状态来读取。不过，检测阵列中单个存储单元的电阻值状态通常较为困难，因为电阻交叉点存储单元阵列中的所有存储单元均由许多平行路径相互连接。因此，在一个交叉点上所得到的电阻值等于与其它字线和位线中的存储单元的电阻值并联的该交叉点上的存储单元的电阻值。另外，如果被检测的目标存储单元因所存储的磁化状态而具有不同的电阻值状态，则可能产生一个小的差分电压。这个小差分电压可能产生寄生或“潜路径”电流，这个电流可能干扰目标存储单元的电阻值状态的检测。
因此，在可以开发高密度及快速存取电阻交叉点存储器之前必须克服的一个障碍是在读出存储于所选存储单元上的数据时对所选电阻交叉点存储单元的可靠隔离。一般来说，用于隔离这类存储单元的先有技术属于三种存储单元隔离分类之一：选择晶体管隔离技术、二极管隔离技术、以及等电位隔离技术。
已知的晶体管隔离技术通常涉及插入一个选择晶体管，该晶体管与各个电阻交叉点存储单元串联。这种体系结构的特征通常为快速的读访问时间。然而，这类串联晶体管体系结构的特征还在于较差的硅面积利用率，这是因为电阻交叉点存储单元阵列下面的区域通常预留给串联晶体管，因此不可用于支持电路。另外，这种隔离技术还存在较差的存储单元布局密度问题，这是因为在各个存储单元中分配面积时必须通过通孔将存储单元连接到衬底中的串联晶体管。这种隔离技术一般还需要较高的写电流，因为必须将隔离的写导体加入存储单元以提供与读电路平行的写电路，并且写导体的位置导致高的写电流以产生所需的写入场。一般来说，这种方法限于单存储面，因为串联晶体管必须位于衬底上，并且没有实际的方法将串联电阻移出衬底并移入存储单元面。
二极管隔离技术通常涉及插入一个二极管，该二极管与各个电阻交叉点存储元件串联。这种存储单元阵列体系结构可以采用薄膜二极管来实现，它允许构建多级电阻交叉点存储器阵列(例如参见美国专利No.5793697)。这种体系结构具有高速操作的可能性。通常与这种体系结构相关的困难在于提供具有符合存储单元阵列的势密度的最小工艺形体尺寸的适当薄膜二极管。另外，这种方法对每个存储元件使用一个二极管，例如，对于目前实际MRAM形体和参数，每个二极管通常需要导通5至15kA/cm2。这种高的电流密度对于在高密度MRAM阵列中实现薄膜二极管是不可行的。
等电位隔离技术通常涉及不采用串联二极管或晶体管就可以检测电阻交叉点存储单元(例如参见美国专利No.6259644)。这种方法可以通过较易制作的存储元件交叉点阵列来实现。这种交叉点存储单元阵列体系结构通常具有一种仅受到实现电路技术的最小形体尺寸限制的密度，并且通常需要较低的写电流。另外，可以较简单地将这种方法扩展到多级电阻交叉点存储单元阵列，以便实现极高密度的存储器。不过，等电位隔离通常难以在大阵列中实现。自动校准和三元采样读技术已用来检测采用等电位隔离技术的大MRAM阵列中的数据，但这些读出过程通常将读检测时间限制为数微秒。
发明内容
在一个方面，本发明的特征在于一种数据存储装置，其中包括存储单元的电阻交叉点阵列、多条字线和多条位线、以及采用交叉耦合闩锁读出电路的读出放大器。在一个实施例中，存储单元可以是单交叉点。在另一实施例中，存储单元排列在多组两个或多个存储单元中。每组的存储单元连接在相应字线和连接到位线的公共隔离二极管之间。
具体来讲，按照本发明的一个方面，提供了一种信息存储装置，它包括：电阻交叉点存储单元阵列；多条字线；多条位线，其中每一个存储单元连接在相应字线和耦合到位线的隔离二极管之间；以及差分读出放大器，它耦合到所述存储单元阵列，包括：第一和第二输入节点；第一前置放大器，耦合到所述第一输入节点，用于检测在所述电阻交叉点存储单元阵列中的所选位单元中的电流并且产生镜像检测电流；第二前置放大器，耦合到所述第二输入节点，用于检测在所述电阻交叉点存储单元阵列中的参考单元中的电流并且产生镜像参考电流；交叉耦合闩锁放大器，它耦合到所述第一前置放大器的输出端和第二前置放大器的输出端，并且可以操作来检测镜像检测电流和镜像参考电流之间的差，以与存储单元阵列内的参考单元相比较确定所选位单元的阻态。
按照上述的信息存储装置，所述差分读出放大器还包括电流反射镜，它耦合到所述第一和第二前置放大器。
上述的信息存储装置还包括多个读电路，其中每个读电路通过相应的位线耦合到一个或多个相关存储单元，并能够检测流经一个或多个相关存储单元的电流。
上述的信息存储装置还包括电压源，它连接到未选取字线和所述位线并能设置电阻交叉点存储单元阵列中的电压电平，以基本阻止寄生电流流过未选取存储单元。
上述的信息存储装置还包括第二电压源，它经前置放大器耦合到所选位线，并能够设置阵列中的所述所选电阻交叉点存储单元上的电压电平，从而产生参考及数据电流，用于检测所述所选位单元的状态。
按照上述的信息存储装置，每个存储单元包括磁随机存取存储元件。
按照本发明的另一个方面，提供了一种差分读出放大器，用于检测存储单元阵列中所选位单元的电阻状态，包括：第一输入节点，耦合到所述所选位单元；第二输入节点，耦合到所述存储单元阵列中的参考单元；第一前置放大器，耦合到所述第一输入节点，用于检测在所选位单元中的电流并且产生镜像检测电流；第二前置放大器，耦合到所述第二输入节点，用于检测参考单元中的电流并且产生镜像参考电流；交叉耦合闩锁放大器，耦合到所述第一前置放大器的输出端以及所述第二前置放大器的输出端，并且可以操作来检测镜像检测电流和镜像参考电流之间的差，以确定所述所选位单元与所述存储单元阵列中的所述参考单元相比的电阻状态。
上述的差分读出放大器还包括电流反射镜，耦合到所述第一和第二前置放大器。
按照上述的差分读出放大器，每个存储单元包括磁随机存取存储元件。
通过以下包括附图和权利要求在内的说明，本发明的其它特点和优点将会非常明显。
附图说明
图1是数据存储装置的电路图，其中包括存储单元的电阻交叉点阵列、多个读电路以及相关的控制电路、以及字线解码电路。
图2a和2b说明磁隧道结存储单元的平行和逆平行磁化方向。
图3a是图1所示电阻交叉点存储单元阵列的一部分的电路图，其中包括三个存储单元组成的多个组，每个均连接在相应的字线和公共组隔离二极管之间。
图3b是根据本发明的读出放大器电路的电路图，该读出放大器电路能够读出流经连接到隔离二极管的存储单元的电流。
图3c是根据本发明的读出放大器电路的电路图，该读出放大器电路能够读出流经存储单元的电流。
图4说明在图3所示读出放大器上执行时数据单元和参考单元的读出及输出的时序图。
图5说明在根据本发明的读出操作中所使用的偏置方案的流程图。
具体实施方式
在以下说明中，相同的标号用来标识相同的部件。此外，附图意在以图示的方式说明例示性实施例的主要特点。附图并非意在描述实际实施例的每个特点，也不在描述所述元件的相对尺寸，并且亦未按比例绘制。
参照图1，在一个实施例中，数据存储装置8包括电阻交叉点存储单元阵列10、沿交叉点存储单元阵列12的行延伸的多条字线14、以及沿交叉点存储单元阵列12的列延伸的多条位线16。存储单元阵列10的存储单元12可作为多种传统电阻存储元件中任何一种来实现，包括磁随机存取存储器(MRAM)元件、相变存储元件以及一次写入(如基于熔丝或反熔丝)的电阻存储元件。
数据存储装置8还包括多个读电路20，每个读电路均通过相应的位线16耦合到存储单元12的一个或多个相关集合。每个读电路20均可读出流经相关组(一个或多个组)存储单元12中的某个存储单元的电流。控制电路22根据所接收的位线地址(AY)有选择地将相关读电路20耦合到所选位线16。每个控制电路22包括一组开关，它将每个位线16连接到恒定电压(VA)的电压源或者连接到相关的读电路20。字线解码电路18根据所接收的字线地址(AX)有选择地激活特定的字线14。在读操作过程中，字线解码电路18可通过将所选字线14连接到地并将恒定电压(VA)施加到其它未选取字线上，来激活所选字线14。各读电路20的输出端耦合到数据存储装置8的相应输入/输出(I/O)板的输入端。
在所述实施例中，所示电阻交叉点存储单元阵列具有较少量的存储单元12。不过，其它实施例可包括大量存储单元。例如在一个实施例中，电阻交叉点存储单元阵列10包括存储单元12的1024×1024阵列以及256个读电路20，每个读电路20配置为四条位线16的间距。在这个实施例中，总共四条位线16可复用到各个读电路20中。某些实施例可包括多级存储单元阵列12。在这些实施例中，不同级的位线16可复用到读电路20中。
在某些实施例中，数据存储装置8还可包括写电路(未示出)，用于将信息写入电阻交叉点存储器阵列10的存储单元12中。
下面将会详细说明，电阻交叉点存储单元阵列10的体系结构实现了采用具有实用尺寸和电流密度特性的隔离二极管的高密度制造及高速操作。数据存储装置8还包括新颖的等电位隔离电路，它基本避免了原来会干扰存储单元12的电阻值状态的读出的寄生电流。
下面参照附图所示的例示实施例，并将采用特定语言进行说明。但应当知道，这绝不是意在限制本发明的范围。掌握了本公开的本领域技术人员会发现对本文所述的发明性特性的变更及其它修改方案，以及本文所述发明原理的其它应用，均落入本发明的范围之内。
如图所示，为便于说明，本发明以磁随机存取存储装置来实施。MRAM装置包括存储单元阵列以及用于从存储单元读数据的读电路。包括等电位应用装置和差分读出放大器的读电路能够可靠地读出阵列中所选存储单元的不同电阻值状态。
下面参照图1，说明信息存储装置8，其中包括存储单元元件12a和12b的电阻交叉点阵列10。存储单元元件12a和12b以行和列排列，其中行沿x轴方向延伸，以及列沿y轴方向延伸。仅给出了少量存储单元元件12a和12b以简化对信息存储装置8的图示。在实践中，可使用任何大小的阵列。
作为字线14的迹线在存储单元阵列10的一侧的平面中沿x轴方向延伸。作为位线16a和16b的迹线在存储单元阵列10的相邻侧的平面中沿y轴方向延伸。阵列10的每行可有一条字线14，以及阵列10的每列可有一条位线16a或16b。各个存储单元元件12a、12b位于字线14和位线16a或16b的交叉点上。
存储单元部件12a和12b可包括薄膜存储元件，例如磁隧道结(SDT结是一种磁隧道结)或相变装置。一般来说，存储单元12a和12b可包括任何通过影响元件的标称电阻值大小来存储或产生信息的元件。这些其它类型的元件包括作为只读存储器的一部分的多晶硅电阻器以及可经过编程通过将材料状态从晶态改变为非晶态或从非晶态改变为晶态来改变电阻值状态的相变装置。
例如，如果SDT结的磁化方向是并行的，则其电阻值为第一值(R)；并且如果其磁化方向从并行改变为逆平行，则其电阻值增加到第二值(R+ΔR)。典型的第一电阻值(R)可以约为10kΩ-1MΩ，以及电阻值的典型变化(ΔR)可以约为第一电阻值(R)的30％。
即使没有外部电源，每个存储单元元件12a和12b也保持其磁化方向。因此，存储单元元件12a和12b是非易失的。
数据以比特-比特非的方式存储在存储单元元件12a和12b中。两个存储单元元件12a和12b被分配给数据的各个比特：一个存储单元元件(“数据”元件)12a存储该比特的值，以及另一存储单元元件(“参考”元件)12b存储该值的补码。这样，如果数据元件12a存储逻辑‘1’，则其相应的参考元件12b存储逻辑‘0’值。数据元件12a的各列与位线16a连接到位线16a，以及参考元件12b的各列连接到位线16b。
存储单元12不限于任何特定类型的装置。诸如MRAM的自旋相关隧道(SDT)装置非常适合交叉点存储器。典型的SDT装置包括“固定”层和“活动”层。固定层具有定向在一个面中的磁化状态，但在有关范围内出现外加场时仍保持固定。活动层具有可通过外加场而旋转的磁化状态，以及其方向是沿“易磁化轴”并与固定层磁化状态平行。活动层的磁化方向或者如图2a所示，与固定层的磁化平行，或者如图2b所示，与固定层的磁化逆平行，它们分别对应于低阻态和高阻态。
再看图1，信息存储装置8包括行解码器18，用于在读和写操作中选择字线14。所选字线14可在读操作期间连接到地。写电流可在写操作期间施加到所选字线14。
信息存储装置8包括：读电路，用于在读操作期间检测所选存储单元元件12a和12b的电阻值状态；以及写电路，用于在写操作期间将电流提供给所选字线和位线14、16a和16b。读电路一般地以20表示。没有示出写电路以简化对信息存储装置8的说明。
读电路20包括多个控制电路22以及读出放大器24。多条位线16连接到各控制电路22。每个控制电路22包括用于选择位线的解码器。所选存储单元元件12位于所选字线14和所选位线16的交叉点上。
还将在图5所示的流程图中说明读操作，在读操作期间，所选元件12a和12b通过所选字线14连接到地，如框504所示。每个控制电路选择与数据元件12a相交的列的位线16a，并选择与参考元件12b相交的相应列的位线16b。与数据元件12a相交的列的所选位线16a连接到其相应读出放大器24的读出节点S0，如框502所示。框502和504的步骤可颠倒，并且它们的实现顺序并不重要。与参考元件12b相交的列的所选位线16b连接到其相应读出放大器24的参考节点R0。各读出放大器24包括差分放大器和交叉耦合闩锁电流读出放大器，用于比较位线16a和16b上的信号。这种比较表明所选数据元件12a的电阻值状态，从而表明存储在所选数据元件12a中的逻辑值。将读出放大器24的输出提供给数据寄存器26，后者又连接到信息存储装置8的I/O板28。
所有未选取字线14均连接到恒定电压源，该电压源提供阵列电压(VA)，如框506所示。外部电路可提供恒定电压源。恒定电压源施加到未选取字线的子集上，而读出放大器24将相同的电位施加到所选位线16上。将这种等电位隔离应用于阵列10减少了寄生电流。
读电路20能读出m比特字的数据，从而同时读出了许多(m个)存储单元元件12a和12b的电阻值状态，它被表示为框508的电流测量步骤。M比特字可通过同时操作m个连续的读出放大器24来读出。
参照图3a，在一个实施例中，电阻交叉点存储单元阵列10的存储单元12排列多个组15，每组两个或多个存储单元12。例如，在所述实施例中，各组15包括三个存储单元12。每组15的存储单元12连接在相应的位线16和连接到字线14的公共组隔离二极管13之间。电阻交叉点存储单元阵列10具有与二极管隔离体系结构相关的高速操作优点以及在可采用具有实用尺寸和电流密度特性的隔离二极管实现的体系结构中的等电位隔离结构的高密度优点。在某些实施例中，可采用传统的薄膜二极管制作工艺与存储单元12一起制造隔离二极管13，从而允许构造多级电阻交叉点存储器阵列。
对于读操作，通过选择对应于目标存储单元的字线14、并将其连接到地电位，从而在电阻交叉点存储器阵列10中读出数据。同时，位线16a和16b都连接到参考/读出对中的读电路20。阵列电位(VA)从电压源的输出施加到所选组的未选取位线16上。同时，阵列电位(VA)还施加到读出放大器24的输入端，它在所选位线16a和16b上产生耦合电压(VA’)。耦合电压(VA’)基本上等于阵列电压(VA)。未选组的位线保持浮置。在阵列的上述偏置状况下，只有所选组15的位单元由电位电压VA正向偏置，因此参考电流I_ref(I_参考)和读出电流I_data(I_数据)分别流经存储单元12a和12b。它们将由放大器24来检测，以便确定位单元的状态。另外，电流流入所选组的未选取位单元，但它们不会干扰参考和数据电流。
图3b说明另一实施例，其中各存储单元12直接耦合到单个隔离二极管13，如图所示。阵列10至放大器24的操作与图3a所示相似，下面进行说明。
通过将所选字线14连接到地电位，并将所有未选取字线连接到电位(VA)，以使泄漏电流对数据和参考电流的影响最小，从而在存储器阵列10上执行读操作。所选位线16a和16b通过复用器22和节点R0和S0连接到读出放大器24的输入端。读出放大器的其它输入端连接到与未选字线相同的电位(VA)。这样，所选位线16a和16b被偏置为基本上等于(VA)的电位(VA’)，同时其它未选位线保持浮置。在上述偏置条件应用于阵列的情况下，只有所选存储器12a和12b由电位电压(VA)正向偏置，结果是参考电流I_ref和读出电流I_data流经存储单元12a和12b并由放大器24读出，以确定位单元的状态。
此外，图3c说明没有任何隔离二极管的存储单元12。阵列10与放大器24的工作与图3a所示相同，只不过没有隔离二极管，以及通常对整个电路的限制。在阵列10中，磁隧道结12连接到许多平行路径，这影响了对阵列中比特的检测。可通过采用美国专利No.6259644中公开的“等电位”法来处理这个问题，该专利涉及将电位施加到所选位线16a和16b上，以及向未选取位线16的子集提供相同的电位，并且可以是未选取字线14。所选字线14连接到地电位。因此，只有连接到所选字线14的结上才具有电压(VA)，从而电流流入这些结中，并且它们不会相互干扰。因此，参考电流I_ref和读出电流I_data可由读出放大器准确地读出，它确定所存储数据比特的状态。
读出放大器24对三个图3a、3b、3c都是共同的，其操作在每个应用中亦相同。读出放大器24包括放大器30，它具有第一输入节点S1和第二输入节点R1。放大器30可包括FET 30a、30b、30c和30d，它们形成交叉耦合闩锁放大器。在一个实施例中，晶体管30a和30c是P沟道晶体管，而晶体管30b和30d是N沟道晶体管。读允许晶体管32在读操作中允许FET 30，后者又允许输出OUTPUT和OUTPUT，它们处于互补状态以进行平衡。晶体管34a和34b偏置为将节点S1和R1钳位在接近地电位。一旦晶体管32断开，交叉耦合闩锁电路则将电流IS与IR进行比较，使OUTPUT和OUTPUT进入相应状态，这一方面在图4所示读出放大器的读时序图中进行说明。
单元12b作为参考位，而单元12a是数据位，两者都位于相同的字线14上。地电位施加到所选字线上。前置放大器36具有第一输入端，它连接到电压源(VA)，并且其输出连接到晶体管36a的栅极输入端。晶体管36a的源极端子和前置放大器36的第二输入端连接到单元12a所在的所选位线16a。类似地，前置放大器38的第一输入端连接到电压源VA，其输出连接到晶体管38a的栅极输入端。晶体管38a的源极端子和前置放大器38的第二输入端连接到单元12b所在的所选位线16b。前置放大器36和38将位线16a和16b上的电压调节为基本上等于电压(VA)的电位(VA’)。这样，所选存储元件12a和12b具有在其上的电位(VA)。
结果，电流I_ref＝(VA-Vd)/R12a流入所选元件12a中，以及电流I_data＝(VA-Vd)/R12b流入所选元件12b中，其中R12a和R12b是存储单元12的电阻值，以及Vd是二极管13的正向二极管电压，该电压通常约为0.7V。这些电流还流经晶体管36a和38a。与晶体管36a相同的晶体管36b是36a的电流反射镜，它携带电流IR以将其传送给读出放大器30的输入端。电流IR等于I_ref。同样，与晶体管38a相同的晶体管38b是38a的电流反射镜，它携带电流IS并将其传送给读出放大器30的另一输入端。电流IS等于I_data。
开始，如图4所示，当读允许(Read Enable)被拉高时接通晶体管32。它迫使OUTPUT和OUTPUT类似于约为Vdd和地之间的中点。
一旦读允许开关32断开，交叉耦合闩锁放大器检测电流IS和IR的幅度差。当IS小于IR时，输出为高，这表示R12b处于平行状态，而R12a处于逆平行状态。当IS大于IR时，输出为低，表示R12b处于逆平行状态，而R12a处于平行状态。
前置放大器36和38最好是经过校准，使其偏移电压(ofst1，ofst2)之差为最小。偏移电压(ofst1，ofst2)彼此应当非常接近相等，并且它们应当接近零。晶体管对36a、b以及38a、b的特性和大小最好匹配，使它们不太可能损害读出信号IS和IR。
检测可在电流模式或电压模式中进行。在电流模式下，前置放大器36和38将读出和参考节点S0、R0上的电压调节为等于阵列电压VA。所选元件12a和12b上的压降所产生的读出和参考电流(IS和IR)流入差分电流读出放大器30的输入节点S1、R1。
在电压模式下，读出电流(IS)被转换为电压(例如通过在一段时间上对读出电流积分)，或者简单地用一对电阻偏移电压IS和IR。当IS小于IR时，节点S1上的电位低于节点R1上的电位。
一旦在交叉耦合放大器30的输出端上产生了可靠信号，则放大器30的输出被选通到数据寄存器26中。可提供芯片上控制器29(见图1)来产生信号STR，用于使放大器30的输出选通到数据寄存器26中。选通信号STR可以简单的为一个由上一地址或写/读命令所产生的延时脉冲。
如果输出节点上的输出为高，则表示电阻数据值为低，而如果输出节点上的输出为低，则表示电阻数据值为高。交叉耦合闩锁放大器的使用提供了优于先有技术的优点。一个优点在于采用交叉耦合闩锁放大的差分检测能够滤除共模噪声失真。它产生更清晰且更易于识别的输出信号。此外，放大器还提供了更好的分辩率，这是因为电荷注入读出放大器仅结合了电流信号。另外，从放大器中看到，采用交叉耦合闩锁及电流反射镜电路实际上消除了DC电流和泄漏电流。而且，还提供了通过采用同一组中的参考MTJ的非破坏性读取，它与先有技术设计所需的破坏性读取相反。破坏性读操作通过多次读取而损害了信号质量。此外，根据本发明的差分读出放大器提供了比先有技术更简单的设计，它包括电流反射镜和电荷注入放大器。选择二极管/晶体管中出现的性能改变不影响信号的检测，这与先有技术解决方案相反。它精简了制造成本并减少了通常与先有技术系统相关的表面积。
虽然上述实施例代表了本发明，但通过思考本说明书及所附权利要求，或者通过所公开发明的实施例的实践，本领域的技术人员将非常清楚其它实施例。本文的说明书及实施例应当仅看作是例示性的，同时，本发明由权利要求书及其等效物定义。
Claims (9)
1.一种信息存储装置，它包括：
电阻交叉点存储单元阵列；
多条字线；
多条位线，其中每一个存储单元连接在相应字线和耦合到位线的隔离二极管之间；以及
差分读出放大器，它耦合到所述存储单元阵列，包括：
第一和第二输入节点；
第一前置放大器，耦合到所述第一输入节点，用于检测在所述电阻交叉点存储单元阵列中的所选位单元中的电流并且产生镜像检测电流；
第二前置放大器，耦合到所述第二输入节点，用于检测在所述电阻交叉点存储单元阵列中的参考单元中的电流并且产生镜像参考电流；
交叉耦合闩锁放大器，它耦合到所述第一前置放大器的输出端和第二前置放大器的输出端，并且可以操作来检测镜像检测电流和镜像参考电流之间的差，以与存储单元阵列内的参考单元相比较确定所选位单元的阻态。
2.如权利要求1所述的信息存储装置，其特征在于所述差分读出放大器还包括电流反射镜，它耦合到所述第一和第二前置放大器。
3.如权利要求1所述的信息存储装置，其特征在于还包括多个读电路，其中每个读电路通过相应的位线耦合到一个或多个相关存储单元，并能够检测流经一个或多个相关存储单元的电流。
4.如权利要求1所述的信息存储装置，其特征在于还包括电压源，它连接到未选取字线和所述位线并能设置电阻交叉点存储单元阵列中的电压电平，以基本阻止寄生电流流过未选取存储单元。
5.如权利要求4所述的信息存储装置，其特征在于还包括第二电压源，它经前置放大器耦合到所选位线，并能够设置所述电阻交叉点存储单元阵列中的所选位单元上的电压电平，从而产生参考及数据电流，用于检测所述所选位单元的状态。
6.如权利要求1所述的信息存储装置，其特征在于每个存储单元包括磁随机存取存储元件。
7.一种差分读出放大器，用于检测存储单元阵列中所选位单元的电阻状态，包括：
第一输入节点，耦合到所述所选位单元；
第二输入节点，耦合到所述存储单元阵列中的参考单元；
第一前置放大器，耦合到所述第一输入节点，用于检测在所选位单元中的电流并且产生镜像检测电流；
第二前置放大器，耦合到所述第二输入节点，用于检测参考单元中的电流并且产生镜像参考电流；
交叉耦合闩锁放大器，耦合到所述第一前置放大器的输出端以及所述第二前置放大器的输出端，并且可以操作来检测镜像检测电流和镜像参考电流之间的差，以确定所述所选位单元与所述存储单元阵列中的所述参考单元相比的电阻状态。
8.如权利要求7所述的差分读出放大器，其特征在于所述差分读出放大器还包括电流反射镜，耦合到所述第一和第二前置放大器。
9.如权利要求7所述的差分读出放大器，其特征在于每个存储单元包括磁随机存取存储元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/136,976 US6574129B1 (en) | 2002-04-30 | 2002-04-30 | Resistive cross point memory cell arrays having a cross-couple latch sense amplifier |
| US10/136976 | 2002-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1455414A CN1455414A (zh) | 2003-11-12 |
| CN1455414B true CN1455414B (zh) | 2010-04-28 |
Family
ID=22475278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03107765XA Expired - Lifetime CN1455414B (zh) | 2002-04-30 | 2003-03-31 | 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6574129B1 (zh) |
| EP (1) | EP1359587A3 (zh) |
| JP (1) | JP2004005950A (zh) |
| KR (1) | KR101018014B1 (zh) |
| CN (1) | CN1455414B (zh) |
| TW (1) | TW200305876A (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1321941B1 (en) * | 2001-12-21 | 2005-08-17 | Kabushiki Kaisha Toshiba | Magnetic random access memory with stacked memory cells |
| US6885600B2 (en) * | 2002-09-10 | 2005-04-26 | Silicon Storage Technology, Inc. | Differential sense amplifier for multilevel non-volatile memory |
| US7038960B2 (en) * | 2002-09-10 | 2006-05-02 | Silicon Storage Technology, Inc. | High speed and high precision sensing for digital multilevel non-volatile memory system |
| KR100515053B1 (ko) * | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
| FR2846776A1 (fr) * | 2002-10-30 | 2004-05-07 | St Microelectronics Sa | Cellule memoire a trois etats |
| US7433253B2 (en) * | 2002-12-20 | 2008-10-07 | Qimonda Ag | Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module |
| US7251178B2 (en) * | 2004-09-07 | 2007-07-31 | Infineon Technologies Ag | Current sense amplifier |
| US6946882B2 (en) * | 2002-12-20 | 2005-09-20 | Infineon Technologies Ag | Current sense amplifier |
| GB0320339D0 (en) * | 2003-08-29 | 2003-10-01 | Isis Innovation | Resistance array reader |
| US6937509B2 (en) * | 2003-09-08 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Data storage device and method of forming the same |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| JP4567963B2 (ja) * | 2003-12-05 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| KR100569549B1 (ko) * | 2003-12-13 | 2006-04-10 | 주식회사 하이닉스반도체 | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 |
| US20050212022A1 (en) * | 2004-03-24 | 2005-09-29 | Greer Edward C | Memory cell having an electric field programmable storage element, and method of operating same |
| US7158431B2 (en) | 2005-03-28 | 2007-01-02 | Silicon Storage Technology, Inc. | Single transistor sensing and double transistor sensing for flash memory |
| US20070009821A1 (en) * | 2005-07-08 | 2007-01-11 | Charlotte Cutler | Devices containing multi-bit data |
| US7286429B1 (en) * | 2006-04-24 | 2007-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed sensing amplifier for an MRAM cell |
| US7369446B2 (en) * | 2006-07-13 | 2008-05-06 | Atmel Corporation | Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory |
| US7382647B1 (en) | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| US7929335B2 (en) * | 2007-06-11 | 2011-04-19 | International Business Machines Corporation | Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory |
| US7719913B2 (en) * | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8514637B2 (en) * | 2009-07-13 | 2013-08-20 | Seagate Technology Llc | Systems and methods of cell selection in three-dimensional cross-point array memory devices |
| JP4860787B1 (ja) * | 2010-06-03 | 2012-01-25 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置 |
| US9257181B2 (en) | 2011-03-23 | 2016-02-09 | Samsung Electronics Co., Ltd. | Sense amplification circuits, output circuits, nonvolatile memory devices, memory systems, memory cards having the same, and data outputting methods thereof |
| US8531902B2 (en) * | 2011-06-30 | 2013-09-10 | Qualcomm Incorporated | Sensing circuit |
| KR101564706B1 (ko) * | 2011-07-22 | 2015-10-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 어레이에서의 저항성 스위칭 소자를 판독하기 위한 회로 및 그 방법 |
| WO2013032424A1 (en) | 2011-08-26 | 2013-03-07 | Hewlett-Packard Development Company, L.P. | Circuit and method for reading a resistive switching device in an array |
| JP5989611B2 (ja) | 2013-02-05 | 2016-09-07 | 株式会社東芝 | 半導体記憶装置、及びそのデータ制御方法 |
| US10157669B2 (en) | 2013-04-02 | 2018-12-18 | Micron Technology, Inc. | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
| US9911490B2 (en) | 2014-05-30 | 2018-03-06 | Hewlett Packard Enterprise Development Lp | Memory controllers |
| KR102215359B1 (ko) | 2014-08-01 | 2021-02-15 | 삼성전자주식회사 | 비휘발성 메모리 장치와 그 센싱 방법 |
| US9972387B2 (en) | 2014-10-31 | 2018-05-15 | Hewlett Packard Enterprise Development Lp | Sensing circuit for resistive memory |
| CN109920461B (zh) * | 2017-12-12 | 2021-02-02 | 杭州潮盛科技有限公司 | 一种基于薄膜晶体管的阻变存储器 |
| CN116343874A (zh) * | 2021-12-24 | 2023-06-27 | 长鑫存储技术有限公司 | 反熔丝存储器及其控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1085004A (zh) * | 1992-08-08 | 1994-04-06 | 三星电子株式会社 | 半导体存储器件的电流检测电路 |
| US5955922A (en) * | 1996-10-30 | 1999-09-21 | Sgs-Thomson Microelectronics S.R.L. | Two-stage fully differential operational amplifier with efficient common mode feed-back circuit |
| US6191989B1 (en) * | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
| US6259280B1 (en) * | 1997-09-25 | 2001-07-10 | Texas Instruments Incorporated | Class AB amplifier for use in semiconductor memory devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6169686B1 (en) | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
| US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
| US6292389B1 (en) | 1999-07-19 | 2001-09-18 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
| US6297983B1 (en) | 2000-02-29 | 2001-10-02 | Hewlett-Packard Company | Reference layer structure in a magnetic storage cell |
| US6317376B1 (en) * | 2000-06-20 | 2001-11-13 | Hewlett-Packard Company | Reference signal generation for magnetic random access memory devices |
| US6356477B1 (en) * | 2001-01-29 | 2002-03-12 | Hewlett Packard Company | Cross point memory array including shared devices for blocking sneak path currents |
-
2002
- 2002-04-30 US US10/136,976 patent/US6574129B1/en not_active Expired - Lifetime
- 2002-12-16 TW TW091136300A patent/TW200305876A/zh unknown
-
2003
- 2003-03-31 CN CN03107765XA patent/CN1455414B/zh not_active Expired - Lifetime
- 2003-04-24 JP JP2003119281A patent/JP2004005950A/ja active Pending
- 2003-04-29 EP EP03252713A patent/EP1359587A3/en not_active Withdrawn
- 2003-04-29 KR KR1020030027212A patent/KR101018014B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1085004A (zh) * | 1992-08-08 | 1994-04-06 | 三星电子株式会社 | 半导体存储器件的电流检测电路 |
| US5955922A (en) * | 1996-10-30 | 1999-09-21 | Sgs-Thomson Microelectronics S.R.L. | Two-stage fully differential operational amplifier with efficient common mode feed-back circuit |
| US6259280B1 (en) * | 1997-09-25 | 2001-07-10 | Texas Instruments Incorporated | Class AB amplifier for use in semiconductor memory devices |
| US6191989B1 (en) * | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101018014B1 (ko) | 2011-03-02 |
| US6574129B1 (en) | 2003-06-03 |
| CN1455414A (zh) | 2003-11-12 |
| TW200305876A (en) | 2003-11-01 |
| KR20030086236A (ko) | 2003-11-07 |
| EP1359587A3 (en) | 2005-09-07 |
| EP1359587A2 (en) | 2003-11-05 |
| JP2004005950A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1455414B (zh) | 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 | |
| JP4113033B2 (ja) | 電荷注入差動センス増幅器を有する抵抗性クロスポイントメモリアレイ | |
| US6678189B2 (en) | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents | |
| CN100351943C (zh) | 混合阻性交叉点存储单元阵列及其制造方法 | |
| US6256247B1 (en) | Differential sense amplifiers for resistive cross point memory cell arrays | |
| CN100483543C (zh) | 磁性随机处理存储器装置 | |
| KR101123925B1 (ko) | 판독 동작 수행 방법 및 시스템 | |
| US20090067233A1 (en) | Magnetic random access memory and method of reading data from the same | |
| JP5190719B2 (ja) | Ｍｒａｍの読み出し方法 | |
| CN100505087C (zh) | 磁性随机处理存储器装置 | |
| JP5093234B2 (ja) | 磁気ランダムアクセスメモリ | |
| KR101136038B1 (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| KR101054363B1 (ko) | 판독 동작 수행 방법 및 시스템 | |
| KR101076371B1 (ko) | 데이터 저장 장치 및 판독 동작 수행 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG ELECTRONICS CO., LTD Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY Effective date: 20071228 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071228 Address after: Gyeonggi Do, South Korea Applicant after: SAMSUNG ELECTRONICS Co.,Ltd. Address before: California, USA Applicant before: Hewlett-Packard Co. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20100428 |