CN1085004A - 半导体存储器件的电流检测电路 - Google Patents

半导体存储器件的电流检测电路 Download PDF

Info

Publication number
CN1085004A
CN1085004A CN93109684A CN93109684A CN1085004A CN 1085004 A CN1085004 A CN 1085004A CN 93109684 A CN93109684 A CN 93109684A CN 93109684 A CN93109684 A CN 93109684A CN 1085004 A CN1085004 A CN 1085004A
Authority
CN
China
Prior art keywords
current
voltage
data line
detection circuit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN93109684A
Other languages
English (en)
Inventor
丁哲珉
徐英豪
崔镇荣
林亨圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1085004A publication Critical patent/CN1085004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

半导体存储器件中静态随机存取存储器的一种 电流检测电路，该电路有一个由NMOS晶体管构成 电流/电压转换器，NMOS晶体管的沟道分别连接 在数据线对的各数据线与电压检测放大器输入节点 之间，晶体管的各栅极交叉耦合，因而可以将电流快 速转换成电压，从而能快速检测存储在存储单元中的 数据。

Description

本发明涉及一种半导体存储器件，更具体地说，涉及静态随机存取存储器的一种电流检测电路。
图1是一般静态随机存取存储器的电压检测电路。这里在数据读出操作的过程中，在区段数据线SDL和 SDL之间出现对应于从单元10读取的数据信息的电压差，其范围在大约50毫伏至200毫伏。区段数据线SDL与 SDL之间的电压差由电压检测放大器12检测。
这时区段数据线SDL与 SDL之间和主数据线MDL与 MDL之间，它们各自的电压差都显著增加。为避免这种电压差的影响，在以后的检测操作中应采用应用地址转换检测器（ATD）的均衡脉冲发生器14使区段数据线SDL与 SDL之间的电压和主数据线MDL与 MDL之间的电压彼此均衡。区段数据SDL与 SDL之间的电压和主数据线MDL与 MDL之间的电压是这样加以均衡的：将来自均衡脉冲发生器14的均衡脉冲ψP分别加到MOS晶体管15的栅极和MOS晶体管16的栅极上，MOS晶体管15的沟道接在区段数据线SDL与 SDL之间，MOS晶体管16的沟道接在主数据线MDL与 MDL之间。在图1的上述一般电压检测电路中，由于各数据线对是在每次检测操作时进行均衡的，因而每次检测操作要用地址转换检测器提供均衡脉冲。因此由于脉冲占一定范围的时间，因而在时间上延迟了，从而降低了操作速度。
Evert    Seevinck提出了解决上述问题、提高检测速度的一种检测电路，该电路公开在1991年第26卷第4期的IEEE（电气与电子工程师协会）固态电路杂志上。
图2示出了Evert    Seevinck的电流检测电路。
这里，图2的电流检测电路包括：第一和第二PMOS（P沟道金氧半导体）21和22，它们的沟道接在电源电压VDD与位线BL， BL之间，它们的栅极接地电压;静态RAM单元20;电流检测放大器27，由第三至第六PMOS晶体23、24、25和26组成，这些晶体管规格相同，接在位线BL、 BL与数据线DL、 DL之间;第一和第二NMOS（N沟道金氧半导体）箝位晶体管29和30，它们的沟道接在各数据线DL和 DL与地电压之间，它们的栅极是二极管式速接;和电压检测放大器28，用以检测数据线DL与 DL之间的电压差。第一和第二PMOS晶体管21和22是位线负荷装置，可用栅极接供电电压的两个NMOS晶体管代替。电流检测放大器27是通过将与第五和第六PMOS晶体管25和26相连接的节点Ysel连接到地电压选择的。通过这项操作，电流流经第一和第二PMOS晶体管21和22。这里假设在对单元20进行存取操作的过程中，存取电流Icell流经位线BL。这时，第三和第五PMOS晶体管23和25的各栅-源电压彼此相等，都为电压V1。这是因为两个PMOS晶体管23和25的规格和沟道电流彼此完全相同且两晶体管处于饱和状态。基于同样的原因，第四和第六PMOS晶体管24和26的各栅-源电压彼此相等。由于节点Ysel接地电压，因而位线BL上第一节点31的电压和位线 BL上第二节点32的电压分别为V1+V2。就是说，无论元件20的数据状态如何，无论数据是处于逻辑“高”或逻辑“低”态，位线BL和 BL的电位都处于同一电平。如上所述，由于位线BL和 BL的电位彼此相同M，因而流经作为位线负荷装置的第一和第二PMOS晶体管21和22的位线负荷电流I也彼此相等。
由于单元20的存取电流Icell，单元20与电流检测放大器27之间的位线BL、 BL上分别流有电流I-Icell和I。这里假设位线电容引起的瞬时电流放电可以忽略不计，则流入电流检测放大器27在元件20中节点“高”的右侧位线BL中的电流比流入左侧位线 BL的多得多。这时流经电流检测放大器27的左线BL和右线 BL的电流分别为I-Icell和I，它们的差值等于存取电流Icell。第五和第六PMOS晶体管25和26的漏极电流分别传送到数据数DL和 DL。这里数据线DL和 DL之间的电流差值等于存取电流Icell。
上述操作是在PMOS晶体管21、22用作负荷装置，且假设电流检测放大器27是理想的电流源的情况下进行的。但在实际操作中，由于位线BL和BL的电流I因PMOS晶体管21和22而得到补充，因而流经检测放大器左线和右线的电流差值比存取电流Icell小。利用第一和第二NMOS箝位晶体管29和30将传送到数据线DL和 DL的电流转换成电压，加到电压检测放大器28的输入端。
从以上的说明可以知道，位线BL和 BL的电压依靠具有触发器结构的电流检测放大器27维持在同一电平，因而无需在从元件20读出数据时均衡位线BL和BL。
然而，图2所示的这一种检测电路用NMOS箝位晶体管29、30将电流转换成电压，因而当电流的变化设定为I时，电压的变化为R＊ I +a（其中R是比例常数）。因此，不能将50毫伏左右的大电压差加到电压检测放大器28上，从而使检测电路不适宜在实际的芯片设计和产品生产。此外，在图2所示的检测电路中，电流转换成电压之后，电压的放大需要花很多时间。
因此，本发明的目的是提供一种能快速将电流转换成电压的电流/电压转换器。
本发明的另一个目的是提供一种装有能快速将电流转换成电压的电流/电压转换器的电流检测电路。
为实现本发明的上述目的，这里提供了半导体存储器件的一种电流检测电路，该电路有一个电流检测放大器与一个存储单元相连接，还有一对数据线与所述电流检测放大器的输出级相连接，所述电流检测电路有一个由下列各部分组成的电流/电压转换器：负荷装置，在供电电压源与预定输出节点之间形成，由预定的组件选择信号控制;激励装置，在所述数据线对与所述输出节点之间形成，用以将所述数据线对上载送的电流差值转换成电压;和抽出（pull-down）装置，与所述数据线对相连接。
参照附图详细说明本发明的一个最佳实施例可以更清楚地了解本发明的上述目的和其它优点。附图中：
图1示出了传统技术的电压检测电路;
图2示出了传统技术的电流检测电路;
图3示出了本发明的电流检测电路;
图4是采用本发明的电流检测电路的方框图。
图3示出了本发明的电流检测电路，该电路包括：存储40，连接在两位线之间;列选择晶体管41a和41b，用以选择存储单元40;电流检测放大器46，用以将所选择位线的电流传送到主数据MDL和 MDL;和电流/电压转换器56，用以将主数据线MDL与 MDL之间的电流转换成电压。电流/电压转换器56包括：NMOS晶体管50，51，作为在内电压源与输出节点SAC， SAC之间形成的负荷元件，且由组件选择信号MSi控制;NMOS晶体管52、53，作为在主数据线MDL和 MDL与输出节点之间形成的激励元件，用以对主数据线MDL和 MDL之间的电流进行电压放大;和NMOS晶体管54，55，作为抽出元件（pull-down elemants）分别与MDL和 MDL相连接。电流/电压转换器56完全只由NMOS晶体管构成，因而对过程发生的变化是稳定的。
下面说明图3中本发明电流检测电路的工作特性。在对元件40存取的过程中，一对位线上出现了对应于从单元40读取的数据信息的电流差。该电流差经电流检测放大器46传送到主数据线MDL和 MDL上。电流检测放大器46的工作过程与参照图2所述的一样。组件选择信号MSi处于逻辑“低”态时，NMOS箝位晶体管54和55将主数据线MDL与MDL之间的电流差转换成电压差;组件选择信号MSi处于逻辑“高”态时，交叉耦合NMOS晶体管52和53消除主数据线MDL与 MDL之间的电压差。因此，主数据线MDL与 MDL之间的电流差经放大由电流/电压转换器56作为输出节点SAC与 SAC之间的电压差输出。此外，上述电流/电压转换器56具有独特的均衡主数据线MDL和 MDL的电压的功能，因而主数据线MDL和 MDL之间不需要均衡电路。若主数据线MDL与 MDL之间的电流差超出预定电平，NMOS晶体管49抑制锁存操作。通过上述操作，电流/电压转换器56的输出电压SAC和 SAC在温度为100℃、供电电压为4.2伏的情况下其差值约为100毫伏。负荷晶体管50和51的负荷小时，主数据线MDL和 MDL的反向电流可以恢复该微不足道的电压差值。由于这种可复原的性能，因而即使有杂波加到与一般锁存式检测放大器不同的读出电路也会使电流/电压转换器即刻恢复到原状态。虽然电流/电压转换器56具锁存结构，但由于抽出晶体管49的作用，它却不能完全起锁存作用。此外，由于主数据线MDL与 MDL没有电压差，因而也不出现主数据线MDL和 MDL的负荷引起的速率延迟。
此外，由于无论电流/电压转换器的输出电压如何，主数据线MDL和 MDL的电压都始终保持一定值，因而可以连续进行电流检测。另一方面，可以加设能均衡电流/电压转换器56的输出电压SAC和 SAC的电路来提高检测速率。
图4是应用本发明的一个方框图，图中本发明的电流/电压转换器70与普通的电流输送器60及电压检测放大器80相连接。如图4中所示，电流/电压转换器70和电压检测放大器80在芯片内安置在最靠近脉冲发生器处100，因而确保具有足够快的速率。
如上所述，本发明是通过在电流检测电路中加设能快速将电流转换成电压的电流/电压转换器而实现的，该电流/电压转换器有若干NMOS晶体管，各晶体管的沟道分别接在一对数据线的各数据线与输出节点之间，且各栅极交叉连接。
尽管本发明已就其特定的实施例加以展示和介绍，但熟悉本技术领域的人们都知道，在不脱离本说明书所附权利要求书中所述的本发明的精神实质和范围的前提下是可以对上述实施例在形式和细节方面进行种种修改的。

Claims (7)

1、一种半导体存储器件的电流检测电路，该电路有一个与一个存储单元相连接的电流检测放大器，还有一对与所述电流检测放大器的输出级相连接的数据线，所述电流检测电路有一个由下列各部分组成的电流/电压转换器：
负荷装置，形成在供电电压源与预定输出节点之间，由预定的组件选择信号控制；
驱动装置，形成在所述数据线对与所述输出节点之间，用以将在所述数据线对上载送的电流差值转换成电压值；和
抽出装置，与所述数据线对相连接。
2、如权利要求1所述的电流检测电路，其特征在于，所述电流/电压转换器还包括一个加速晶体管，其沟道接所述供电电压源;
因而来自所述加速晶体管的电源电压加到所述电流/电压转换器上。
3、如权利要求2所述的电流检测电路，其特征在于，所述负荷装置由第一和第二负荷晶体管组成，该两晶体管的沟道与所述加速晶体管并联耦合，晶体管的栅极共同连接到所述组件选择信号。
4、如权利要求2所述的电流检测电路，其特征在于，所述激励装置由两个分别接在第一和第二负载晶体管与所述一对数据线之间且彼此相互锁定的第一和第二激励晶体管组成。
5、如权利要求4所述的电流检测电路，其特征在于，所述抽出装置由第一和第二抽出晶体管组成，两抽出晶体管的栅极分别接所述供电电压，晶体管的各沟道接在所述数据线对与地电压之间。
6、如权利要求5所述的电流检测电路，其特征在于，所述加速晶体管、所述第一和第二负荷晶体管、所述第一和第二激励晶体管和第一和第二抽出晶体管分别由NMOS晶体管构成。
7、一种半导体存储器件具有一个存储单元、一对与所述存储单元连接的位线和一个用以对数据进行电压放大的电压检测放大器，所述半导体存储器件还包括：
一个电流检测放大器，安置在所述位线对上，用以检测和输出传送在所述位线上的电流;
一对数据线，与所述电流检测放大器的输出级相连接;和
一个电流/电压转换器，连接在所述数据线对与所述电压检测放大器之间，用以对传送在所述数据线上的所述电流进行电压放大。
CN93109684A 1992-08-08 1993-08-06 半导体存储器件的电流检测电路 Pending CN1085004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920014244A KR950006336B1 (ko) 1992-08-08 1992-08-08 반도체 메모리장치의 전류센싱회로
KR14244/92 1992-08-08

Publications (1)

Publication Number Publication Date
CN1085004A true CN1085004A (zh) 1994-04-06

Family

ID=19337674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93109684A Pending CN1085004A (zh) 1992-08-08 1993-08-06 半导体存储器件的电流检测电路

Country Status (4)

Country Link
EP (1) EP0582974A3 (zh)
JP (1) JPH06176580A (zh)
KR (1) KR950006336B1 (zh)
CN (1) CN1085004A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455414B (zh) * 2002-04-30 2010-04-28 三星电子株式会社 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN102420003A (zh) * 2011-11-21 2012-04-18 北京大学 电流镜型wta灵敏放大器
CN102768852A (zh) * 2012-08-01 2012-11-07 北京大学 灵敏放大器
CN107481760A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造（天津）有限公司 负压输出电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853591B2 (ja) * 1995-01-04 1999-02-03 日本電気株式会社 スタティックｒａｍ
KR20030070477A (ko) * 2002-02-25 2003-08-30 네오세미테크 주식회사 갈륨 아세나이드 단결정 수율 증대를 위한 결정 성장장치
KR101005265B1 (ko) * 2004-01-28 2011-01-04 삼성전자주식회사 레이스 컨디션 문제를 묵인하는 디지털 회로
JP2014067476A (ja) * 2012-09-10 2014-04-17 Toshiba Corp 磁気抵抗メモリ装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606403B2 (ja) * 1990-03-30 1997-05-07 日本電気株式会社 半導体メモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455414B (zh) * 2002-04-30 2010-04-28 三星电子株式会社 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN102420003A (zh) * 2011-11-21 2012-04-18 北京大学 电流镜型wta灵敏放大器
CN102420003B (zh) * 2011-11-21 2014-01-01 北京大学 电流镜型wta灵敏放大器
CN102768852A (zh) * 2012-08-01 2012-11-07 北京大学 灵敏放大器
CN102768852B (zh) * 2012-08-01 2015-03-18 北京大学 灵敏放大器
CN107481760A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造（天津）有限公司 负压输出电路
CN107481760B (zh) * 2016-06-08 2020-06-02 中芯国际集成电路制造（天津）有限公司 负压输出电路

Also Published As

Publication number Publication date
KR940004640A (ko) 1994-03-15
JPH06176580A (ja) 1994-06-24
EP0582974A3 (en) 1995-02-15
KR950006336B1 (ko) 1995-06-14
EP0582974A2 (en) 1994-02-16

Similar Documents

Publication Publication Date Title
EP0643393B1 (en) Semiconductor memory device having voltage booster circuit
US4389705A (en) Semiconductor memory circuit with depletion data transfer transistor
KR910006112B1 (ko) 다수값 정보기억방식의 반도체기억장치
CN1253897C (zh) 具有位线泄漏控制的双阈值电压sram单元
US5604705A (en) Static random access memory sense amplifier
EP0196586B1 (en) Static semiconductor memory device
US4996671A (en) Semiconductor memory device
US4817057A (en) Semiconductor memory device having improved precharge scheme
US5850359A (en) Asynchronous high speed zero DC-current SRAM system
KR920013447A (ko) 기록 주기동안 데이터의 변화에 따라 등화하는 열을 가지는 반도체메모리
EP0398245B1 (en) Dynamic type random-access memory
KR900004635B1 (ko) 반도체 메모리장치의 충전 및 등화회로
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
US6225834B1 (en) Bit line sense amplifier
US5640355A (en) Semiconductor memory device
CN101740095A (zh) 存储电路及用于存储电路的追踪电路
JPH06162776A (ja) 半導体メモリ回路
CN1085004A (zh) 半导体存储器件的电流检测电路
US6038193A (en) Single ended read scheme with segmented bitline of multi-port register file
KR930001652B1 (ko) 반도체 기억장치
CA1314989C (en) Bicmos write-recovery circuit
KR900004634B1 (ko) 모스 다이나믹 램의 더미 워드선 구동회로
JPH09139075A (ja) Ｄｒａｍアレイ
US20040158690A1 (en) Balanced sense amplifier control for open digit line architecture memory devices
US5777934A (en) Semiconductor memory device with variable plate voltage generator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication