TW200305876A - Resistive cross point memory cell arrays having a cross-couple latch sense amplifier - Google Patents

Description

200305876 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 【發明所屬之技術領域：| 發明領域 本發明大致是有關於一種電阻式交叉點記憶體晶胞陣 5 列，且更特別地，本發明係關於一種具有一個交叉耦合閃 鎖放大器之電阻式交叉點記憶體晶胞陣列。 L先前技術3 發明背景 習知已有許多不同種類之電阻式交叉點記憶體晶胞被 10 提出，包括具有磁性隧道接面（MTJ)元件之電阻式交叉點 δ己憶體晶胞陣列、以及寫入一次（例如：運用溶絲或反溶 絲）電阻式記憶體元件。 言如'種典型的MR AM儲存裝置包括一個陣列的記憶 體晶胞。字組線可沿記憶體晶胞之列延伸，而位元線可沿 15記憶體晶胞之行延伸。各記憶體晶胞位在一條字組線和一 條位元線之交叉點上。各MRAM記憶體晶胞儲存一位元的 資汛做為一磁化向量的定向。尤其，各MRAM記憶體晶胞 之磁化向量在任何給定時間呈現兩種固定定向的其中一種 。平行和反平行這兩種固定定向表示邏輯值〇和丄。磁化 2〇定向影響記憶體晶胞之電阻。譬如，若磁化定向平行，記 憶體晶胞之電阻可為第一值，R，而若磁化定向從平行變 成反平行，記憶體晶胞之電阻可增加到第二值，r + Ar。 一般，電阻式交叉點記憶體晶胞可藉感測選定記憶體 晶胞之電阻狀態來讀取。然而由於在一電阻式交又點記憶 5 200305876 玖、發明說明 體晶胞陣列之所有記憶體晶胞係由許多並聯路徑互相連接 成，典型上感測陣列中單一記憶體晶胞之電阻狀態是困難 的。因此，在某一交叉點所視電阻等於在該交叉點之記憶 體晶胞電阻和在其他字組線和位元線之記憶體晶胞電阻的 5並聯值。另外，若被感測的目標記憶體晶胞由於所儲存的 磁化向量而有不同的電阻狀態，會產生一個小的差動電壓 。此小的差動電壓會提高會妨礙目標記憶體晶胞電阻狀態 之感測的寄生或、、潛越路徑"電流。 · 因此，在發展鬲單位密度和快速存取電阻式交叉點記 10憶體之前必須先克服的一種困難，乃當感測儲存在一選定 記憶體晶胞上之資料時選定電阻式交叉點記憶體晶胞之可 . 靠隔離程度。一般用來隔離此類記憶體晶胞之習知技術不 、 外乎以下二種記憶體晶胞隔離類型：選定電晶體隔離技術 ，二極體隔離技術；以及等電位隔離技術。 15 客知電晶體隔離技術典型上涉及插入一個與各電阻式 父叉點記憶體晶胞串聯的選定電晶體。此種結構典型的特 · 徵為其快速讀存取次數。不幸地，此類串聯電晶體結構典 型上亦具有相對極少矽區域利用的特徵，肇於在電阻式交 叉點記憶體晶胞陣列下之區域一般係預留給串聯電晶體， 20因而不能支援電路。此外，此隔離技術亦易遭受相對極少 兄憶體晶胞佈局密度之影響，由於區域必須偕同連接記憶 體晶胞至基體中之串聯電晶體的通路分配在各記憶體。此 隔離技術一般亦需求相對高的寫入電流，由於一分離的寫 入導體必須被加至記憶體晶胞以提供與一讀取電路串聯之 6 200305876 玖、發明說明 一寫入電路，且此寫入導體之位置造成高寫入電流以產生 所需寫入場。一般，由於串聯電晶體必須位在基體内，且 沒有實際的辦法來將串聯電晶體移出基體置入記憶體晶胞 平面内，此隔離技術限制在一單一記憶體平面。 5 一極體隔離技術典型上涉及插入一個與各電阻式交叉 點圮憶體元件的二極體。此記憶體晶胞陣列結構可以薄膜 二極體來實施，這能構成多層次電阻式交叉點記憶體陣列 (參見第57 93697號美國專利）。此結構具有用於高速操 作的電位。此種結構多半伴隨一種困難性，其涉及提供匹 10配於記憶體晶胞陣列之電位密度的最小處理特徵尺寸予一 個適合的薄膜二極體。另外，此方法對每一個記憶體元件 使用一個二極體，譬如在當前實用的MRAM特性和參數， 各一極體需要5kA/cm2到i5kA/cm2的傳導能力。這麼高 的電流密度通常對於實施高單位MRAM陣列中之薄膜二極 15 體為不可行的 等電位隔離技術典型上涉及不使用串聯二極體或電晶 體之感測電阻父叉點記憶體晶胞（參見如第6 2 5 9 6 4 4號美 國專利）。此方法可由相對較易製造之記憶體元件交又點 陣列來實施。此交叉點記憶體晶胞陣列結構典型上具有只 20受實施電路技術最小的特性尺寸限制的密度、且典型上需 要相對較低的寫入電流。此外將此方法推廣到多層電阻交 叉點圮te體晶胞以達成超高單位記憶體相對地較容易。然 而等電位隔離技術在大型陣列中通常難以實施。自動分類 及三重樣本讀取技術已被利用來感測使用等電位隔離技術 200305876 玖、發明說明 之大型MRAM陣列中的資料，但這些感測技術典型上將讀 取感測時間限制在幾微秒内。 【日月内3 發明概要 5 在某一層面，本發明之資料儲存裝置特徵在於其包括 一個記憶體晶胞之電阻式交又點陣列、多條字組線、以及 多個位元線、以及一個利用交叉耦合閂鎖感測電路的感測 放大為。在一種實施例中此記憶體晶胞可為單獨交叉點。 · 再另一種實施例中，記憶體晶胞被排成多組兩個或更多記 1〇憶體晶胞。各組記憶體晶胞分別連接於一條字組線和一個 輕合至一位元線的共隔離二極體之間。 · 本發明之其他特性和優點將隨以下包括圖式與申請專 ， 利範圍之敘述而明瞭。 圖式簡單說明 15 第1圖乃一個資料儲存裝置的電路圖，其包括一個記 憶體晶胞之磁電阻式交叉點陣列。 第2a和2b圖繪示磁性隧道接面記憶體晶胞的平行和 反平彳于磁化向量。 第3a圖乃第i圖之磁電阻式交叉點記憶體晶胞陣列 之邛刀電路圖，包括多數組三個各自連接於一個別字組線 和一共組隔離二極體的記憶體晶胞。 第3b圖為一感測放大器電路之電路圖，其可控制感 測包/爪机過個耦合至依據本發明之隔離二極體的記憶體 晶胞。 8 200305876 玖、發明說明 第3C圖乃-感測放大器電路的一個電路圖，其可操 作感測電流流過一個依據本發明之記憶體晶胞。 第4圖繪示當執行第3圖中感測放大器時之資料晶胞 和參考晶胞的感測與輸出的時序圖。 5 帛5 ®繪示在依據本發明之❹彳操作期間所使用的偏 壓方式的流程圖。 【實施方式；1 較佳實施例之詳細說明 0 以下敘述中，相似參考數字乃用來辨識相似元件。此 ίο外，這些圖式意圖以圖示方式說明範例具體例的主要特性 。這些圖式並無意描繪出具體實施例的每個特性，亦無描 繪元件之相對位置、以及亦無依大小比例繪示。 ， 參考第1圖，在一實施例中，資料儲存裝置8包括一 個電阻式交叉點記憶體晶胞陣列i◦、多數條沿交叉點記憶 15體晶胞陣列12之列延伸的字組線14、以及多數條沿交叉 點記憶體晶胞陣列12之行延伸之位元線16。記憶體晶胞 · 陣列1 0的兄憶體晶胞1 2可被當作包括磁性隨機存取記憶 體（MRAM)元件、相變記憶體元件、以及寫入一次電阻式（ 例如：熔絲型或反熔絲型）記憶體元件等多種傳統電阻式 20 記憶體元件之其中一種。 資料儲存裝置8亦包括多重讀取電路20，該等讀取電 路2 0各藉由一條位元線1 6麵合至一組或多組相關聯記憶 體晶胞12。各讀取電路2◦可操作來感測流過相關聯記憶 體晶胞12之組（或組群）的電流。操控電路22視接收的位 9 200305876 玖、發明說明 元線資料（Αγ)選擇性地耦合一相關聯的讀取電路2〇至_ 選定位元線16。各操控電路22包括一組開關，該組開關 連接各條位元線16至定電壓源（VA)或至一相關聯讀取電 路20。一字組線解碼電路18依據接收的字組線位址（Α」 5選擇性地動作一條特定字組線14。在讀取操作期間，字組 線解碼電路18可藉由連接一選定字組線14至地端、而對 其他未選定字組線施以定電壓（Va )來動作一條選定字組線 1 4。各讀取電路2 〇的輸出被耦合到個別的資料儲存裝置 8之輸入/輸出（]；/〇）墊的輸入。 1〇 在所繪實施例中，電阻式交叉點記憶體晶胞陣列顯示 具有相對較少的記憶體晶胞12。然而其他實施例可包括較 多的記憶體晶胞。例如，在一實施例中，電阻式交叉點記 憶體晶胞陣列10包括-個1〇24χ1〇24的記憶體晶胞12 陣列以及256個讀取電路2〇，各讀取電路2 ◦配合四條位 15兀線I6。在此實施例中，總共四條位元線16可多路傳輸 到各個讀取電路2◦。一些實施例可包括多層級的記憶體晶 胞陣列12。在這寫實施例中，來自不同層級的位元線16 可被多路傳輸到讀取電路20。 一在-些實_中，資料儲存裝置8亦可包括-個用來 20將資料寫進磁電阻式交叉點V彳立辟陆X丨 A又又點體陣列2◦的記憶體晶胞 12中的寫入電路（未繪出）。 ,在以下的詳細閣釋中，磁電阻式交又點記憶體晶胞陣 列10、的結構，以具有實用的規模和電流密度特性的隔離 和體達到兩密度製造和高速操作。另外，資料儲存裝置 10 200305876 玖、發明說明 8包括一個新的專電位隔離電路，其大體上避免可能在其 他方面干擾記憶體晶胞12感測電阻狀態的寄生電流。 現在將參照圖式說明範例具體例，且此處亦使用明確 的言語來敘述。不過仍須了解的是本發明之範疇並非受限 5於這些圖式說明。對於一熟習此技藝者可發現之繪於此處 之本發明特性的更多例子和調整、以及本發明原理之其他 應用皆被考量於本發明之範圍内。 如繪示以說明之圖式所示，本發明具體為一種磁性隨 · 機存取記憶體裝置。MRAM裝置包括一個記憶體晶胞陣列 10 、以及一個用來從記憶體晶胞讀取資料的讀取電路。此包 括等電位應用裝置以及差動感測放大器的讀取電路可確實 地感測陣列中選定記憶體晶胞之差動電阻狀態。 現在參考第1圖，其繪示一個包括記憶體晶胞元件 l2a和Ub的一個電阻式交叉點陣列1◦的資訊儲存裝置 15 8。記憶體晶胞元件12a和12]〇被排成列與行，其中列沿 X方向而行沿y方向延伸。唯有相對少數的記憶體晶胞 · l2a和l2b被顯示出，以簡化資訊儲存裝置8之繪示。現 貫中可使用任何尺寸的陣列。 作用如字組線14的線跡沿記憶體晶胞陣列之一側 20平面内的X方向延伸。作用如位元線16a和16b的線跡 沿記憶體晶胞陣列10之相鄰側平面内的y方向延伸。陣 列10之各列可為一條字組線14而陣列1Q之各行可為位 元線16a或16b。 記憶體晶胞12a和12b可包括薄膜記憶體元件，諸如 11 200305876 玖、發明說明 磁性随道接面（SDT接面為一種磁性随道接面），或相變穿 置。一般，記憶體晶胞12a和12b可包括任何藉由影響元 件之標稱電阻來儲存或產生資訊的元件。此類其他型元件 包括多晶石夕電阻器做為部份唯讀記憶體、以及可藉將材料 狀態從晶形改變成非晶形來規劃以改變電阻狀態之相變裝 置等等。

譬如，若SDT接面之磁化定向平行時其電阻為第一值 (R),且若其磁化定向從平行變成反平行時其電阻增至第 二值（R + AR)。一典型第一電阻值（R)約可為i〇kQ—1ΜΩ 10 ，而一典型的電阻變化（AR)約為第一電阻值（R)的3〇%。 各記憶體晶胞元件12a # 12b保持其磁化定向，即使 在缺乏外部電源的情況下。因此，記憶體晶胞元件isa和 12b乃非依電性的。 資料乃以位元對位元線之方式儲存在記憶體晶胞元件 15 1 2 &和12 b中。兩圮憶體晶胞元件丄2 a和丄2 b被指定為

各位元資料：儲存位元值的一個記憶體晶胞元件、'資 料"元件）、以及儲存位元值互補值的另一記憶體晶胞元件 l2b('、參考"元件）。因此，若資料元件儲存邏輯，工^ ，其對應參考元件l2b儲存邏輯'〇,。資料元件1Sa之各 20行連到位元線16a且參考元件Ub之各行連到位元線i6b 記憶體晶胞12不限為特定一種型式的裝置。諸如 MRAM之自旋相依穿隧效應（SDT)裝置相當適合用於交又點 記憶體。一典型S DT裝置包括一個’’固定"層和一"閒置" 12 200305876 玖、發明說明 層。"固定"層具有定向在一平面内的磁化向量，但在一理 想範圍之施加場存在時保持固定。閒置層具有可被施加場 說轉之磁化向里’且其定向沿著任意層並與固定層磁化向 里平行@置層之磁化定向分別與對應低電阻狀態和高電 5阻狀態的固定層磁化向量呈第2古圖所示的平行或如第a 圖所示的反平行。 回到第1圖，資訊儲存裝置8包括一個用來在讀寫操 作期間選擇字組線14的列解碼器18。一選定字組線Φ 可在讀取操作期間被連接到地端。一寫入電流可在寫入操 10作期間施於一選定字組線14。 貝吼儲存裝置包括一個用來在讀取操作期間感測選定 · 《憶體晶胞元件12a #口 12b之電阻狀態的讀取電路、以及 , 一個用來在寫入操作期間施加電流至選定字組和位元線工4 16a、和16b之寫入電路。該讀取電路泛指2〇。寫入電 15路未示出以簡化資訊儲存裝置8之繪示。 項取電路2 0包括多數個操控電路2 2以及感測放大器 鲁 24。多位元線16連至各操控電路22。各操控電路22包 括一個用於選擇位元線的解碼器。一選定記憶體晶胞元件 12位於一選定字組線I*和一選定位元線16之交會處。 2〇 在亦緣於第5圖之流程圖之讀取操作期間，選定元件 12a和12b由選定字組線14被連接至地端，如方塊5〇4 所示。各操控電路22選擇一條穿過資料元件12a之行的 位元線16a、以及一條穿過參考元件12]〇之對應行的位元 線16b。穿過資料元件12a之行的位元線i6a連接至它們 13 200305876 玖、發明說明 所對應的感測放大器24的感測節點s〇，如方塊5〇2所示 。方塊502和504之步驟可顛倒，它們順序的鋪陳並不重 要。穿過參考元件1 2 b之對應行的位元線1 gb連接至它們 對應的感測放大器2 4的感測節點S◦。各感測放大器2 4 5 包括一個差動放大器以及用來比較位元線16a和i6b上信 號的交叉耦合閂鎖電流感測放大器。比較結果指示選定資 料元件12 a的電阻狀態、以及因此儲存在選定資料元件 12a的邏輯值。一感測放大器24之輸出被供到一個依序 搞合到為訊儲存裝置8的一個工/〇塾28的資料暫存器％ 10 ° 所有未選定字組線1 4被連接到一個提供陣列電壓 (VA)之定電壓源，如方塊5 0 6所示。一外部電路可提供此 定電壓源。感測放大器24對選定位元線16施以與定電壓 源施與未選定字組線之子集相等的電位。 15 讀取電路20可讀出在m位元字組之資料，藉此（叫個 記憶體晶胞元件1 2 a和12b的電阻狀態同時被感測，如方 塊5 0 8之電流測量步驟所示。一 m位元字組可藉由同時操 作m個連續的感測放大器而被讀取。 參考第3a圖，在一實施例中，電阻式交又點記憶體 20 晶胞陣列1 ◦的記憶體晶胞12被布置在多重群組丄5、每 群組兩個或更多個記憶體晶胞12内。譬如，在所綠實施 例中，各群組15包括三個記憶體晶胞12。各群組15的 記憶體晶胞12連接於個別位元線1 6和一個共群隔離二極 體13之間，該共群隔離二極體13耦合至一條字組線14 14 200305876 玖、發明說明 和電流密度特性之等電 實施例中，隔離二極體 技術之記憶體晶胞12 交叉點記憶體陣列。 。電阻式交叉點記憶體晶胞陣列1Q特性在於與二極體隔 離結構相關聯之高速操作優勢以及在—個以具有實際規模 位隔離結構的高密度優勢。在某此 13可由利用傳統薄膜二極體製程 來I造，猎此能夠實現多層電阻式

對於項取細作，資料由選擇一條對應目標記憶體晶 胞之字組線14、並將其連接到地電位端而在電阻式交叉點 記憶體陣列1〇的目標晶胞内被感測。同時，位元線16a 10和1 6b呈參考/感測對組連接到讀取電路2〇。一陣列電位 (VA)被施於來自電流源輸出的選定群組之位選定位元線 16。又，陣列電位（VA)亦被施於在選定位元線16a和 16b上產生耦合電壓（Va,)的感測放大器24之輸入。耦合 電壓（vA')大致上等於陣列電壓（Va)。未選定群組的位元 15線向左流。在前述陣列偏壓條件下，唯選定群組15之位 兀晶胞以電位電壓▽△提前偏壓，因為參考電流工—ref和 感測電流工—data分別流過記憶體晶胞12a和12]〇。它們 由放大器2 4感測，以判斷位元晶胞狀態。電流亦在選定 群組之未選定位元晶胞中流，但他們不干擾參考和資料電 20 流。 第3b圖繪示另一可選擇之實施例，該實施例中各記 憶體晶胞12直接耦合到一個單獨的隔離二極體13。經由 放大器24的陣列1〇之操作相似於第3a圖所繪示及前所 述。 15 200305876 玖、發明說明 藉由連接選定字組線i 4到地電位、以及連接所有未 選定字組線至一個電位（Va)以將在資料與參考電流上之漏 電流減至最小，來執行記憶體陣列ίο上的讀取操作。選 定位兀線lea和i6b經多工器22和節點R◦和s〇連接到 5感測放大器24的輸入。感測放大器的其他輸入連接到相 同電位（VA)作為未選定字組線。因此當其他未選定位元線 左流的同時，選定位元線lsa和丄比被偏壓到一個大致等 於（νΑ)的電位（vA，）。在前述施予陣列的偏壓條件下，唯 鲁 選定記憶體12a和12b以電位電壓（Va)提前偏壓，其結 1〇果乃流過記憶體晶胞12a和12b的參考電流工—ref和感 、J電机I—d a t a，且其由放大态2 4感測來判斷位元晶胞狀 態。 此外，第3 c圖繪示不具任何隔離二極體的記憶體晶 胞I2。具有放大器24之陣列1〇之操作同於第3a圖所示 15 除了缺少隔離二極體以及一般因而加諸於整個電路的限 制外。在陣列10中，磁性隧道接面12由於許多平行路徑 · 而發生耦合，而這會干擾感測陣列中之一個位元。此問題 可利用一種揭露於第6259644號美國專利之等電位,,方 法來解決，其牵涉施加一電位到選定位元線l6a和i6b並 20提供相同電位到未選定位元線之子集以及可能之未選 疋子組線1 4。選定字組線連接到地電位。因此，唯有連接 到選定字組線14之接面有電壓（Va)穿過，且因此電流在 這些接面中流，且它們互相不干擾。因此，參考電流 工一ref和感測電流I—data可準確無誤地由判斷储存的資 16 200305876 玖、發明說明 料位元狀態的感測放大器來感測。 第3a、3b、和3c圖之感測放大器24為共通的，且 其操作在各應用中為相同的。感測放大器24包括一個具 有一個第一輸入節點Si和一個第二輸入節點心的放大器 5 3 ◦。放大器3 0可包括形成交叉搞合閂鎖放大器之場效電

晶體3〇a、3〇b、3〇c、及3〇d。在一實施例中，電晶體 3〇a和3〇c為P通道電晶體，而電晶體30b和3 0d為N 通道電晶體。一讀取致動電晶體3 2在讀取操作期間致動 %效電晶體3〇，依次致動互為互補狀態之輸出〇utput和 10 0UTPUT排以達到平衡。電晶體34a和34b被偏壓以鉗制 節點Si和心接近地電位。一旦電晶體32關掉，交叉輕合 閂鎖比較電流Is和工R以致動OUTPUT和OUTPUT排達到 對應狀悲’其纟會示於第5圖所示之感測放大器的Rg AD時 脈圖。 15 晶胞l2b作為參考位元而晶胞l2a為資料位元，且兩

者位在相同字組線1 4上。選定字組線被施與一個地電位 。岫置放大器3 6具有一個第一輸入，其連至電壓源（Va ) 且其輸出耦合到電晶體3 6 a的閘輸入。電晶體3 6 a之源極 端和前置放大器36的第二輸入耦合到其中晶胞12a所在 20 之選定位元線16a。相同的，前置放大器38的第一輸入 連接到電壓源VA，且其輸入連接到電晶體3 8 a的閘極輸入 。電晶體38a的源極端和前置放大器38的第二輸入輕合 到其中晶胞12b所在之選定位元線16b。前置放大器36 和38調節位元線16a和Mb上的電壓達一個大致上等於 17 200305876 玫、發明說明 電壓（vA)的電位（vA,)。選定記憶體元件12a和12k)因此 各具有一個穿越它們的電位（νΑ)。 電流I — ref=(VA-vd) /R12a在選定元件12a中流， 因而電流I—data= (VA-vd) /R12b在選定元件12b中流， 5其中R12a和R12b為記憶體晶胞12的電阻，而vd為二 極體13的前置二極體電壓，其典型上逼近〇·7ν。這些電 流亦流經電晶體36a和3 8a。等同於電晶體36a的電晶體 3 6b乃3 6 a之電流鏡，其負載一個傳輸至感測放大器3〇 · 之輸入的電流IR。電流工r等於工— ref。相同的，等同於 10電晶體3 8 a的電晶體3 8 b乃負載被傳輸到令一感測放大器 3〇之輸入的電流Is。電流Is等於工_data。 ， 一開始，電晶體32如第4圖所示當Read Enable拉高時打開。這使OUTPUT和OUTPUT排約等 於Vdd和地端之中點。 15 一旦讀取致動開關32關上，交叉耦合閂鎖放大器感 測電流Is和工1^的強度差。當Is小於Ir，輸出為高，這表 · 示R12b在平行狀態而R12a在反平行狀態。當工s大於工r ’輸出為低’這表示Rl2t>在反平行狀態且Ri2a在平行 狀態。 20 前置放大器3 6和38較佳地被校準至將其偏置電壓 (ofstl、〇fst2)減至最小。偏置電壓（〇fstl、〇fst2) 必須非常接近至彼此相等且近於零。電晶體對組36a、 3 6b以及38a、3 8b較佳地在性質與大小上匹配，因而他 們較無劣化感測信號Is和IR之可能。 18 200305876 玖、發明說明 感測可在電流模式或電壓模式下執行。在電流模式下 觔置放大时3 6和3 8調整感測節點s 〇和參考節點r上 的電壓等於陣列電壓Va。由穿越選定元件i2a#/i2b〇之 電壓降產生的感測及參考電流（工3和D流至差動電流感 5測放大器3 0的輸入節點s i、&。 電壓模式下，感測電流（工s)被轉換成一電壓（例如， 藉由將感測電流與一個週期整合）或僅以一對電阻器為工$ 和工R之終端。當I〗、於 々 於工R，即點之電位Si小於節點之電 位Ri。 1〇 —旦交叉耦合放大器3◦之輸出產生-個可靠的信號 ’放大$ 30之輸出被儲存到資料暫存器％。_個開—晶 片控制器29(見第1圖）可具有產生用於使放大器30之輪 出被存進資料暫存器26的信號STR之能力。閃光信號 STR可簡單如_個由最新位址或寫人/讀取命令所產生的 15 脈衝。 右輸出節點之輸出為高，表示電阻資料值為低，而若 輸出節點之輸出為低，則表示電阻資料值為高。使用交又 耦合閂鎖放大器具有優異於習知技術的優勢。其中一種優 勢乃利用交叉耦合閃鎖放大作用之差動感測抑制共模雜訊 2〇失真。如此導致較清晰而更易辨認的輸出信號。再者，由 於電荷注入感測放大器僅整合電流信號，放大器提供較佳 解析度。此外，DC電流和漏電流實際上以存在於放大器中 之交叉耦合閂鎖與電流鏡電路來消掉。再者，提供相對於 習知技術設計中消極的讀取之一種利用在相同群組中的一 19 200305876 玖、發明說明 個參考MTJ的非消極讀取。消極讀取操作可能經多次讀取 後降低信號品質。χ，依法本發明之差動感測放大器提供 一種教習知簡單的# # ^ _ 〇汁，/、匕括電流鏡和電荷注入放大器 、。，發生於選擇二極體/電晶體的效能變化相較於習知辦法 並不影響錢之感測。這會簡化㈣於習知系統的製造成 本及減少關聯於習知系統表面區域。 ίο 15

准以上所述者，僅為本發明之較佳實施例而已，當不 能以此限定本發明實施之範圍’即大凡依本發明中請專利 範圍及發明說明書内容所作之簡單的等效變化與修飾，皆 應仍屬本發明專利涵蓋之範圍内。 【圖式^簡單· 明】 第1圖乃-個資料儲存裝置的電路圖，其包括一個記 憶體晶胞之磁電阻式交叉點陣列。 第2a和2b圖繪示磁性隧道接面記憶體晶胞的平行和 反平行磁化向量。

第3a圖乃第1圖之磁電阻式交叉點記憶體晶胞陣列 之部分電路圖，包括多數組三個各自連接於一個別字組線 和一共組隔離二極體的記憶體晶胞。 第3b圖為一感測放大器電路之電路圖，其可控制感 20測電流流過一個耦合至依據本發明之隔離二極體的記憶體 第3 C圖乃一感測放大器電路的一個電路圖，其可操 作感測電流流過一個依據本發明之記憶體晶胞。 第4圖繪示當執行第3圖中感測放大器時之資料晶胞 20 200305876 玖、發明說明 和參考晶胞的感測與輸出的時序圖。 第5圖繪示在依據本發明之感測操作期間所使用的偏 壓方式的流程圖。 【圖式之主要元件代表符號表】 8 · · · •資料儲存裝置 29· · ••開-晶片控制器 10· · ••電阻式交叉點記憶體 3〇· · ••放大器 晶胞陣列 30a· ·· -FET (場效電晶體) 12a· ·· ·記憶體晶胞元件 30b· ·· -FET (場效電晶體) 12b· …記憶體晶胞元件 30c· ·· -FET (場效電晶體) 13· · ••隔離二極體 3〇d· ·· ·ΕΈΤ (場效電晶體) 14·· ••字組線 32·· ••讀取致動電晶體 15. · ••群組 34a· •••電晶體 16·· ••位元線 34b· ···電晶體 16a· • · ·位元線 36· · ••前置放大器 16b· • · ·位元線 36a· ·· ·電晶體 18· · ••字組線解碼電路 36b· ···電晶體 20· · ••讀取電路 38· · ••前置放大器 22· · ••操控電路 38a· ·· ·電晶體 24· · ••感測放大器 38b· • ••電晶體 26· · ••資料暫存器 502-508——步驟 28· · • ·Ι/〇墊

21

Claims (1)

1. 200305876 拾、申請專利範圍 1· 一種資訊儲存裝置，其包含： 一組電阻式交叉點記憶體晶胞陣列； 多條字組線； 夕條位元線’其中该等記憶體晶胞排列成兩個 或更多個記憶體晶胞為一組的多數個群組，各該群 組之该專記憶體晶胞連接在一條個別字組線和一條 搞合至一條位元線的共用隔離二極體之間；及 個耗合至该§己憶體晶胞陣列的差動感測放大 _ 器，其包含： 第一和第二輸入節點； 一個耦合到該第一輸入節點的第一前置放 大器； 麵合於該第二輸入節點的一個第二前置放 大器； 一個耦合到該第一前置放大器之一輸出和該第 前置放大器之一輸出的交叉耦合閂鎖放大器，以

   之電阻狀態的差動感測放大器， ’其包含： 個輕合到該選定位元晶胞的第一」 一個耦合到該記憶體晶胞陣列中之 的苐一輸入節點； 一輸入節點； 之一參考晶胞 前置放大器 個耦合到該第一輸入節點的第一 22 200305876 拾、申請專利範圍 節點的第二前置放大器 一個耦合到該第二輸入 乂-個搞合到該第一前置放大器之一輸出和該第 二前置放大器之—輸出的交又麵合問鎖放大器，以 5判斷當該選定位元晶胞與該記憶體晶胞陣列中之該 參考晶胞做比較時的電阻狀態。 3.依據中請專利範圍第1 & 2項之裝置，其中該差動感滴

   放大器裝置更包含一個耦合到該第一與該第二前置放大 器的電流鏡。 10 4.依據申請專利範圍第⑷項之裝置，其中該交叉麵合 門鎖放大益可操作以比較流過一選定記憶體晶胞的電 流和流過一個或多個參考晶胞之電流。 5. 依據中請專利範圍第⑷項u，其更包含藉由一 15 個別位元線各麵合到-個或多個相關聯記憶體晶胞群 組、且可操作來感測流過該等相關聯群組之一記憶體 晶胞的電流之多個讀取電路。

   6. 依據申請專利範圍第1或2項之裝置，其更包含各耗合 到一個相關聯讀取電路、且可操作來將類比差動感測 電壓轉換成數位輸出讀取信號的多個比較 2。7.依據申請專利範圍第…項之裝置，其中各記憶體晶 胞包含一個磁性隨機存取記憶體元件。 8.依射請專利範圍第1項H其更包含-個連接 到未k疋字組線和该等位元線的電壓源此電壓源可操 作來。又定電阻式父叉點記憶體晶胞陣列中之電壓位準 23 200305876 拾、申請專利範圍 ，以大致上防止寄生雷、户、、六 电過未選定記憶體晶胞。 9.依據中請專利範圍第8項之襄£，其更包含一個經由 -個前置放大器輕合到該等選定位元線的第二電壓源 ’此電壓源可操作以設定穿過—陣列中之該等選定電 阻式交叉點記憶體晶胞之電壓位準以產生用來感測該 等選定位元晶胞狀態之參考及資料電流。

   10

   24