JP6333477B2 - ドット積を求めるためのメムリスティブクロスバーアレイ - Google Patents
ドット積を求めるためのメムリスティブクロスバーアレイ Download PDFInfo
- Publication number
- JP6333477B2 JP6333477B2 JP2017519526A JP2017519526A JP6333477B2 JP 6333477 B2 JP6333477 B2 JP 6333477B2 JP 2017519526 A JP2017519526 A JP 2017519526A JP 2017519526 A JP2017519526 A JP 2017519526A JP 6333477 B2 JP6333477 B2 JP 6333477B2
- Authority
- JP
- Japan
- Prior art keywords
- memristor
- voltage
- crossbar array
- value
- memristive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Description
によって表される。ここで、gi1〜gi4は、メモリスタ(203)のコンダクタンス(値)である。これらの電圧値から得られたこれらの和は、列ベクトルの値を表している。より詳細に後述するように、それぞれの列ライン(202)のこれらの和を、変換回路(313)によって電流収集ライン(311)において合計して、図3に示されている信号値
を得ることもできる。1例では、メモリスタ(203)の抵抗値を既知の値に設定するために、プログラム信号及びベクトル信号を加える前に、初期信号をメモリスタ(203)に加えることができる。
ここで、Rfは、オペアンプ(303)のフィードバック抵抗(値)であり、Riは、ドット積の計算前に予め決められているメモリスタの複数レベルのアナログ抵抗(値)である。
は、行列値とベクトル値のドット積を表す。図3に示されているように、変換回路(313)を、電流増幅器(310)と収集ライン(311)との間に配置することができる。電流増幅器(310)から出力された電圧が収集される場合には、全ての電圧は、キルヒホッフの電圧法則にしたがって等しくされて、ドット積のための値は失われるだろう。そのため、メモリスタ(203)から得られた電流が合計される。1例では、電流増幅器(310)によって出力される電圧ではなく、電流を収集できるようにするために、電流増幅器(310)を取り除くことができる。別の例では、図3に示されているように、変換回路(313)が、個々の電流増幅器(310)から出力された電圧を収集し、それらの電圧を電流に変換して、該電流を合計する。しかしながら、メモリスタ(203)からの電流の和を得てドット積を得るために、任意の回路設計を使用することができる。
などの、収集ライン(311)から得られた収集された信号は、行列値とベクトル値のドット積を表す。
(1)メムリスティブデバイスを使用しないDPEと比べて、ドット積計算の処理が速く、かつ、該計算のエネルギー効率が良い。
(2)差動モードでのDPE動作によって、線形性がより良好な領域でメモリスタを動作させることができ、かつ、より良好な信号対雑音比及びノイズマージンがもたらされる。
(3)大信号([0V、1V])から小信号([−1/2V、1/2V])への動作領域のシフトによって、メモリスタが意図せず切り替わるリスクが低減し、これによって、出力エラーが低減する。
(4)動作電圧が小さくされることによって、メモリスタデバイスに対する電気的ストレスの影響も小さくなり、これによって、該デバイスの耐久性が向上する。
(5)0T1R、1T1R、及び1S1Rを含む複数の方式に適合する設計ないし構成を提供する。
Claims (15)
- ドット積を求めるためのメムリスティブクロスバーアレイであって、
1以上の行ラインと、
前記行ラインと交差して1以上の交差部を形成する1以上の列ラインと、
前記交差部において、前記行ラインと前記列ラインの間に結合された1以上の抵抗変化型メモリデバイスと、
前記抵抗変化型メモリデバイスのそれぞれの列ラインを通って該抵抗変化型メモリデバイスから出力される全ての電流を収集するための電流収集ライン
を備え、
前記抵抗変化型メモリデバイスは、1以上のプログラミング信号を受け取り、該プログラミング信号は、行列内の1以上の値を定め、
前記抵抗変化型メモリデバイスは、1以上のベクトル信号を受け取り、該ベクトル信号は、前記抵抗変化型メモリデバイスに加えられる1以上のベクトル値を定め、
前記収集された電流は、前記行列の行列値と前記ベクトル値とのドット積に等しいことからなる、メムリスティブクロスバーアレイ。 - それぞれの抵抗変化型メモリデバイスに基準電圧を加えるために、それぞれの行ラインに接続された1以上の回路をさらに備える、請求項1のメムリスティブクロスバーアレイ。
- 前記回路は、前記メムリスティブクロスバーアレイの動作領域をシフトさせ、該動作領域のシフトは、前記回路への電圧入力の電圧と、前記回路への基準電圧入力の電圧との比に基づく、請求項2のメムリスティブクロスバーアレイ。
- 前記比は、前記電圧入力の最大電圧に対する前記基準電圧入力の電圧の比であり、該比が1/2である、請求項3のメムリスティブクロスバーアレイ。
- 前記回路は、負帰還オペアンプである、請求項2〜4のいずれかのメムリスティブクロスバーアレイ。
- 前記ドット積の合計と積の全ての計算が、前記メムリスティブクロスバーアレイによって同時に実行される、請求項1〜5のいずれかのメムリスティブクロスバーアレイ。
- 前記メムリスティブクロスバーアレイは、第2のコンピュータプログラムに関してアクセラレータとして使用され、これによって、前記メムリスティブクロスバーアレイの出力が、該第2のコンピュータプログラムに対する入力として、処理装置に結合されることからなる、請求項1〜6のいずれかのメムリスティブクロスバーアレイ。
- ドット積を得る方法であって、
1以上の第1の電圧を、メムリスティブクロスバーアレイ内の対応する数の行ラインに加えて、該行ラインと1以上の列ラインとの間の交差部に配置された対応する数のメモリスタの抵抗値を変化させるステップであって、前記第1の電圧は、行列内の対応する数の値をそれぞれ定める、ステップと、
1以上の第2の電圧を、前記メムリスティブクロスバーアレイ内の対応する数の行ラインに加えるステップであって、前記第2の電圧は、対応する数のベクトル値を定める、ステップと、
前記列ラインからの出力電流を収集するステップであって、収集された出力電流は前記ドット積を定める、ステップ
を含む方法。 - それぞれのメモリスタに初期電圧を加えて、該メモリスタの抵抗を初期抵抗に設定するステップをさらに含む、請求項8の方法。
- 前記初期電圧が、それぞれの行ラインに接続された1以上の回路によってそれぞれのメモリスタに加えられる、請求項9の方法。
- メムリスティブクロスバーアレイの動作領域をシフトさせるステップをさらに含み、該動作領域のシフトは、前記回路への電圧入力の電圧値と、前記回路への基準電圧入力の電圧値との比に基づく、請求項10の方法。
- 前記比は、前記電圧入力の最大電圧値に対する前記基準電圧入力の電圧値の比であり、該比が1/2である、請求項11の方法。
- ドット積を求めるためのコンピューティング装置であって、
プロセッサと、
前記プロセッサに結合されたメモリスタクロスバーアレイ
を備え、
前記メモリスタクロスバーアレイは、
1以上の行ラインと、
前記行ラインと交差して1以上の交差部を形成する1以上の列ラインと、
前記交差部において、前記行ラインと前記列ラインの間に結合された1以上のメモリスタデバイスと、
1以上の回路
を備え、
前記メモリスタデバイスは、1以上のプログラミング信号を受け取り、該プログラミング信号は、行列内の1以上の値を定め、
前記メモリスタデバイスは、1以上のベクトル信号を受け取り、該ベクトル信号は、前記メモリスタデバイスに加えられる1以上のベクトル値を定め、
前記1以上の回路は、それぞれのメモリスタデバイスに基準電圧を加えて、該メモリスタデバイスの抵抗を初期抵抗に設定するために、それぞれの行ラインに接続され、
前記回路は、該回路への電圧入力の電圧と、該回路への基準電圧入力の電圧との比に基づいて、前記メモリスタクロスバーアレイの動作領域をシフトさせることからなる、コンピューティング装置。 - 前記メモリスタクロスバーアレイは、前記メモリスタデバイスのそれぞれの列ラインを通って該メモリスタデバイスから出力される全ての電流を収集するための電流収集ラインをさらに備え、
前記収集された電流は、前記行列の行列値と前記ベクトル値とのドット積に等しいことからなる、請求項13のコンピューティング装置。 - 前記プロセッサは、前記メモリスタクロスバーアレイの出力を第2のコンピュータプログラムに入力する、請求項13または14のコンピューティング装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2014/062010 WO2016064406A1 (en) | 2014-10-23 | 2014-10-23 | Memristive cross-bar array for determining a dot product |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018501537A JP2018501537A (ja) | 2018-01-18 |
JP6333477B2 true JP6333477B2 (ja) | 2018-05-30 |
Family
ID=55761272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017519526A Expired - Fee Related JP6333477B2 (ja) | 2014-10-23 | 2014-10-23 | ドット積を求めるためのメムリスティブクロスバーアレイ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10008264B2 (ja) |
JP (1) | JP6333477B2 (ja) |
KR (1) | KR20170074234A (ja) |
WO (1) | WO2016064406A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016068886A1 (en) | 2014-10-28 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Memcapacitive cross-bar array for determining a dot product |
CN108475522B (zh) | 2016-01-18 | 2020-12-15 | 华为技术有限公司 | 内存设备及基于多层rram交叉阵列的数据处理方法 |
US10496855B2 (en) | 2016-01-21 | 2019-12-03 | Hewlett Packard Enterprise Development Lp | Analog sub-matrix computing from input matrixes |
US10706922B2 (en) * | 2016-01-26 | 2020-07-07 | Hewlett Packard Enterprise Development Lp | Memristive arrays with offset elements |
EP3289477B1 (en) * | 2016-01-30 | 2021-08-25 | Hewlett Packard Enterprise Development LP | Dot product engine with negation indicator |
WO2017171771A1 (en) | 2016-03-31 | 2017-10-05 | Hewlett Packard Enterprise Development Lp | Data processing using resistive memory arrays |
US9785615B1 (en) * | 2016-06-24 | 2017-10-10 | Hewlett Packard Enterprise Development Lp | Memristive computation of a vector cross product |
US10929059B2 (en) | 2016-07-26 | 2021-02-23 | MemRay Corporation | Resistance switching memory-based accelerator |
US10248323B2 (en) * | 2016-09-23 | 2019-04-02 | International Business Machines Corporation | Non-von neumann optimization based on approximate message passing |
US10241971B2 (en) | 2016-12-15 | 2019-03-26 | Hewlett Packard Enterprise Development Lp | Hierarchical computations on sparse matrix rows via a memristor array |
JP6756287B2 (ja) | 2017-03-24 | 2020-09-16 | 株式会社デンソー | ニューラルネットワーク回路 |
US10720679B2 (en) | 2017-06-13 | 2020-07-21 | Sk Innovation Co., Ltd. | Cooling case for battery and battery module including the same |
IT201700108281A1 (it) * | 2017-09-27 | 2019-03-27 | Milano Politecnico | "circuito di risoluzione di problemi matematici comprendente elementi resistivi." |
US10735753B2 (en) * | 2017-10-27 | 2020-08-04 | Khalifa University of Science and Technology | Data compression using memristive crossbar |
KR102028476B1 (ko) * | 2017-11-24 | 2019-10-04 | 광주과학기술원 | 비 휘발성 메모리 |
US10740125B2 (en) * | 2018-01-30 | 2020-08-11 | Hewlett Packard Enterprise Development Lp | Memristive dot product engine virtualization |
KR102151675B1 (ko) | 2018-03-29 | 2020-09-03 | 국민대학교산학협력단 | 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 cmos 활성화 함수 회로 |
CN111971662A (zh) | 2018-04-30 | 2020-11-20 | 慧与发展有限责任合伙企业 | 电阻及数字处理核心 |
US10419346B1 (en) * | 2018-04-30 | 2019-09-17 | Hewlett Packard Enterprise Development L.P. | Hash computation using memristor-implemented dot product engine |
KR102105936B1 (ko) * | 2018-06-25 | 2020-05-28 | 포항공과대학교 산학협력단 | 웨이트 행렬 입력 회로 및 웨이트 행렬 회로 |
JP7070190B2 (ja) * | 2018-07-18 | 2022-05-18 | 株式会社デンソー | ニューラルネットワーク回路 |
US10489483B1 (en) * | 2018-09-21 | 2019-11-26 | National Technology & Engineering Solutions Of Sandia, Llc | Circuit arrangement and technique for setting matrix values in three-terminal memory cells |
US10497442B1 (en) | 2018-11-15 | 2019-12-03 | Hewlett Packard Enterprise Development Lp | Memristor arrays in crossbars |
JP6904491B2 (ja) * | 2019-01-09 | 2021-07-14 | Tdk株式会社 | 積和演算器、論理演算デバイス、ニューロモーフィックデバイス及び積和演算方法 |
US11042715B2 (en) | 2019-04-11 | 2021-06-22 | International Business Machines Corporation | Electronic system for performing a multiplication of a matrix and vector |
CN110473580B (zh) * | 2019-08-21 | 2021-08-20 | 南京邮电大学 | 一种基于忆阻器芯片的可编程电路最小单元及其操作方法 |
DE102020211818A1 (de) | 2020-09-22 | 2022-03-24 | Robert Bosch Gesellschaft mit beschränkter Haftung | Skalarproduktschaltung und Verfahren zum Berechnen binärer Skalarprodukte eines Eingangsvektors mit Gewichtsvektoren |
CN113224236B (zh) * | 2021-05-11 | 2022-09-16 | 山东大学 | 一种透明的双层结构忆阻器及其制备方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185143B1 (en) | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
US6501697B1 (en) | 2001-10-11 | 2002-12-31 | Hewlett-Packard Company | High density memory sense amplifier |
JP2005251381A (ja) * | 2004-03-03 | 2005-09-15 | Sharp Corp | 電気的に書込み可能なクロスポイント型不揮発性可変抵抗記憶装置及びクロスポイント型可変抵抗メモリアレイの読み出し方法 |
US8559209B2 (en) | 2011-06-10 | 2013-10-15 | Unity Semiconductor Corporation | Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements |
US20070233761A1 (en) | 2006-04-03 | 2007-10-04 | Mouttet Blaise L | Crossbar arithmetic processor |
US7688656B2 (en) | 2007-10-22 | 2010-03-30 | Freescale Semiconductor, Inc. | Integrated circuit memory having dynamically adjustable read margin and method therefor |
US7907456B2 (en) | 2007-10-31 | 2011-03-15 | Texas Instruments Incorporated | Memory having circuitry controlling the voltage differential between the word line and array supply voltage |
JP5160304B2 (ja) | 2008-05-22 | 2013-03-13 | シャープ株式会社 | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
US9123422B2 (en) * | 2012-07-02 | 2015-09-01 | Super Talent Technology, Corp. | Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells |
US9142287B2 (en) * | 2010-03-12 | 2015-09-22 | Hewlett-Packard Development Company, L.P. | Coding for crossbar architecture |
WO2011133139A1 (en) * | 2010-04-19 | 2011-10-27 | Hewlett-Packard Development Company, L.P. | Refreshing memristive systems |
WO2012003380A2 (en) * | 2010-06-30 | 2012-01-05 | Life Technologies Corporation | Array column integrator |
US8253443B2 (en) * | 2010-10-26 | 2012-08-28 | Hewlett-Packard Development Company, L.P. | Interconnection architectures for multilayer crossbar circuits |
US9367798B2 (en) * | 2012-09-20 | 2016-06-14 | Brain Corporation | Spiking neuron network adaptive control apparatus and methods |
WO2014116195A2 (en) * | 2012-10-31 | 2014-07-31 | Hewlett-Packard Development Company, L.P. | Writing standard tape format to memory |
US9442854B2 (en) * | 2012-11-15 | 2016-09-13 | Elwha Llc | Memory circuitry including computational circuitry for performing supplemental functions |
US9323499B2 (en) * | 2012-11-15 | 2016-04-26 | Elwha Llc | Random number generator functions in memory |
US20140143191A1 (en) * | 2012-11-20 | 2014-05-22 | Qualcomm Incorporated | Piecewise linear neuron modeling |
US9152827B2 (en) * | 2012-12-19 | 2015-10-06 | The United States Of America As Represented By The Secretary Of The Air Force | Apparatus for performing matrix vector multiplication approximation using crossbar arrays of resistive memory devices |
KR102133573B1 (ko) * | 2013-02-26 | 2020-07-21 | 삼성전자주식회사 | 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템 |
US9588882B2 (en) * | 2013-12-02 | 2017-03-07 | Intel Corporation | Non-volatile memory sector rotation |
-
2014
- 2014-10-23 US US15/521,542 patent/US10008264B2/en active Active
- 2014-10-23 WO PCT/US2014/062010 patent/WO2016064406A1/en active Application Filing
- 2014-10-23 KR KR1020177010447A patent/KR20170074234A/ko not_active Application Discontinuation
- 2014-10-23 JP JP2017519526A patent/JP6333477B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20170074234A (ko) | 2017-06-29 |
US10008264B2 (en) | 2018-06-26 |
WO2016064406A1 (en) | 2016-04-28 |
US20170316827A1 (en) | 2017-11-02 |
JP2018501537A (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6333477B2 (ja) | ドット積を求めるためのメムリスティブクロスバーアレイ | |
US10339202B2 (en) | Resistive memory arrays for performing multiply-accumulate operations | |
JP6281024B2 (ja) | ベクトル処理のためのダブルバイアスメムリスティブドット積エンジン | |
US10319441B2 (en) | Nonvolatile memory cross-bar array | |
US10698975B2 (en) | In situ transposition | |
US9785615B1 (en) | Memristive computation of a vector cross product | |
US10580473B2 (en) | Memcapacitive cross-bar array for determining a dot product | |
US10482940B2 (en) | Computational accuracy in a crossbar array | |
US10706922B2 (en) | Memristive arrays with offset elements | |
EP3221864B1 (en) | Memristive dot product engine with a nulling amplifier | |
KR20170075741A (ko) | 벡터 프로세싱을 위한 멤리스티브 내적 엔진 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6333477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |