JP2003173672A - メモリアレイ内の温度変動に対する書込み電流による補償 - Google Patents
メモリアレイ内の温度変動に対する書込み電流による補償Info
- Publication number
- JP2003173672A JP2003173672A JP2002331788A JP2002331788A JP2003173672A JP 2003173672 A JP2003173672 A JP 2003173672A JP 2002331788 A JP2002331788 A JP 2002331788A JP 2002331788 A JP2002331788 A JP 2002331788A JP 2003173672 A JP2003173672 A JP 2003173672A
- Authority
- JP
- Japan
- Prior art keywords
- current
- memory
- write
- temperature
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008859 change Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 230000005415 magnetization Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 241001279686 Allium moly Species 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】メモリアレイ内の保磁力の変化を正確に補償す
ることができるメモリデバイスを提供する。 【解決手段】本発明のメモリデバイス(50)は、基板を有
するメモリアレイ(100)、基板上に配置されたメモリセ
ル(130)のアレイ、メモリセル(130)に結合された行導体
(110)及び列導体(120)を備える。メモリデバイス(50)
は、また、メモリアレイ(100)の温度変化に応答する可
変の書込み電流を生成する電流源(700,800)を備える。
可変の書込み電流は、アレイの温度が変化するに従い変
化するメモリセル(130)の保持力の変化を調整するよう
に生成される。電流源(700,800)は、書込み電流を正確
に調整することができるようにするために、電流センサ
に対して連続的かつ即時に出力を提供する温度センサ(7
50,850)を備えることができる。メモリデバイス(50)の
動作を停止して電流源を較正する必要はない。
ることができるメモリデバイスを提供する。 【解決手段】本発明のメモリデバイス(50)は、基板を有
するメモリアレイ(100)、基板上に配置されたメモリセ
ル(130)のアレイ、メモリセル(130)に結合された行導体
(110)及び列導体(120)を備える。メモリデバイス(50)
は、また、メモリアレイ(100)の温度変化に応答する可
変の書込み電流を生成する電流源(700,800)を備える。
可変の書込み電流は、アレイの温度が変化するに従い変
化するメモリセル(130)の保持力の変化を調整するよう
に生成される。電流源(700,800)は、書込み電流を正確
に調整することができるようにするために、電流センサ
に対して連続的かつ即時に出力を提供する温度センサ(7
50,850)を備えることができる。メモリデバイス(50)の
動作を停止して電流源を較正する必要はない。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の技術分野は交点メモ
リデバイス（交差点メモリデバイスともいう。尚、本明
細書においては、デバイスには装置も含まれる）であ
る。より具体的には、本発明の技術分野は、メモリアレ
イ内の温度変動の結果として生じる保磁力変化を補償す
るために、書込み電流を変化させる書込み回路を有する
メモリデバイスである。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（ＭＲＡ
Ｍ）は１つの提案されているタイプの不揮発性メモリで
ある。ＭＲＡＭデバイスからのデータのアクセスは、ハ
ードドライブのような従来の長期記憶デバイスからのデ
ータのアクセスよりはるかに速い。図１は、行導体１４
と列導体１６との交点に配置された抵抗性メモリセル１
２を有する従来のＭＲＡＭメモリアレイ１０を示す。各
メモリセル１２は、「１」および「０」の二値状態を格
納することができる。 【０００３】図２は従来のＭＲＡＭメモリセル１２を示
す。メモリセル１２はピン止め層（pinned layer：ピン
止めされた層）２４および自由層（フリー層）１８を含
む。ピン止め層２４は、矢印２６によって示される、固
定された向きを有する磁化を有する。自由層１８の磁化
は、双方向の矢印２８によって示されており、自由層１
８の「容易軸」に沿った２つの方向のうちのいずれかに
向けられることができる。自由層１８およびピン止め層
２４の磁化が同じ方向である場合には、メモリセル１２
の向きは「平行」である。それらの磁化が逆方向である
場合には、向きは「逆平行」である。２つの向きはそれ
ぞれ「１」および「０」の二値状態に対応する。自由層
１８およびピン止め層２４は、絶縁性トンネル障壁層２
０によって分離される。絶縁性トンネル障壁層２０によ
って、自由層１８とピン止め層２４との間に、量子力学
的トンネル効果が生じることが可能になる。このトンネ
ル効果は電子スピン依存であり、このため、メモリセル
１２の抵抗は、自由層１８およびピン止め層２４の相対
的な磁化の向きの関数になる。 【０００４】メモリアレイ１０内の各メモリセル１２
は、書込み動作によって変更される二値状態を有するこ
とができる。選択されたメモリセル１２において交差す
る行導体１４および列導体１６に供給される書込み電流
ＩｘおよびＩｙが、ピン止め層２４に対して平行と逆平
行との間で自由層１８の磁化を切り替える。列導体１６
を通って電流Ｉｙが流れる結果として磁界Ｈｘが生じ、
行導体１４を通って電流Ｉｘが流れる結果として磁界Ｈ
ｙが生じる。磁界ＨｘとＨｙは合成されて、メモリセル
１２の磁化の向きを平行から逆平行に切り替える。電流
Ｉｘとともに電流−Ｉｙを加えて、メモリセル１２（の
磁化）を平行に戻すことができる。 【０００５】メモリセル１２の状態を平行から逆平行
に、あるいはその逆に切り替えるために、＋／−Ｈｘお
よびＨｙによって生成される合成磁界は、メモリセル１
２の臨界切替え磁界（critical switching field）Ｈｃ
よりも大きくなる。ＩｘおよびＩｙのための電流の大き
さは、ＨｘおよびＨｙが小さすぎると、選択されたメモ
リセル１２の向きが切り替わらないので、注意深く選択
されなければならない。ＨｘおよびＨｙが大きすぎる
と、選択されたメモリセル１２の行導体１４あるいは列
導体１６上のメモリセル１２が、単独で作用するＨｘあ
るいはＨｙのいずれか一方の作用によって切り替えられ
る場合がある。これらの選択されないメモリセル１２
は、「半分選択された」メモリセルと呼ばれる。 【０００６】１つのアレイを動作させ、周囲温度が変化
することにより、そのアレイの温度が変動し、それによ
りメモリセルの保磁力が変化するようになるので、従来
のＭＲＡＭアレイにおいては問題が生じる。メモリセル
の保磁力の変化は、臨界切替え磁界Ｈｃを変化させ、そ
れはさらに、セルの状態を切り替えるために必要とされ
る磁界ＨｘおよびＨｙを変化させる。この条件によっ
て、ＩｘまたはＩｙ単独の作用に起因して半分選択され
たメモリセルの行全体または列全体がプログラムされる
ことになる可能性が高くなるか、あるいは書込み電流Ｉ
ｘおよびＩｙが選択されたメモリセルを切り替えるには
不十分になる可能性が高くなる。 【０００７】 【発明が解決しようとする課題】それゆえ、本発明の目
的は、メモリアレイ内の保磁力の変化を正確に補償する
ことができるメモリデバイスを提供することである。本
発明の別の目的は、過度に複雑にすることなく、保磁力
の変化を補償することができるメモリデバイスを提供す
ることである。 【０００８】 【課題を解決するための手段】第１の態様によれば、メ
モリデバイスは、基板と、基板上に配置されるメモリセ
ルのアレイと、メモリセルに結合される複数の行導体
と、メモリセルに結合される複数の列導体とを有するメ
モリアレイを含む。また、そのメモリデバイスは、メモ
リアレイ内の温度変化に応じて、可変の書込み電流を生
成する１つあるいは複数の電流源も含む。可変書込み電
流は、アレイの温度が変化する際のメモリセルの保磁力
の変化を吸収または調整するように生成される。電流源
は、電流源によって生成される書込み電流を正確に調整
できるようにするために、継続的に直ちに出力を与える
ことができる温度センサを含む。 【０００９】第１の態様によれば、電流源は、温度セン
サからの出力に応じて、アレイ内の温度変動を自動的に
補償することができる。電流源を較正するために、メモ
リデバイスの動作を停止する必要はない。また、第１の
態様によれば、出力を生成するために温度センサによっ
て用いられる温度が書込み電流の生成と同時に得られる
ので、電流源は書込み電流に対して正確な調整を行うこ
とができる。 【００１０】また、第１の態様によれば、書込み電流の
調整を、温度センサからのアナログ入力によって行うこ
とができる。書込み電流を調整するためにデジタル処理
が必要とされないため、メモリデバイスの複雑さが低減
される。 【００１１】第２の態様によれば、メモリデバイスにお
いて書込み電流を生成する方法は、温度センサに第１の
電圧を印加するステップと、書込み電流が複数の導体の
うちの１つに流れるようにするステップと、電流源にお
いて温度センサからの出力を受信するステップと、温度
センサからの出力に応じて書込み電流を調整するステッ
プとを含む。 【００１２】第２の態様によれば、デバイスの動作を停
止することなく、生成される書込み電流を調整すること
ができる。出力を生成するために温度センサによって用
いられる温度を書込み電流の生成と同時に得ることがで
きので、その書込み電流はメモリアレイ内のメモリセル
を切り替えるのに適している。さらに、書込み電流を、
書込みプロセスの複雑さを低減するアナログ動作を用い
て生成することができる。 【００１３】他の態様および利点は、添付の図面と共
に、以下の詳細な説明から明らかになるであろう。 【００１４】 【発明の実施の形態】以下に添付の図面を参照して本発
明の詳細な説明を行う。なお、図面において、同じの参
照番号は同じまたは同様の構成要素を指している。 【００１５】メモリデバイスにおける温度変動を補償す
るために可変の書込み電流を与えることができるメモリ
デバイスを、好ましい実施形態および図面を用いて説明
する。 【００１６】図３はメモリデバイス５０の概略図であ
る。メモリデバイス５０は、コントローラ５２と、列デ
コーダ５４と、行デコーダ５６と、メモリアレイ１００
と、書込み選択スイッチのバンク２００と、読出し／書
込み選択スイッチのバンク３００と、読出し／書込み選
択スイッチのバンク４００と、書込み終了選択スイッチ
のバンク５００と、センス増幅器６００と、電流源７０
０とを含む。メモリデバイス５０は３つの同じ電流源７
００を有するものとして示されているが、電流源の他の
実施形態を、メモリデバイス５０の１つあるいは複数の
場所において用いることができる。電流源の実施形態に
ついては、図７〜図１０を参照して詳細に後述する。 【００１７】コントローラ５２は、メモリデバイス５０
の読出しおよび書込み動作を制御する。コントローラ５
２は行デコーダ５６に接続され、行デコーダ５６に、読
出し／書込み（Ｒ／Ｗ）データおよびアドレスデータを
含むコマンドを送信する。行デコーダ５６はスイッチバ
ンク４００および５００内のスイッチのゲートに接続さ
れ、コントローラ５２からの命令にしたがってスイッチ
を開閉する。同様に、コントローラ５２は列デコーダ５
４に接続され、列デコーダ５４はスイッチバンク２００
および３００内のスイッチのゲートに接続される。メモ
リデバイス５０のスイッチはトランジスタとして示され
ている。しかしながら、たとえば、ＦＥＴやＭＯＳＦＥ
Ｔスイッチのようなスイッチ、および他のスイッチを用
いることもできる。 【００１８】メモリアレイ１００はメモリデバイス５０
のためのデータを格納する。メモリアレイ１００では、
行導体１１０が水平な行方向に延在し、列導体１２０が
垂直な列方向に延在する。行導体１１０は、メモリセル
１３０において列導体１２０と交差する。各メモリセル
１３０は、１または０のいずれかの二値状態を格納する
ことができる。図３には、説明のために、２４個のメモ
リセル１３０において交差する、３行の行導体１１０と
８列の列導体１２０が示されている。実際には、たとえ
ば、１０２４×１０２４以上のメモリセルのアレイを使
用することができる。 【００１９】書込み選択スイッチのバンク２００は、列
導体１２０を、電流源７００からの列書込み電流Ｉｙ
に、または、スイッチ２１４を介してグランド（アー
ス）に選択的に接続する。バンク２００に接続される電
流源７００は、列書込み電流源として機能する。スイッ
チ２１２は、列書込み電流源７００を、書込み選択スイ
ッチのバンク２００に選択的に接続する。読出し／書込
み選択スイッチのバンク３００は、列導体１２０を、電
流源７００からの列書込み電流Ｉｙに、またはスイッチ
３１４を介してグランドに選択的に接続する。またバン
ク３００は、列導体１２０をセンス増幅器６００にも選
択的に接続する。バンク３００に接続される電流源７０
０は、列書込み電流源として機能する。読出し／書込み
選択スイッチのバンク４００は、行導体１１０を、スイ
ッチ４１４を介して読出し電圧Ｖｒに、またスイッチ４
１２を介して行書込み電流Ｉｘに選択的に接続する。書
込み終了選択スイッチのバンク５００は、行導体１１０
をグランドに選択的に接続する。バンク４００に接続さ
れる電流源７００は行書込み電流源として機能する。 【００２０】１の状態、すなわち逆平行状態をメモリア
レイ１００内のメモリセル１３０に書き込むために、バ
ンク２００に接続された電流源７００から、選択された
メモリセル１３０が配置される列の列導体１２０に、列
書込み電流Ｉｙが供給される。同時に、行書込み電流Ｉ
ｘが、選択されたメモリセル１３０が配置される行の行
導体１１０に供給される。書込み電流ＩｘおよびＩｙに
よって生成される磁界ＨｘおよびＨｙは合成されて、メ
モリセル１３０の二値状態を０から１に変化させる。０
の状態をメモリセル１３０に書き込むために、行書込み
電流Ｉｘが上記のように加えられ、列書込み電流Ｉｙ
が、バンク３００に接続された電流源７００から加えら
れる。バンク３００に接続された電流源７００からの書
込み電流Ｉｙを「−Ｉｙ」とみなすことができ、バンク
２００に接続された電流源７００からの書込み電流Ｉｙ
を「＋Ｉｙ」とみなすことができる。 【００２１】メモリデバイス５０の動作中に、書込み電
流ＩｘおよびＩｙはメモリアレイ１００内に熱を生成す
る。さらに、メモリデバイス５０内の関連する回路が熱
を生成する。変化する周囲温度とともに、これらの要因
によって、メモリデバイス５０の温度が変動するように
なる。温度が変化することにより、メモリセル１３０の
保磁力、それゆえ臨界切替え磁界Ｈｃが、デバイス５０
の動作中に変動するようになる。図３に示すメモリデバ
イス５０では、電流源７００が保磁力の変化を補償する
ために変動する可変書込み電流Ｉｙ、Ｉｘを生成する。
電流源７００は、温度センサを含むことができ、また
は、電流源７００を温度センサに接続することができ
る。温度センサは、メモリアレイ１００の温度を検知
し、電流源７００に出力を与える。温度センサからの出
力はＩｘおよびＩｙを調整し、メモリセル１３０内の保
磁力の変化を補償する。保磁力と温度との間の関係を、
図４を参照して以下に説明する。 【００２２】図４は、メモリセル１３０のための保磁
力、すなわち臨界切替え磁界Ｈｃ対温度のグラフであ
る。メモリセル１３０を逆平行から平行に切り替えるた
めの臨界切替え磁界Ｈｃは、温度が増加するとともに減
少する。メモリセル１３０を平行から逆平行に切り替え
るための臨界切替え磁界Ｈｃは、温度が増加するととも
に増加する。いずれの場合においても、Ｈｃの大きさは
温度が増加するとともに減少する。図４に示されるデー
タは、二値状態間の切替えの対称性を示すシミュレーシ
ョンデータである。書込み電流ＩｘおよびＩｙがメモリ
アレイ１００内の選択されたメモリセル１３０に加えら
れる場合のような、メモリデバイス５０の動作中に、メ
モリアレイ１００の温度は変動するであろう。それゆ
え、メモリアレイ１００内の温度変動により、必要とさ
れる書込み電流ＩｘおよびＩｙが変化する。 【００２３】図５は、メモリセルの抵抗と、メモリセル
をプログラムするために用いられる書込み電流との関係
を示す、メモリセル切替え曲線のグラフである。実線
は、１および０の状態がメモリセルに書き込まれる際の
室温におけるメモリセルについての相対的な抵抗値を示
す。破線は、高温におけるメモリセルについての相対的
な抵抗値を示す。 【００２４】図６は、温度変動に対する書込み電流Ｉに
よる補償を示すプロセス図である。書込み電流ＩはＩｘ
またはＩｙを表すことができる。構成要素１０として記
号的に表されている温度センサは、加算装置（または加
算器）１６において、公称書込み電流１４と加算され
る、補償された電流１２を生成するための入力を与え
る。書込み電流Ｉの生成については以下でさらに詳述す
る。 【００２５】図７は、温度センサ７５０を含む電流源７
００の一実施形態の概略図である。電流源７００は、図
３に示される電流源７００のうちの任意のものに対応さ
せることができる。電流源７００は、温度センサ７５０
からの出力を用いて、温度センサ７５０からの出力に応
答して変化する可変電流Ｉを与える。図７では、温度セ
ンサ７５０からの出力は、温度センサ７５０の両端の電
圧Ｖである。可変電流Ｉは、温度センサ７５０によって
検出されるアレイ１００内の温度変動に起因して生じる
メモリセル１３０内の保磁力変動を補償するように変化
する。可変電流Ｉには、電流源７００が行導体に接続さ
れるか、列導体に接続されるかに応じて、行書込み電流
Ｉｘまたは列書込み電流Ｉｙのいずれかを用いることが
できる。電流源７００は、行導体１１０または列導体１
２０に対応させる（または一致させる）ことができる導
体に接続されるものとして示されている。抵抗Ｒ１は、
選択された行導体１１０または列導体１２０の抵抗を示
している。 【００２６】また電流源７００は、設定公称電流回路７
６０と、出力電流回路７７０とを含む。設定公称電流回
路７６０は、バイアス電圧ＶＢＩＡＳを与えるためのプ
ログラマブルデジタル−アナログ変換器（ＤＡＣ）７６
２を含む。バイアス電圧ＶＢ ＩＡＳは、抵抗Ｒ２を通し
てトランジスタ７６４のエミッタに接続される。温度セ
ンサ７５０は、温度が変化するのに応じて抵抗を変化さ
せるｎ個の能動デバイス（アクティブデバイス）７５２
を含む。温度センサ７５０の両端の電圧Ｖは、トランジ
スタ７６４のベースに接続される。能動デバイス７５２
の数ｎは、トランジスタ７６４における電圧Ｖが、メモ
リセル１３０の保磁力の変化を補償するために機能する
ように選択される。出力電流回路７７０は、トランジス
タ７６４のコレクタに流れ込む電流ＩＲＥＦをミラーリ
ングして、書込み電流Ｉを生成するためのカレントミラ
ー７７４を含む。 【００２７】電流源７００は以下のように動作する。電
圧ＶＤＤが温度センサ７５０および出力電流回路７７０
に印加される。ＤＡＣ７６２からのバイアス電圧Ｖ
ＢＩＡＳが、公称動作温度における公称動作電流Ｉ
ＲＥＦを設定する。たとえば、選択されたメモリセル１
３０に書込みを行うために書込み電流Ｉが生成されるこ
とになる場合には、ＤＡＣ７６２によって、低いバイア
ス電圧ＶＢＩＡＳが生成される。書込み電流Ｉを生成す
るために電流源７００が用いられていない場合には、イ
ネーブル制御線７４０によって、ＶＢＩＡＳを高い電圧
値に設定することができる。ＤＡＣ７６２はコントロー
ラ５２（図３を参照）に接続されることができ、選択さ
れたメモリセル１３０に書込みが行われるときに、コン
トローラ５２からコマンドを受信することができる。Ｄ
ＡＣ７６２は、メモリアレイ１００内の温度変動を補償
するためにＶＢＩＡＳを変更するようにプログラムされ
る必要はない。代わりに、ＶＢＩＡＳを、メモリアレイ
が所定の公称温度であるときに、選択されたメモリセル
１３０をプログラムするのに適するように選択されるＩ
ＲＥ Ｆのための公称値を生成するように設定することが
できる。トランジスタ７６４のベースにおいて検知され
る温度センサ７５０の両端の出力電圧Ｖが、メモリアレ
イ１００の現在の温度にしたがって公称ＩＲＥＦを調整
する。その後、カレントミラー７７４において電流Ｉ
ＲＥＦに対するミラー電流が生成され、導体１１０また
は１２０に書込み電流Iとして加えられる。電流Ｉ
ＲＥＦを適切に調整するために、温度センサ７５０の両
端の電圧Ｖは、メモリアレイ１００の温度が変動する際
に、メモリセル１３０の保磁力の変化にしたがって変化
する。 【００２８】上記の実施形態では、トランジスタ７６４
は、電流ＩＲＥＦを調整する制御要素として動作する。
トランジスタ７６４は、ＩＲＥＦを調整するためにベー
ス−エミッタ間電圧ＶＢＥ（すなわち、ＶＢＥ「Ｏ
Ｎ」）を使用する三端子デバイスとして示されている。
しかしながら、他の制御要素を用いることもできる。 【００２９】上記の実施形態によれば、電圧Ｖの作用に
よって、書込み電流Ｉがメモリアレイ１００内の温度変
動を自動的に補償する。それゆえ、書込み電流源７００
を較正するために、メモリデバイス５０の動作を停止す
る必要はない。さらに、書込み電流Ｉを調整するために
用いられるアレイ１００の温度は、メモリセル１３０の
現在の温度である。 【００３０】温度センサ７５０の両端の電圧Ｖを、温度
センサ７５０に対する能動デバイス７５２（このデバイ
スは、ある既知の特性を有する）の数ｎを適切に選択す
ることにより、メモリセル１３０の保磁力の変化に応じ
て変化するように構成することができる。能動デバイス
７５２の数ｎの選択について以下で説明する。 【００３１】図７では、能動デバイス７５２はダイオー
ドとして示されている。ダイオードの両端の電圧ＶＢＥ
は、式（１）にしたがって変化することがわかってい
る。 【数１】 ただし、ＶＢＥはダイオードの両端の電圧（ＶＢＥ「Ｏ
Ｎ」）であり、ｋ１はダイオードの特性に依存する定数
である。 【００３２】一実施形態では、シリコンＶＢＥダイオー
ドの場合に、ｋ１＝−２である。抵抗Ｒ２には、たとえ
ば薄膜抵抗を用いることができる。薄膜抵抗は式（２）
にしたがって変動することがわかっている。 【数２】 ただし、ｋ２は薄膜抵抗を製造するために用いられる材
料およびプロセスに依存する定数である。 【００３３】一実施形態では、薄膜抵抗Ｒ２について、
ｋ２＝１５００である。図７から、ｎ個のダイオード間
の電圧降下Ｖは以下のとおりである。 Ｖ＝ｎ・ＶＢＥ （３） 【００３４】電流ＩＲＥＦは、カレントミラーによって
生成されるような電流Ｉに基本的に等しい。すなわち、 【数３】 である。 【００３５】それゆえ、ＩＲＥＦは以下のように表すこ
とができる。 【数４】 ただし、ＶＢＩＡＳはＤＡＣ７６２によって供給される
バイアス電圧である。 【００３６】それゆえ、温度Ｔに対する電流Ｉの変化は
以下のように表すことができる。 【数５】 【００３７】アレイ１００の温度Ｔに対する電流Ｉの変
化率を、温度Ｔに対するメモリセル１３０の保磁力、す
なわちＨｃの変化率の実験的な測定値によって決定する
ことができる。図４は、アレイ１００について∂Ｉ／∂
Ｔを計算するために用いることができる、保磁力対温度
データの一例である。 【００３８】一旦、保磁力の変化率が決定されたなら、
必要とされる書込み電流の変化率∂Ｉ／∂Ｔを計算する
ことができる。必要とされる書込み電流Ｉの変化とメモ
リセル１３０の保磁力の変化との間の較正係数も、実験
データによって決定することができる。それゆえ、能動
デバイスの数ｎは、式（６）を用いて求めることができ
る。 【００３９】温度センサ７５０において、適切な数ｎの
能動デバイス７５２を用いることにより、温度センサ７
５０は、適切な出力電圧Ｖを、設定公称電流回路７６０
に与える。それゆえ、設定公称電流回路７６０によっ
て、書込み電流Ｉが、メモリアレイ１００内の温度変動
によって引き起こされる保磁力変動を補償するために直
ちに調整されるようにすることができる。 【００４０】温度センサ７５０は、メモリセル１３０の
温度を検出することができるメモリデバイス５０のどこ
にでも配置することができる。有利なことに、温度セン
サ７５０を、メモリアレイ１００の下に配置することが
できる。たとえば、メモリデバイス５０は半導体基板
（図示せず）を含むことができ、温度センサ７５０は、
メモリセル１３０の近辺の基板上に配置することがで
き、あるいは、基板にわたっての温度が比較的一様な場
合には他の場所に配置することができる。図３を参照す
ると、各電流源７００は個別の温度センサ７５０を含む
ことができ、または、共通の温度センサ７５０を、電流
源７００のうちの２つ以上に接続することができる。ア
レイ１００の温度をアレイ１００にわたって比較的一様
にすることができ（または、そのような場合があり）、
温度センサ７５０を、電流源７００の一部として一体化
することができる。それゆえ、温度センサをメモリセル
１３０に近接して配置する必要はない。 【００４１】上記の説明は、メモリセル１３０ついての
保磁力対温度の関数が、図４に示されるように、水平な
線について対称であるものと仮定している。平行−逆平
行および逆平行−平行切替え関数が、温度変動に対して
非対称である場合には、電流源７００は、選択されたメ
モリセル１３０に書き込まれることになる状態に応じて
変化するバイアス電圧ＶＢＩＡＳを用いることができ
る。 【００４２】図７では、能動デバイス７５２はＶＢＥダ
イオードとして示されている。そのダイオードは、アレ
イ１００の温度を、電流源７００によって用いるための
出力に変換するための変換器として動作する。ダイオー
ドに加えて、温度が変化するとともに抵抗が変化する他
の能動デバイスを変換器として用いることもできる。別
の変換器デバイスの例には、サーミスタ、ツェナーダイ
オードおよび薄膜抵抗が含まれる。これらのデバイス
は、電流源７００への出力を与えるために、単独で、あ
るいは他の温度検知変換器デバイスとともに用いること
ができる。 【００４３】図８は温度センサ８５０を有する代替的な
電流源８００を示す。電流源８００は、図３に示される
電流源７００の任意のものの代わりに用いることができ
る。電流源８００は、温度センサ８５０からの出力を用
いて、温度センサ８５０からの出力に応答する可変電流
Ｉを与える。図８では、温度センサからの出力は、温度
センサ８５０の両端の電圧Ｖである。可変電流Ｉには、
行書込み電流Ｉｘあるいは列書込み電流Ｉｙのいずれか
を用いることができる。 【００４４】電流源８００は、設定公称電流回路８６０
と、出力電流回路８７０とを含む。設定公称電流回路８
６０は、バイアス電圧ＶＢＩＡＳを与えるためのプログ
ラマブル（すなわち、プログラム可能な）ＤＡＣ８６２
を含む。バイアス電圧ＶＢＩ ＡＳは、抵抗Ｒ２を介し
て、トランジスタ８６４のコレクタに接続される。温度
センサ８５０は、アレイの温度が変化するのに応じて抵
抗が変化するｎ個の能動デバイス８５２を含む。数ｎの
選択については、詳細に後述する。温度センサ８５０の
両端の電圧Ｖは、トランジスタ制御要素７６４のベース
に接続され、温度が変動するのに応じてＩＲＥＦを調整
するように動作する。出力電流回路８７０は、トランジ
スタ８６４のエミッタから流れ出る電流ＩＲＥＦのミラ
ー電流を生成するためのカレントミラー８７４を含む。 【００４５】電流源８００は以下のように動作する。電
圧ＶＤＤが温度センサ８５０に印加される。ＶＡの電圧
が導体１１０、１２０に印加される。ここで、ＶＡに
は、電流源８００がメモリデバイス５０においていかに
用いられるかに応じて、ＶＤＤあるいはＶＤＤ／２のい
ずれかを用いることができる。 【００４６】ＤＡＣ８６２からのバイアス電圧Ｖ
ＢＩＡＳは、電圧ＶＤＤが書込み電流Ｉを生成するため
に用いられることになるか否かを決定する。書込み電流
Ｉを生成するために電流源８００が用いられていない場
合には、ＶＢＩＡＳを、イネーブル制御線８４０によっ
て高電圧値に設定することができる。ＤＡＣ８６２は、
コントローラ５２（図３を参照）に接続されることがで
き、選択されたメモリセル１３０に書き込むときに、コ
ントローラ５２からコマンドを受信することができる。
ＤＡＣ８６２を、メモリアレイ１００内の温度変動を補
償するためにＶＢＩＡ Ｓを変化させるようにプログラム
する必要はない。代わりに、ＶＢＩＡＳを、電流Ｉ
ＲＥＦのための公称値を生成するように設定することが
できる。トランジスタ８６４のベースにおいて検知され
る、温度センサ８５０の両端の出力電圧Ｖは、メモリア
レイ１００の現在の温度にしたがってＩＲＥＦを調整す
る。その後、カレントミラー８７４において電流Ｉ
ＲＥＦに対するミラー電流が生成される。 【００４７】上記の実施形態では、トランジスタ８６４
は、温度変動を補償するために電流ＩＲＥＦを調整する
制御要素として動作する。トランジスタ８６４は、ベー
ス−エミッタ間ＶＢＥ電圧（すなわち、ＶＢＥ「Ｏ
Ｎ」）をＩＲＥＦを調整するために用いる三端子デバイ
スとして示されている。しかしながら、他の制御要素を
用いることもできる。 【００４８】能動デバイス８５２の数ｎを以下のように
選択することができる。図８から以下の式が得られる。 【数６】 【００４９】Ｉは以下の式により計算することができ
る。 【数７】 【００５０】それゆえ、以下の式が成り立つ。 【数８】 【００５１】温度に対する電流の変化は以下のように表
すことができる。 【数９】 【００５２】∂Ｉ／∂Ｔは以下のように書き直すことが
できる。 【数１０】 【００５３】これらの式から、能動デバイス８５２の数
ｎは、能動デバイス８５２および抵抗Ｒ２についての実
験データおよび既知の特性を用いて計算することができ
る。 【００５４】図９は、図３に示されるメモリデバイス５
０内のメモリアレイ１００についての書込み動作を示す
簡略化した図である。図９に示される書込み構成におい
ては、電流源７００および８００のうちのいずれかを用
いることができる。図９では、アレイ１００内の左側に
あるメモリセル１３０は、二値状態のうちの１を有する
ようにプログラムされ、右側にあるメモリセル１３０は
二値状態のうちの０を有するようにプログラムされる。
スイッチバンク２００、３００、４００および５００、
ならびに図３からの他の構成要素は図９には示されてい
ない。 【００５５】アレイ１００をプログラムするために書込
み電流源７００が用いられる場合には、グランド電位の
電圧ＶＡを用いることができる。アレイ１００をプログ
ラムするために書込み電流源８００が用いられる場合に
は、図７および図８に示すように、導体１１０、１２０
にＶＤＤの電圧が印加される。電圧ＶＤＤを、図８に示
すように、アレイ１００の側面の、電流源８００の場所
とは反対側において、行導体１１０または列導体１２０
に印加することができる。 【００５６】図１０は、メモリアレイ１００についての
代替的な書込み動作を示す簡略化した図である。図１０
では、行書込み電流Ｉｘを生成するために、電流源７０
０または８００のうちのいずれかを用いることができ
る。二値状態のうちの１を書き込むために、電流源７０
０を用いて、列書込み電流Ｉｙを生成することができ、
二値状態のうちの０を書き込むために、電流源８００を
用いることができる。列導体１２０に対する電流源７０
０および８００の選択的な接続は、スイッチ１４０によ
って達成することができる。 【００５７】図１０の概略図では、スイッチ１４０に接
続される電流源７００、８００は、共通の温度センサと
の接続を共有できることが有利である。この特徴は、ア
レイ１００内の導体に電流源７００、８００を接続する
スイッチの数を低減する。 【００５８】図１１は、メモリデバイス５０の選択され
たメモリセル１３０をプログラムするための書込み電流
Ｉを生成するための方法を示す流れ図である。その方法
を、図７に示した電流源７００を参照して説明する。し
かしながら、その方法は、図８に示される電流源８００
を用いて書込み電流Ｉを生成するためにも適合するもの
である。書込み電流Ｉを、書込み電流ＩｘまたはＩｙと
して用いることができる。 【００５９】ステップＳ１０では、温度センサ７５０に
電圧が印加され、ステップＳ１２では、電流源７００に
電圧が印加される。温度センサ７５０および電流源７０
０が図７に示されるように共通の電圧ＶＤＤに接続され
る場合には、電圧の印加を同時に行うことができる。図
７に示す実施形態では、電圧ＶＤＤは、温度センサ７５
０と出力電流回路７７０の両方に印加される。温度セン
サ７５０と出力電流回路７７０（または、電流源７０
０）に印加される電圧を、メモリデバイス５０の動作中
に継続的に印加することができる。電流源７００の出力
は、選択された行導体あるいは列導体の一方の側に接続
され、グランド電位はその選択された導体の他方の側に
印加される。 【００６０】ステップＳ１４では、書込み動作がＤＡＣ
７６２によって許可される（すなわち、イネーブルにさ
れる）。コントローラ５２（図３を参照）は、ＤＡＣ７
６２に、書込み電流Ｉが電流源７００によって生成され
ることになることを示す信号を送信することにより、書
込み動作を許可することができる。その後、ＤＡＣ７６
２は、ＶＢＩＡＳを設定して、ＩＲＥＦがトランジスタ
制御要素７６４のコレクタに流れ込むようにすることが
できる。電流ＩおよびＩＲＥＦは、書込み動作を許可す
る結果として流れる。書込み電流Ｉは、基準電流Ｉ
ＲＥＦをミラーリングすることにより（ミラー電流とし
て）生成される。 【００６１】ステップＳ１６では、温度センサ７５０
が、制御要素７６４に出力電圧Ｖを与える。電圧ＶＤＤ
が、メモリデバイス５０の動作中に温度センサ７５０に
継続的に印加される場合には、電圧Ｖがトランジスタ７
６４のベースにおいて保持されるであろう。また出力電
圧Ｖは、メモリアレイ１００の温度が変動する際に、連
続的に変化するであろう。 【００６２】ステップＳ１８では、書込み電流Ｉが、ト
ランジスタ７６４において受け取られる電圧Ｖにしたが
って調整される。書込み電流Ｉは、出力電圧Ｖがトラン
ジスタ制御要素７６４を介してＩＲＥＦに影響を及ぼす
ことにより調整される。このプロセスは個別のステップ
として示されているが、実際には、温度センサ７５０か
らの出力電圧Ｖは書込み電流Ｉを連続的に調整するであ
ろう。なぜなら、能動デバイス７５２の抵抗値がアレイ
の温度とともに連続的に変動することになるためであ
る。 【００６３】選択されたメモリセル１３０をプログラム
するために、ＩｘおよびＩｙとすることができる２つの
書込み電流Ｉがそれぞれ行導体１１０および列導体１２
０に沿って加えられる。上記の方法を用いて、Ｉｘおよ
びＩｙの両方を生成することができる。 【００６４】書込み電流Ｉを生成するための上記の方法
によれば、温度センサ７５０は、メモリアレイ１００内
の温度変動を補償するために、書込み電流Ｉが連続して
調整されるようにする。それゆえ、その方法は、書込み
回路を較正するために、メモリデバイス５０の動作を停
止する必要はない。書込み動作が許可されると、書込み
電流Ｉは、メモリアレイ１００内の温度変動を補償する
ように自動的に調整される。 【００６５】さらに別の利点として、アレイの温度の変
動に対して電流源７００を較正するために、書込み回路
をプログラムし直す必要がない。一旦、温度センサ７５
０が、メモリセル１３０の保磁力の変化を補償するよう
に構成されたなら、メモリデバイス５０は、較正するこ
となく動作することができる。さらに、この方法によれ
ば、現在の温度値を用いて、書込み電流Ｉを調整できる
ようになる。 【００６６】図３に示すセンス増幅器６００は、メモリ
デバイス５０内のメモリセル１３０の二値状態を検出す
るためのセンシングデバイスの一例である。実際には、
たとえば、トランスインピーダンスセンス増幅器（tran
s-impedance sense amplifier）、電荷注入センス増幅
器（charge-injection sense amplifier）、差動センス
増幅器、あるいはデジタル差動センス増幅器のような他
のセンシングデバイスを用いることもできる。メモリセ
ル１３０の二値状態を読み取るために、１つのセンス増
幅器６００が図３に示されている。実際には、メモリア
レイに、さらに多くのセンシングデバイスを接続するこ
とができる。たとえば、メモリアレイ内の各列導体に対
して１つの増幅器を設けることができる。 【００６７】メモリアレイ内に０および１の状態を書き
込むための電流に関する取り決めは自由であり、メモリ
デバイス５０の任意の所望の用途に適合するように割り
当て直すことができる。 【００６８】メモリアレイ１００において用いられるメ
モリセル１３０には、書込み電流に応答する任意のタイ
プのメモリセルを用いることができる。たとえば、巨大
磁気抵抗（ＧＭＲ）デバイス、磁気トンネル接合（ＭＴ
Ｊ）および他のタイプのメモリセルのようなメモリセル
を、メモリアレイ１００において用いることができる。 【００６９】メモリデバイス５０は、幅広い用途におい
て用いられることができる。１つの用途は、ＭＲＡＭ記
憶モジュールを有するコンピューティングデバイスであ
る。ＭＲＡＭ記憶モジュールは、長期記憶のために１つ
あるいは複数のＭＲＡＭメモリアレイを含む場合があ
る。 【００７０】ＭＲＡＭ記憶モジュールは、ラップトップ
コンピュータ、パーソナルコンピュータおよびサーバの
ような装置に使用することができる。 【００７１】上記の実施形態による温度補償型電圧源
を、メモリアレイとともに用いることもできる。 【００７２】メモリデバイス５０を典型的な実施形態を
参照して説明したが、多くの変更形態が当業者には容易
に明らかであり、本開示はそのような変形形態を網羅す
ることを意図している。 【００７３】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．メモリデバイス（５０）であって、メモリアレイ
（１００）と、第１の電流源（７００、８００）と、第
２の電流源（７００、８００）とを備え、前記メモリア
レイ（１００）は、基板と、該基板上に配置されるメモ
リセル（１３０）のアレイ（１００）と、前記メモリセ
ル（１３０）に結合される複数の第１の導体（１１０）
と、前記メモリセル（１３０）に結合される複数の第２
の導体（１２０）とを備え、前記第１の導体（１１０）
は前記第２の導体（１２０）と前記メモリセル（１３
０）において交差し、前記第１の電流源（７００、８０
０）は、前記第１の導体（１１０）に選択的に結合さ
れ、選択された第１の導体（１１０）に第１の書込み電
流を与えることが可能であり、前記第１の電流源は、前
記メモリアレイ（１００）の温度を検知するために配置
される第１の温度センサ（７５０、８５０）を備え、前
記第１の温度センサ（７５０、８５０）は、前記第１の
書込み電流を調整し、前記メモリアレイ（１００）内の
温度変動を補償するための出力を与え、前記第２の電流
源（７００、８００）は、前記第２の導体（１２０）に
選択的に結合されることからなる、メモリデバイス。 ２．前記第１の温度センサ（７５０、８５０）は、温度
とともに変動する抵抗を有する複数の能動デバイス（７
５２、８５２）を含む、上項１に記載のメモリデバイ
ス。 ３．前記第１の温度センサ（７５０、８５０）は、前記
第１の電流源（７００、８００）の制御要素（７６４、
８６４）に結合される、上項１に記載のメモリデバイ
ス。 ４．前記制御要素（７６４、８６４）は基準電流の流れ
を制御する、上項３に記載のメモリデバイス。 ５．前記電流源（７００、８００）は、前記基準電流か
ら前記第１の書込み電流を生成する、上項７に記載のメ
モリデバイス。 ６．前記第１の温度センサ（７５０、８５０）は、第１
の書込み電流が生成される間に前記出力を与える、上項
１に記載のメモリデバイス。 ７．前記第２の電流源（７００、８００）は、前記メモ
リアレイ（１００）の温度を検知するために配置される
第２の温度センサ（７５０、８５０）を備え、前記第２
の温度センサ（７５０、８５０）は、前記第２の電流源
（７００、８００）によって生成される第２の書込み電
流を調整し、前記メモリアレイ（１００）内の温度変動
を補償するための出力を与える、上項１に記載のメモリ
デバイス。 ８．メモリデバイス（５０）において書込み電流を生成
する方法であって、前記メモリデバイス（５０）は、メ
モリセル（１３０）のアレイ（１００）と、前記メモリ
セル（１３０）に結合される複数の第１の導体と、前記
メモリセル（１３０）に結合される複数の第２の導体
（１２０）と、少なくとも１つの温度センサ（７５０、
８５０）を有する少なくとも１つの電流源（７００、８
００）とを備え、前記方法は、書込み電流が前記第１の
導体（１１０）のうちの１つに流れることができるよう
にするステップと、前記電流源（７００、８００）の前
記温度センサ（７５０、８５０）からの出力を受け取る
ステップと、前記温度センサ（７５０、８５０）からの
前記出力を用いて、前記書込み電流を生成するステップ
含む、方法。 ９．前記温度センサ（７５０、８５０）からの出力を受
け取る前記ステップは、前記電流源（７００、８００）
の制御要素（７６４、８６４）において、前記温度セン
サ（７５０、８５０）の電圧を受け取るステップを含
む、上項８に記載の方法。１０．前記書込み電流を生成
する前記ステップは、前記書込み電流が生成される間
に、該書込み電流を調整するステップを含む、上項８に
記載の方法。 【００７４】本発明のメモリデバイス(50)は、基板を有
するメモリアレイ(100)、基板上に配置されたメモリセ
ル(130)のアレイ、メモリセルに結合された行導体(11
0)、メモリセル(130)に結合された列導体(120)を備え
る。メモリデバイス(50)は、また、メモリアレイ(100)
の温度変化に応答する可変の書込み電流を生成する電流
源(700,800)を備える。可変の書込み電流は、アレイの
温度が変化するに従い変化するメモリセル(130)の保持
力の変化を調整するように生成される。電流源(700,80
0)は、書込み電流を正確に調整することができるように
するために、電流センサに対して連続的かつ即時に出力
を提供する温度センサ(750,850)を備えることができ
る。メモリデバイス(50)の動作を停止して電流源を較正
する必要はない。さらに、電流源(700,800)は、書込み
電流を正確に調整することができる。なぜなら、出力を
生成するために温度センサによって使用される温度を、
書込み電流の生成と同時に取得することができるからで
ある。 【００７５】 【発明の効果】本発明によれば、過度に複雑にすること
なく、メモリアレイ内の保磁力の変化を正確に補償する
ことができるメモリデバイスを実現することができる。
リデバイス（交差点メモリデバイスともいう。尚、本明
細書においては、デバイスには装置も含まれる）であ
る。より具体的には、本発明の技術分野は、メモリアレ
イ内の温度変動の結果として生じる保磁力変化を補償す
るために、書込み電流を変化させる書込み回路を有する
メモリデバイスである。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（ＭＲＡ
Ｍ）は１つの提案されているタイプの不揮発性メモリで
ある。ＭＲＡＭデバイスからのデータのアクセスは、ハ
ードドライブのような従来の長期記憶デバイスからのデ
ータのアクセスよりはるかに速い。図１は、行導体１４
と列導体１６との交点に配置された抵抗性メモリセル１
２を有する従来のＭＲＡＭメモリアレイ１０を示す。各
メモリセル１２は、「１」および「０」の二値状態を格
納することができる。 【０００３】図２は従来のＭＲＡＭメモリセル１２を示
す。メモリセル１２はピン止め層（pinned layer：ピン
止めされた層）２４および自由層（フリー層）１８を含
む。ピン止め層２４は、矢印２６によって示される、固
定された向きを有する磁化を有する。自由層１８の磁化
は、双方向の矢印２８によって示されており、自由層１
８の「容易軸」に沿った２つの方向のうちのいずれかに
向けられることができる。自由層１８およびピン止め層
２４の磁化が同じ方向である場合には、メモリセル１２
の向きは「平行」である。それらの磁化が逆方向である
場合には、向きは「逆平行」である。２つの向きはそれ
ぞれ「１」および「０」の二値状態に対応する。自由層
１８およびピン止め層２４は、絶縁性トンネル障壁層２
０によって分離される。絶縁性トンネル障壁層２０によ
って、自由層１８とピン止め層２４との間に、量子力学
的トンネル効果が生じることが可能になる。このトンネ
ル効果は電子スピン依存であり、このため、メモリセル
１２の抵抗は、自由層１８およびピン止め層２４の相対
的な磁化の向きの関数になる。 【０００４】メモリアレイ１０内の各メモリセル１２
は、書込み動作によって変更される二値状態を有するこ
とができる。選択されたメモリセル１２において交差す
る行導体１４および列導体１６に供給される書込み電流
ＩｘおよびＩｙが、ピン止め層２４に対して平行と逆平
行との間で自由層１８の磁化を切り替える。列導体１６
を通って電流Ｉｙが流れる結果として磁界Ｈｘが生じ、
行導体１４を通って電流Ｉｘが流れる結果として磁界Ｈ
ｙが生じる。磁界ＨｘとＨｙは合成されて、メモリセル
１２の磁化の向きを平行から逆平行に切り替える。電流
Ｉｘとともに電流−Ｉｙを加えて、メモリセル１２（の
磁化）を平行に戻すことができる。 【０００５】メモリセル１２の状態を平行から逆平行
に、あるいはその逆に切り替えるために、＋／−Ｈｘお
よびＨｙによって生成される合成磁界は、メモリセル１
２の臨界切替え磁界（critical switching field）Ｈｃ
よりも大きくなる。ＩｘおよびＩｙのための電流の大き
さは、ＨｘおよびＨｙが小さすぎると、選択されたメモ
リセル１２の向きが切り替わらないので、注意深く選択
されなければならない。ＨｘおよびＨｙが大きすぎる
と、選択されたメモリセル１２の行導体１４あるいは列
導体１６上のメモリセル１２が、単独で作用するＨｘあ
るいはＨｙのいずれか一方の作用によって切り替えられ
る場合がある。これらの選択されないメモリセル１２
は、「半分選択された」メモリセルと呼ばれる。 【０００６】１つのアレイを動作させ、周囲温度が変化
することにより、そのアレイの温度が変動し、それによ
りメモリセルの保磁力が変化するようになるので、従来
のＭＲＡＭアレイにおいては問題が生じる。メモリセル
の保磁力の変化は、臨界切替え磁界Ｈｃを変化させ、そ
れはさらに、セルの状態を切り替えるために必要とされ
る磁界ＨｘおよびＨｙを変化させる。この条件によっ
て、ＩｘまたはＩｙ単独の作用に起因して半分選択され
たメモリセルの行全体または列全体がプログラムされる
ことになる可能性が高くなるか、あるいは書込み電流Ｉ
ｘおよびＩｙが選択されたメモリセルを切り替えるには
不十分になる可能性が高くなる。 【０００７】 【発明が解決しようとする課題】それゆえ、本発明の目
的は、メモリアレイ内の保磁力の変化を正確に補償する
ことができるメモリデバイスを提供することである。本
発明の別の目的は、過度に複雑にすることなく、保磁力
の変化を補償することができるメモリデバイスを提供す
ることである。 【０００８】 【課題を解決するための手段】第１の態様によれば、メ
モリデバイスは、基板と、基板上に配置されるメモリセ
ルのアレイと、メモリセルに結合される複数の行導体
と、メモリセルに結合される複数の列導体とを有するメ
モリアレイを含む。また、そのメモリデバイスは、メモ
リアレイ内の温度変化に応じて、可変の書込み電流を生
成する１つあるいは複数の電流源も含む。可変書込み電
流は、アレイの温度が変化する際のメモリセルの保磁力
の変化を吸収または調整するように生成される。電流源
は、電流源によって生成される書込み電流を正確に調整
できるようにするために、継続的に直ちに出力を与える
ことができる温度センサを含む。 【０００９】第１の態様によれば、電流源は、温度セン
サからの出力に応じて、アレイ内の温度変動を自動的に
補償することができる。電流源を較正するために、メモ
リデバイスの動作を停止する必要はない。また、第１の
態様によれば、出力を生成するために温度センサによっ
て用いられる温度が書込み電流の生成と同時に得られる
ので、電流源は書込み電流に対して正確な調整を行うこ
とができる。 【００１０】また、第１の態様によれば、書込み電流の
調整を、温度センサからのアナログ入力によって行うこ
とができる。書込み電流を調整するためにデジタル処理
が必要とされないため、メモリデバイスの複雑さが低減
される。 【００１１】第２の態様によれば、メモリデバイスにお
いて書込み電流を生成する方法は、温度センサに第１の
電圧を印加するステップと、書込み電流が複数の導体の
うちの１つに流れるようにするステップと、電流源にお
いて温度センサからの出力を受信するステップと、温度
センサからの出力に応じて書込み電流を調整するステッ
プとを含む。 【００１２】第２の態様によれば、デバイスの動作を停
止することなく、生成される書込み電流を調整すること
ができる。出力を生成するために温度センサによって用
いられる温度を書込み電流の生成と同時に得ることがで
きので、その書込み電流はメモリアレイ内のメモリセル
を切り替えるのに適している。さらに、書込み電流を、
書込みプロセスの複雑さを低減するアナログ動作を用い
て生成することができる。 【００１３】他の態様および利点は、添付の図面と共
に、以下の詳細な説明から明らかになるであろう。 【００１４】 【発明の実施の形態】以下に添付の図面を参照して本発
明の詳細な説明を行う。なお、図面において、同じの参
照番号は同じまたは同様の構成要素を指している。 【００１５】メモリデバイスにおける温度変動を補償す
るために可変の書込み電流を与えることができるメモリ
デバイスを、好ましい実施形態および図面を用いて説明
する。 【００１６】図３はメモリデバイス５０の概略図であ
る。メモリデバイス５０は、コントローラ５２と、列デ
コーダ５４と、行デコーダ５６と、メモリアレイ１００
と、書込み選択スイッチのバンク２００と、読出し／書
込み選択スイッチのバンク３００と、読出し／書込み選
択スイッチのバンク４００と、書込み終了選択スイッチ
のバンク５００と、センス増幅器６００と、電流源７０
０とを含む。メモリデバイス５０は３つの同じ電流源７
００を有するものとして示されているが、電流源の他の
実施形態を、メモリデバイス５０の１つあるいは複数の
場所において用いることができる。電流源の実施形態に
ついては、図７〜図１０を参照して詳細に後述する。 【００１７】コントローラ５２は、メモリデバイス５０
の読出しおよび書込み動作を制御する。コントローラ５
２は行デコーダ５６に接続され、行デコーダ５６に、読
出し／書込み（Ｒ／Ｗ）データおよびアドレスデータを
含むコマンドを送信する。行デコーダ５６はスイッチバ
ンク４００および５００内のスイッチのゲートに接続さ
れ、コントローラ５２からの命令にしたがってスイッチ
を開閉する。同様に、コントローラ５２は列デコーダ５
４に接続され、列デコーダ５４はスイッチバンク２００
および３００内のスイッチのゲートに接続される。メモ
リデバイス５０のスイッチはトランジスタとして示され
ている。しかしながら、たとえば、ＦＥＴやＭＯＳＦＥ
Ｔスイッチのようなスイッチ、および他のスイッチを用
いることもできる。 【００１８】メモリアレイ１００はメモリデバイス５０
のためのデータを格納する。メモリアレイ１００では、
行導体１１０が水平な行方向に延在し、列導体１２０が
垂直な列方向に延在する。行導体１１０は、メモリセル
１３０において列導体１２０と交差する。各メモリセル
１３０は、１または０のいずれかの二値状態を格納する
ことができる。図３には、説明のために、２４個のメモ
リセル１３０において交差する、３行の行導体１１０と
８列の列導体１２０が示されている。実際には、たとえ
ば、１０２４×１０２４以上のメモリセルのアレイを使
用することができる。 【００１９】書込み選択スイッチのバンク２００は、列
導体１２０を、電流源７００からの列書込み電流Ｉｙ
に、または、スイッチ２１４を介してグランド（アー
ス）に選択的に接続する。バンク２００に接続される電
流源７００は、列書込み電流源として機能する。スイッ
チ２１２は、列書込み電流源７００を、書込み選択スイ
ッチのバンク２００に選択的に接続する。読出し／書込
み選択スイッチのバンク３００は、列導体１２０を、電
流源７００からの列書込み電流Ｉｙに、またはスイッチ
３１４を介してグランドに選択的に接続する。またバン
ク３００は、列導体１２０をセンス増幅器６００にも選
択的に接続する。バンク３００に接続される電流源７０
０は、列書込み電流源として機能する。読出し／書込み
選択スイッチのバンク４００は、行導体１１０を、スイ
ッチ４１４を介して読出し電圧Ｖｒに、またスイッチ４
１２を介して行書込み電流Ｉｘに選択的に接続する。書
込み終了選択スイッチのバンク５００は、行導体１１０
をグランドに選択的に接続する。バンク４００に接続さ
れる電流源７００は行書込み電流源として機能する。 【００２０】１の状態、すなわち逆平行状態をメモリア
レイ１００内のメモリセル１３０に書き込むために、バ
ンク２００に接続された電流源７００から、選択された
メモリセル１３０が配置される列の列導体１２０に、列
書込み電流Ｉｙが供給される。同時に、行書込み電流Ｉ
ｘが、選択されたメモリセル１３０が配置される行の行
導体１１０に供給される。書込み電流ＩｘおよびＩｙに
よって生成される磁界ＨｘおよびＨｙは合成されて、メ
モリセル１３０の二値状態を０から１に変化させる。０
の状態をメモリセル１３０に書き込むために、行書込み
電流Ｉｘが上記のように加えられ、列書込み電流Ｉｙ
が、バンク３００に接続された電流源７００から加えら
れる。バンク３００に接続された電流源７００からの書
込み電流Ｉｙを「−Ｉｙ」とみなすことができ、バンク
２００に接続された電流源７００からの書込み電流Ｉｙ
を「＋Ｉｙ」とみなすことができる。 【００２１】メモリデバイス５０の動作中に、書込み電
流ＩｘおよびＩｙはメモリアレイ１００内に熱を生成す
る。さらに、メモリデバイス５０内の関連する回路が熱
を生成する。変化する周囲温度とともに、これらの要因
によって、メモリデバイス５０の温度が変動するように
なる。温度が変化することにより、メモリセル１３０の
保磁力、それゆえ臨界切替え磁界Ｈｃが、デバイス５０
の動作中に変動するようになる。図３に示すメモリデバ
イス５０では、電流源７００が保磁力の変化を補償する
ために変動する可変書込み電流Ｉｙ、Ｉｘを生成する。
電流源７００は、温度センサを含むことができ、また
は、電流源７００を温度センサに接続することができ
る。温度センサは、メモリアレイ１００の温度を検知
し、電流源７００に出力を与える。温度センサからの出
力はＩｘおよびＩｙを調整し、メモリセル１３０内の保
磁力の変化を補償する。保磁力と温度との間の関係を、
図４を参照して以下に説明する。 【００２２】図４は、メモリセル１３０のための保磁
力、すなわち臨界切替え磁界Ｈｃ対温度のグラフであ
る。メモリセル１３０を逆平行から平行に切り替えるた
めの臨界切替え磁界Ｈｃは、温度が増加するとともに減
少する。メモリセル１３０を平行から逆平行に切り替え
るための臨界切替え磁界Ｈｃは、温度が増加するととも
に増加する。いずれの場合においても、Ｈｃの大きさは
温度が増加するとともに減少する。図４に示されるデー
タは、二値状態間の切替えの対称性を示すシミュレーシ
ョンデータである。書込み電流ＩｘおよびＩｙがメモリ
アレイ１００内の選択されたメモリセル１３０に加えら
れる場合のような、メモリデバイス５０の動作中に、メ
モリアレイ１００の温度は変動するであろう。それゆ
え、メモリアレイ１００内の温度変動により、必要とさ
れる書込み電流ＩｘおよびＩｙが変化する。 【００２３】図５は、メモリセルの抵抗と、メモリセル
をプログラムするために用いられる書込み電流との関係
を示す、メモリセル切替え曲線のグラフである。実線
は、１および０の状態がメモリセルに書き込まれる際の
室温におけるメモリセルについての相対的な抵抗値を示
す。破線は、高温におけるメモリセルについての相対的
な抵抗値を示す。 【００２４】図６は、温度変動に対する書込み電流Ｉに
よる補償を示すプロセス図である。書込み電流ＩはＩｘ
またはＩｙを表すことができる。構成要素１０として記
号的に表されている温度センサは、加算装置（または加
算器）１６において、公称書込み電流１４と加算され
る、補償された電流１２を生成するための入力を与え
る。書込み電流Ｉの生成については以下でさらに詳述す
る。 【００２５】図７は、温度センサ７５０を含む電流源７
００の一実施形態の概略図である。電流源７００は、図
３に示される電流源７００のうちの任意のものに対応さ
せることができる。電流源７００は、温度センサ７５０
からの出力を用いて、温度センサ７５０からの出力に応
答して変化する可変電流Ｉを与える。図７では、温度セ
ンサ７５０からの出力は、温度センサ７５０の両端の電
圧Ｖである。可変電流Ｉは、温度センサ７５０によって
検出されるアレイ１００内の温度変動に起因して生じる
メモリセル１３０内の保磁力変動を補償するように変化
する。可変電流Ｉには、電流源７００が行導体に接続さ
れるか、列導体に接続されるかに応じて、行書込み電流
Ｉｘまたは列書込み電流Ｉｙのいずれかを用いることが
できる。電流源７００は、行導体１１０または列導体１
２０に対応させる（または一致させる）ことができる導
体に接続されるものとして示されている。抵抗Ｒ１は、
選択された行導体１１０または列導体１２０の抵抗を示
している。 【００２６】また電流源７００は、設定公称電流回路７
６０と、出力電流回路７７０とを含む。設定公称電流回
路７６０は、バイアス電圧ＶＢＩＡＳを与えるためのプ
ログラマブルデジタル−アナログ変換器（ＤＡＣ）７６
２を含む。バイアス電圧ＶＢ ＩＡＳは、抵抗Ｒ２を通し
てトランジスタ７６４のエミッタに接続される。温度セ
ンサ７５０は、温度が変化するのに応じて抵抗を変化さ
せるｎ個の能動デバイス（アクティブデバイス）７５２
を含む。温度センサ７５０の両端の電圧Ｖは、トランジ
スタ７６４のベースに接続される。能動デバイス７５２
の数ｎは、トランジスタ７６４における電圧Ｖが、メモ
リセル１３０の保磁力の変化を補償するために機能する
ように選択される。出力電流回路７７０は、トランジス
タ７６４のコレクタに流れ込む電流ＩＲＥＦをミラーリ
ングして、書込み電流Ｉを生成するためのカレントミラ
ー７７４を含む。 【００２７】電流源７００は以下のように動作する。電
圧ＶＤＤが温度センサ７５０および出力電流回路７７０
に印加される。ＤＡＣ７６２からのバイアス電圧Ｖ
ＢＩＡＳが、公称動作温度における公称動作電流Ｉ
ＲＥＦを設定する。たとえば、選択されたメモリセル１
３０に書込みを行うために書込み電流Ｉが生成されるこ
とになる場合には、ＤＡＣ７６２によって、低いバイア
ス電圧ＶＢＩＡＳが生成される。書込み電流Ｉを生成す
るために電流源７００が用いられていない場合には、イ
ネーブル制御線７４０によって、ＶＢＩＡＳを高い電圧
値に設定することができる。ＤＡＣ７６２はコントロー
ラ５２（図３を参照）に接続されることができ、選択さ
れたメモリセル１３０に書込みが行われるときに、コン
トローラ５２からコマンドを受信することができる。Ｄ
ＡＣ７６２は、メモリアレイ１００内の温度変動を補償
するためにＶＢＩＡＳを変更するようにプログラムされ
る必要はない。代わりに、ＶＢＩＡＳを、メモリアレイ
が所定の公称温度であるときに、選択されたメモリセル
１３０をプログラムするのに適するように選択されるＩ
ＲＥ Ｆのための公称値を生成するように設定することが
できる。トランジスタ７６４のベースにおいて検知され
る温度センサ７５０の両端の出力電圧Ｖが、メモリアレ
イ１００の現在の温度にしたがって公称ＩＲＥＦを調整
する。その後、カレントミラー７７４において電流Ｉ
ＲＥＦに対するミラー電流が生成され、導体１１０また
は１２０に書込み電流Iとして加えられる。電流Ｉ
ＲＥＦを適切に調整するために、温度センサ７５０の両
端の電圧Ｖは、メモリアレイ１００の温度が変動する際
に、メモリセル１３０の保磁力の変化にしたがって変化
する。 【００２８】上記の実施形態では、トランジスタ７６４
は、電流ＩＲＥＦを調整する制御要素として動作する。
トランジスタ７６４は、ＩＲＥＦを調整するためにベー
ス−エミッタ間電圧ＶＢＥ（すなわち、ＶＢＥ「Ｏ
Ｎ」）を使用する三端子デバイスとして示されている。
しかしながら、他の制御要素を用いることもできる。 【００２９】上記の実施形態によれば、電圧Ｖの作用に
よって、書込み電流Ｉがメモリアレイ１００内の温度変
動を自動的に補償する。それゆえ、書込み電流源７００
を較正するために、メモリデバイス５０の動作を停止す
る必要はない。さらに、書込み電流Ｉを調整するために
用いられるアレイ１００の温度は、メモリセル１３０の
現在の温度である。 【００３０】温度センサ７５０の両端の電圧Ｖを、温度
センサ７５０に対する能動デバイス７５２（このデバイ
スは、ある既知の特性を有する）の数ｎを適切に選択す
ることにより、メモリセル１３０の保磁力の変化に応じ
て変化するように構成することができる。能動デバイス
７５２の数ｎの選択について以下で説明する。 【００３１】図７では、能動デバイス７５２はダイオー
ドとして示されている。ダイオードの両端の電圧ＶＢＥ
は、式（１）にしたがって変化することがわかってい
る。 【数１】 ただし、ＶＢＥはダイオードの両端の電圧（ＶＢＥ「Ｏ
Ｎ」）であり、ｋ１はダイオードの特性に依存する定数
である。 【００３２】一実施形態では、シリコンＶＢＥダイオー
ドの場合に、ｋ１＝−２である。抵抗Ｒ２には、たとえ
ば薄膜抵抗を用いることができる。薄膜抵抗は式（２）
にしたがって変動することがわかっている。 【数２】 ただし、ｋ２は薄膜抵抗を製造するために用いられる材
料およびプロセスに依存する定数である。 【００３３】一実施形態では、薄膜抵抗Ｒ２について、
ｋ２＝１５００である。図７から、ｎ個のダイオード間
の電圧降下Ｖは以下のとおりである。 Ｖ＝ｎ・ＶＢＥ （３） 【００３４】電流ＩＲＥＦは、カレントミラーによって
生成されるような電流Ｉに基本的に等しい。すなわち、 【数３】 である。 【００３５】それゆえ、ＩＲＥＦは以下のように表すこ
とができる。 【数４】 ただし、ＶＢＩＡＳはＤＡＣ７６２によって供給される
バイアス電圧である。 【００３６】それゆえ、温度Ｔに対する電流Ｉの変化は
以下のように表すことができる。 【数５】 【００３７】アレイ１００の温度Ｔに対する電流Ｉの変
化率を、温度Ｔに対するメモリセル１３０の保磁力、す
なわちＨｃの変化率の実験的な測定値によって決定する
ことができる。図４は、アレイ１００について∂Ｉ／∂
Ｔを計算するために用いることができる、保磁力対温度
データの一例である。 【００３８】一旦、保磁力の変化率が決定されたなら、
必要とされる書込み電流の変化率∂Ｉ／∂Ｔを計算する
ことができる。必要とされる書込み電流Ｉの変化とメモ
リセル１３０の保磁力の変化との間の較正係数も、実験
データによって決定することができる。それゆえ、能動
デバイスの数ｎは、式（６）を用いて求めることができ
る。 【００３９】温度センサ７５０において、適切な数ｎの
能動デバイス７５２を用いることにより、温度センサ７
５０は、適切な出力電圧Ｖを、設定公称電流回路７６０
に与える。それゆえ、設定公称電流回路７６０によっ
て、書込み電流Ｉが、メモリアレイ１００内の温度変動
によって引き起こされる保磁力変動を補償するために直
ちに調整されるようにすることができる。 【００４０】温度センサ７５０は、メモリセル１３０の
温度を検出することができるメモリデバイス５０のどこ
にでも配置することができる。有利なことに、温度セン
サ７５０を、メモリアレイ１００の下に配置することが
できる。たとえば、メモリデバイス５０は半導体基板
（図示せず）を含むことができ、温度センサ７５０は、
メモリセル１３０の近辺の基板上に配置することがで
き、あるいは、基板にわたっての温度が比較的一様な場
合には他の場所に配置することができる。図３を参照す
ると、各電流源７００は個別の温度センサ７５０を含む
ことができ、または、共通の温度センサ７５０を、電流
源７００のうちの２つ以上に接続することができる。ア
レイ１００の温度をアレイ１００にわたって比較的一様
にすることができ（または、そのような場合があり）、
温度センサ７５０を、電流源７００の一部として一体化
することができる。それゆえ、温度センサをメモリセル
１３０に近接して配置する必要はない。 【００４１】上記の説明は、メモリセル１３０ついての
保磁力対温度の関数が、図４に示されるように、水平な
線について対称であるものと仮定している。平行−逆平
行および逆平行−平行切替え関数が、温度変動に対して
非対称である場合には、電流源７００は、選択されたメ
モリセル１３０に書き込まれることになる状態に応じて
変化するバイアス電圧ＶＢＩＡＳを用いることができ
る。 【００４２】図７では、能動デバイス７５２はＶＢＥダ
イオードとして示されている。そのダイオードは、アレ
イ１００の温度を、電流源７００によって用いるための
出力に変換するための変換器として動作する。ダイオー
ドに加えて、温度が変化するとともに抵抗が変化する他
の能動デバイスを変換器として用いることもできる。別
の変換器デバイスの例には、サーミスタ、ツェナーダイ
オードおよび薄膜抵抗が含まれる。これらのデバイス
は、電流源７００への出力を与えるために、単独で、あ
るいは他の温度検知変換器デバイスとともに用いること
ができる。 【００４３】図８は温度センサ８５０を有する代替的な
電流源８００を示す。電流源８００は、図３に示される
電流源７００の任意のものの代わりに用いることができ
る。電流源８００は、温度センサ８５０からの出力を用
いて、温度センサ８５０からの出力に応答する可変電流
Ｉを与える。図８では、温度センサからの出力は、温度
センサ８５０の両端の電圧Ｖである。可変電流Ｉには、
行書込み電流Ｉｘあるいは列書込み電流Ｉｙのいずれか
を用いることができる。 【００４４】電流源８００は、設定公称電流回路８６０
と、出力電流回路８７０とを含む。設定公称電流回路８
６０は、バイアス電圧ＶＢＩＡＳを与えるためのプログ
ラマブル（すなわち、プログラム可能な）ＤＡＣ８６２
を含む。バイアス電圧ＶＢＩ ＡＳは、抵抗Ｒ２を介し
て、トランジスタ８６４のコレクタに接続される。温度
センサ８５０は、アレイの温度が変化するのに応じて抵
抗が変化するｎ個の能動デバイス８５２を含む。数ｎの
選択については、詳細に後述する。温度センサ８５０の
両端の電圧Ｖは、トランジスタ制御要素７６４のベース
に接続され、温度が変動するのに応じてＩＲＥＦを調整
するように動作する。出力電流回路８７０は、トランジ
スタ８６４のエミッタから流れ出る電流ＩＲＥＦのミラ
ー電流を生成するためのカレントミラー８７４を含む。 【００４５】電流源８００は以下のように動作する。電
圧ＶＤＤが温度センサ８５０に印加される。ＶＡの電圧
が導体１１０、１２０に印加される。ここで、ＶＡに
は、電流源８００がメモリデバイス５０においていかに
用いられるかに応じて、ＶＤＤあるいはＶＤＤ／２のい
ずれかを用いることができる。 【００４６】ＤＡＣ８６２からのバイアス電圧Ｖ
ＢＩＡＳは、電圧ＶＤＤが書込み電流Ｉを生成するため
に用いられることになるか否かを決定する。書込み電流
Ｉを生成するために電流源８００が用いられていない場
合には、ＶＢＩＡＳを、イネーブル制御線８４０によっ
て高電圧値に設定することができる。ＤＡＣ８６２は、
コントローラ５２（図３を参照）に接続されることがで
き、選択されたメモリセル１３０に書き込むときに、コ
ントローラ５２からコマンドを受信することができる。
ＤＡＣ８６２を、メモリアレイ１００内の温度変動を補
償するためにＶＢＩＡ Ｓを変化させるようにプログラム
する必要はない。代わりに、ＶＢＩＡＳを、電流Ｉ
ＲＥＦのための公称値を生成するように設定することが
できる。トランジスタ８６４のベースにおいて検知され
る、温度センサ８５０の両端の出力電圧Ｖは、メモリア
レイ１００の現在の温度にしたがってＩＲＥＦを調整す
る。その後、カレントミラー８７４において電流Ｉ
ＲＥＦに対するミラー電流が生成される。 【００４７】上記の実施形態では、トランジスタ８６４
は、温度変動を補償するために電流ＩＲＥＦを調整する
制御要素として動作する。トランジスタ８６４は、ベー
ス−エミッタ間ＶＢＥ電圧（すなわち、ＶＢＥ「Ｏ
Ｎ」）をＩＲＥＦを調整するために用いる三端子デバイ
スとして示されている。しかしながら、他の制御要素を
用いることもできる。 【００４８】能動デバイス８５２の数ｎを以下のように
選択することができる。図８から以下の式が得られる。 【数６】 【００４９】Ｉは以下の式により計算することができ
る。 【数７】 【００５０】それゆえ、以下の式が成り立つ。 【数８】 【００５１】温度に対する電流の変化は以下のように表
すことができる。 【数９】 【００５２】∂Ｉ／∂Ｔは以下のように書き直すことが
できる。 【数１０】 【００５３】これらの式から、能動デバイス８５２の数
ｎは、能動デバイス８５２および抵抗Ｒ２についての実
験データおよび既知の特性を用いて計算することができ
る。 【００５４】図９は、図３に示されるメモリデバイス５
０内のメモリアレイ１００についての書込み動作を示す
簡略化した図である。図９に示される書込み構成におい
ては、電流源７００および８００のうちのいずれかを用
いることができる。図９では、アレイ１００内の左側に
あるメモリセル１３０は、二値状態のうちの１を有する
ようにプログラムされ、右側にあるメモリセル１３０は
二値状態のうちの０を有するようにプログラムされる。
スイッチバンク２００、３００、４００および５００、
ならびに図３からの他の構成要素は図９には示されてい
ない。 【００５５】アレイ１００をプログラムするために書込
み電流源７００が用いられる場合には、グランド電位の
電圧ＶＡを用いることができる。アレイ１００をプログ
ラムするために書込み電流源８００が用いられる場合に
は、図７および図８に示すように、導体１１０、１２０
にＶＤＤの電圧が印加される。電圧ＶＤＤを、図８に示
すように、アレイ１００の側面の、電流源８００の場所
とは反対側において、行導体１１０または列導体１２０
に印加することができる。 【００５６】図１０は、メモリアレイ１００についての
代替的な書込み動作を示す簡略化した図である。図１０
では、行書込み電流Ｉｘを生成するために、電流源７０
０または８００のうちのいずれかを用いることができ
る。二値状態のうちの１を書き込むために、電流源７０
０を用いて、列書込み電流Ｉｙを生成することができ、
二値状態のうちの０を書き込むために、電流源８００を
用いることができる。列導体１２０に対する電流源７０
０および８００の選択的な接続は、スイッチ１４０によ
って達成することができる。 【００５７】図１０の概略図では、スイッチ１４０に接
続される電流源７００、８００は、共通の温度センサと
の接続を共有できることが有利である。この特徴は、ア
レイ１００内の導体に電流源７００、８００を接続する
スイッチの数を低減する。 【００５８】図１１は、メモリデバイス５０の選択され
たメモリセル１３０をプログラムするための書込み電流
Ｉを生成するための方法を示す流れ図である。その方法
を、図７に示した電流源７００を参照して説明する。し
かしながら、その方法は、図８に示される電流源８００
を用いて書込み電流Ｉを生成するためにも適合するもの
である。書込み電流Ｉを、書込み電流ＩｘまたはＩｙと
して用いることができる。 【００５９】ステップＳ１０では、温度センサ７５０に
電圧が印加され、ステップＳ１２では、電流源７００に
電圧が印加される。温度センサ７５０および電流源７０
０が図７に示されるように共通の電圧ＶＤＤに接続され
る場合には、電圧の印加を同時に行うことができる。図
７に示す実施形態では、電圧ＶＤＤは、温度センサ７５
０と出力電流回路７７０の両方に印加される。温度セン
サ７５０と出力電流回路７７０（または、電流源７０
０）に印加される電圧を、メモリデバイス５０の動作中
に継続的に印加することができる。電流源７００の出力
は、選択された行導体あるいは列導体の一方の側に接続
され、グランド電位はその選択された導体の他方の側に
印加される。 【００６０】ステップＳ１４では、書込み動作がＤＡＣ
７６２によって許可される（すなわち、イネーブルにさ
れる）。コントローラ５２（図３を参照）は、ＤＡＣ７
６２に、書込み電流Ｉが電流源７００によって生成され
ることになることを示す信号を送信することにより、書
込み動作を許可することができる。その後、ＤＡＣ７６
２は、ＶＢＩＡＳを設定して、ＩＲＥＦがトランジスタ
制御要素７６４のコレクタに流れ込むようにすることが
できる。電流ＩおよびＩＲＥＦは、書込み動作を許可す
る結果として流れる。書込み電流Ｉは、基準電流Ｉ
ＲＥＦをミラーリングすることにより（ミラー電流とし
て）生成される。 【００６１】ステップＳ１６では、温度センサ７５０
が、制御要素７６４に出力電圧Ｖを与える。電圧ＶＤＤ
が、メモリデバイス５０の動作中に温度センサ７５０に
継続的に印加される場合には、電圧Ｖがトランジスタ７
６４のベースにおいて保持されるであろう。また出力電
圧Ｖは、メモリアレイ１００の温度が変動する際に、連
続的に変化するであろう。 【００６２】ステップＳ１８では、書込み電流Ｉが、ト
ランジスタ７６４において受け取られる電圧Ｖにしたが
って調整される。書込み電流Ｉは、出力電圧Ｖがトラン
ジスタ制御要素７６４を介してＩＲＥＦに影響を及ぼす
ことにより調整される。このプロセスは個別のステップ
として示されているが、実際には、温度センサ７５０か
らの出力電圧Ｖは書込み電流Ｉを連続的に調整するであ
ろう。なぜなら、能動デバイス７５２の抵抗値がアレイ
の温度とともに連続的に変動することになるためであ
る。 【００６３】選択されたメモリセル１３０をプログラム
するために、ＩｘおよびＩｙとすることができる２つの
書込み電流Ｉがそれぞれ行導体１１０および列導体１２
０に沿って加えられる。上記の方法を用いて、Ｉｘおよ
びＩｙの両方を生成することができる。 【００６４】書込み電流Ｉを生成するための上記の方法
によれば、温度センサ７５０は、メモリアレイ１００内
の温度変動を補償するために、書込み電流Ｉが連続して
調整されるようにする。それゆえ、その方法は、書込み
回路を較正するために、メモリデバイス５０の動作を停
止する必要はない。書込み動作が許可されると、書込み
電流Ｉは、メモリアレイ１００内の温度変動を補償する
ように自動的に調整される。 【００６５】さらに別の利点として、アレイの温度の変
動に対して電流源７００を較正するために、書込み回路
をプログラムし直す必要がない。一旦、温度センサ７５
０が、メモリセル１３０の保磁力の変化を補償するよう
に構成されたなら、メモリデバイス５０は、較正するこ
となく動作することができる。さらに、この方法によれ
ば、現在の温度値を用いて、書込み電流Ｉを調整できる
ようになる。 【００６６】図３に示すセンス増幅器６００は、メモリ
デバイス５０内のメモリセル１３０の二値状態を検出す
るためのセンシングデバイスの一例である。実際には、
たとえば、トランスインピーダンスセンス増幅器（tran
s-impedance sense amplifier）、電荷注入センス増幅
器（charge-injection sense amplifier）、差動センス
増幅器、あるいはデジタル差動センス増幅器のような他
のセンシングデバイスを用いることもできる。メモリセ
ル１３０の二値状態を読み取るために、１つのセンス増
幅器６００が図３に示されている。実際には、メモリア
レイに、さらに多くのセンシングデバイスを接続するこ
とができる。たとえば、メモリアレイ内の各列導体に対
して１つの増幅器を設けることができる。 【００６７】メモリアレイ内に０および１の状態を書き
込むための電流に関する取り決めは自由であり、メモリ
デバイス５０の任意の所望の用途に適合するように割り
当て直すことができる。 【００６８】メモリアレイ１００において用いられるメ
モリセル１３０には、書込み電流に応答する任意のタイ
プのメモリセルを用いることができる。たとえば、巨大
磁気抵抗（ＧＭＲ）デバイス、磁気トンネル接合（ＭＴ
Ｊ）および他のタイプのメモリセルのようなメモリセル
を、メモリアレイ１００において用いることができる。 【００６９】メモリデバイス５０は、幅広い用途におい
て用いられることができる。１つの用途は、ＭＲＡＭ記
憶モジュールを有するコンピューティングデバイスであ
る。ＭＲＡＭ記憶モジュールは、長期記憶のために１つ
あるいは複数のＭＲＡＭメモリアレイを含む場合があ
る。 【００７０】ＭＲＡＭ記憶モジュールは、ラップトップ
コンピュータ、パーソナルコンピュータおよびサーバの
ような装置に使用することができる。 【００７１】上記の実施形態による温度補償型電圧源
を、メモリアレイとともに用いることもできる。 【００７２】メモリデバイス５０を典型的な実施形態を
参照して説明したが、多くの変更形態が当業者には容易
に明らかであり、本開示はそのような変形形態を網羅す
ることを意図している。 【００７３】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．メモリデバイス（５０）であって、メモリアレイ
（１００）と、第１の電流源（７００、８００）と、第
２の電流源（７００、８００）とを備え、前記メモリア
レイ（１００）は、基板と、該基板上に配置されるメモ
リセル（１３０）のアレイ（１００）と、前記メモリセ
ル（１３０）に結合される複数の第１の導体（１１０）
と、前記メモリセル（１３０）に結合される複数の第２
の導体（１２０）とを備え、前記第１の導体（１１０）
は前記第２の導体（１２０）と前記メモリセル（１３
０）において交差し、前記第１の電流源（７００、８０
０）は、前記第１の導体（１１０）に選択的に結合さ
れ、選択された第１の導体（１１０）に第１の書込み電
流を与えることが可能であり、前記第１の電流源は、前
記メモリアレイ（１００）の温度を検知するために配置
される第１の温度センサ（７５０、８５０）を備え、前
記第１の温度センサ（７５０、８５０）は、前記第１の
書込み電流を調整し、前記メモリアレイ（１００）内の
温度変動を補償するための出力を与え、前記第２の電流
源（７００、８００）は、前記第２の導体（１２０）に
選択的に結合されることからなる、メモリデバイス。 ２．前記第１の温度センサ（７５０、８５０）は、温度
とともに変動する抵抗を有する複数の能動デバイス（７
５２、８５２）を含む、上項１に記載のメモリデバイ
ス。 ３．前記第１の温度センサ（７５０、８５０）は、前記
第１の電流源（７００、８００）の制御要素（７６４、
８６４）に結合される、上項１に記載のメモリデバイ
ス。 ４．前記制御要素（７６４、８６４）は基準電流の流れ
を制御する、上項３に記載のメモリデバイス。 ５．前記電流源（７００、８００）は、前記基準電流か
ら前記第１の書込み電流を生成する、上項７に記載のメ
モリデバイス。 ６．前記第１の温度センサ（７５０、８５０）は、第１
の書込み電流が生成される間に前記出力を与える、上項
１に記載のメモリデバイス。 ７．前記第２の電流源（７００、８００）は、前記メモ
リアレイ（１００）の温度を検知するために配置される
第２の温度センサ（７５０、８５０）を備え、前記第２
の温度センサ（７５０、８５０）は、前記第２の電流源
（７００、８００）によって生成される第２の書込み電
流を調整し、前記メモリアレイ（１００）内の温度変動
を補償するための出力を与える、上項１に記載のメモリ
デバイス。 ８．メモリデバイス（５０）において書込み電流を生成
する方法であって、前記メモリデバイス（５０）は、メ
モリセル（１３０）のアレイ（１００）と、前記メモリ
セル（１３０）に結合される複数の第１の導体と、前記
メモリセル（１３０）に結合される複数の第２の導体
（１２０）と、少なくとも１つの温度センサ（７５０、
８５０）を有する少なくとも１つの電流源（７００、８
００）とを備え、前記方法は、書込み電流が前記第１の
導体（１１０）のうちの１つに流れることができるよう
にするステップと、前記電流源（７００、８００）の前
記温度センサ（７５０、８５０）からの出力を受け取る
ステップと、前記温度センサ（７５０、８５０）からの
前記出力を用いて、前記書込み電流を生成するステップ
含む、方法。 ９．前記温度センサ（７５０、８５０）からの出力を受
け取る前記ステップは、前記電流源（７００、８００）
の制御要素（７６４、８６４）において、前記温度セン
サ（７５０、８５０）の電圧を受け取るステップを含
む、上項８に記載の方法。１０．前記書込み電流を生成
する前記ステップは、前記書込み電流が生成される間
に、該書込み電流を調整するステップを含む、上項８に
記載の方法。 【００７４】本発明のメモリデバイス(50)は、基板を有
するメモリアレイ(100)、基板上に配置されたメモリセ
ル(130)のアレイ、メモリセルに結合された行導体(11
0)、メモリセル(130)に結合された列導体(120)を備え
る。メモリデバイス(50)は、また、メモリアレイ(100)
の温度変化に応答する可変の書込み電流を生成する電流
源(700,800)を備える。可変の書込み電流は、アレイの
温度が変化するに従い変化するメモリセル(130)の保持
力の変化を調整するように生成される。電流源(700,80
0)は、書込み電流を正確に調整することができるように
するために、電流センサに対して連続的かつ即時に出力
を提供する温度センサ(750,850)を備えることができ
る。メモリデバイス(50)の動作を停止して電流源を較正
する必要はない。さらに、電流源(700,800)は、書込み
電流を正確に調整することができる。なぜなら、出力を
生成するために温度センサによって使用される温度を、
書込み電流の生成と同時に取得することができるからで
ある。 【００７５】 【発明の効果】本発明によれば、過度に複雑にすること
なく、メモリアレイ内の保磁力の変化を正確に補償する
ことができるメモリデバイスを実現することができる。
【図面の簡単な説明】
【図１】従来のメモリアレイを示す図である。
【図２】従来のメモリセルの二値状態を示す図である。
【図３】メモリデバイスの一実施形態の概略図である。
【図４】メモリセルについての、保磁力、すなわち臨界
切替え電流対温度のグラフである。 【図５】メモリセル切替え曲線を示す図である。 【図６】温度変動に対する書込み電流による補償を示す
プロセス図である。 【図７】第１の実施形態による電流源の概略図である。 【図８】第２の実施形態による電流源の概略図である。 【図９】図３に示すメモリアレイについての書込み動作
を示す概略図である。 【図１０】図３に示すメモリアレイについての代替の書
込み動作を示す概略図である。 【図１１】書込み電流を生成するための方法を示す流れ
図である。 【符号の説明】 ５０ メモリデバイス １００ メモリアレイ １１０ 行導体 １２０ 列導体 １３０ メモリセル ７００、８００ 電流源 ７５０、８５０ 温度センサ
切替え電流対温度のグラフである。 【図５】メモリセル切替え曲線を示す図である。 【図６】温度変動に対する書込み電流による補償を示す
プロセス図である。 【図７】第１の実施形態による電流源の概略図である。 【図８】第２の実施形態による電流源の概略図である。 【図９】図３に示すメモリアレイについての書込み動作
を示す概略図である。 【図１０】図３に示すメモリアレイについての代替の書
込み動作を示す概略図である。 【図１１】書込み電流を生成するための方法を示す流れ
図である。 【符号の説明】 ５０ メモリデバイス １００ メモリアレイ １１０ 行導体 １２０ 列導体 １３０ メモリセル ７００、８００ 電流源 ７５０、８５０ 温度センサ
フロントページの続き
(72)発明者 マノイ・ケイ・バッタチャーヤ
アメリカ合衆国カリフォルニア州95014,
クパチーノ，パーム・アベニュー・22434
Claims (1)
- 【特許請求の範囲】 【請求項１】メモリデバイス（５０）であって、 メモリアレイ（１００）と、第１の電流源（７００、８
００）と、第２の電流源（７００、８００）とを備え、 前記メモリアレイ（１００）は、 基板と、 該基板上に配置されるメモリセル（１３０）のアレイ
（１００）と、 前記メモリセル（１３０）に結合される複数の第１の導
体（１１０）と、 前記メモリセル（１３０）に結合される複数の第２の導
体（１２０）とを備え、 前記第１の導体（１１０）は前記第２の導体（１２０）
と前記メモリセル（１３０）において交差し、 前記第１の電流源（７００、８００）は、前記第１の導
体（１１０）に選択的に結合され、選択された第１の導
体（１１０）に第１の書込み電流を与えることが可能で
あり、前記第１の電流源は、前記メモリアレイ（１０
０）の温度を検知するために配置される第１の温度セン
サ（７５０、８５０）を備え、前記第１の温度センサ
（７５０、８５０）は、前記第１の書込み電流を調整
し、前記メモリアレイ（１００）内の温度変動を補償す
るための出力を与え、 前記第２の電流源（７００、８００）は、前記第２の導
体（１２０）に選択的に結合されることからなる、メモ
リデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/998216 | 2001-12-03 | ||
| US09/998,216 US6608790B2 (en) | 2001-12-03 | 2001-12-03 | Write current compensation for temperature variations in memory arrays |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003173672A true JP2003173672A (ja) | 2003-06-20 |
| JP2003173672A5 JP2003173672A5 (ja) | 2005-04-14 |
Family
ID=25544929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002331788A Pending JP2003173672A (ja) | 2001-12-03 | 2002-11-15 | メモリアレイ内の温度変動に対する書込み電流による補償 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6608790B2 (ja) |
| EP (1) | EP1316962A3 (ja) |
| JP (1) | JP2003173672A (ja) |
| KR (1) | KR20030045639A (ja) |
| CN (1) | CN100490004C (ja) |
| TW (1) | TW200300944A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004348836A (ja) * | 2003-05-21 | 2004-12-09 | Renesas Technology Corp | 半導体記憶装置 |
| JP2005032304A (ja) * | 2003-07-08 | 2005-02-03 | Renesas Technology Corp | 半導体記憶装置 |
| US7035137B2 (en) | 2003-03-24 | 2006-04-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device having memory cells including ferromagnetic films and control method thereof |
| US7079414B2 (en) | 2003-04-25 | 2006-07-18 | Kabushiki Kaisha Toshiba | Magnetic random access memory device |
| JP2007102904A (ja) * | 2005-10-03 | 2007-04-19 | Nec Corp | 磁気ランダムアクセスメモリ |
| JP2007519164A (ja) * | 2004-02-12 | 2007-07-12 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 磁気メモリに温度依存プログラミングを行う方法および装置 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10036914A1 (de) * | 2000-07-28 | 2002-02-14 | Infineon Technologies Ag | Integrierte Schaltung mit Temperatursensor |
| US6687178B1 (en) | 2001-02-23 | 2004-02-03 | Western Digital (Fremont), Inc. | Temperature dependent write current source for magnetic tunnel junction MRAM |
| KR100404228B1 (ko) * | 2001-08-06 | 2003-11-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 |
| US6606262B2 (en) * | 2002-01-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus |
| US6754124B2 (en) * | 2002-06-11 | 2004-06-22 | Micron Technology, Inc. | Hybrid MRAM array structure and operation |
| US6775196B2 (en) * | 2002-07-12 | 2004-08-10 | Hewlett-Packard Development Company, L.P. | Magnetic memory having a temperature compensated write circuit |
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
| US6791865B2 (en) * | 2002-09-03 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Memory device capable of calibration and calibration methods therefor |
| US6954394B2 (en) * | 2002-11-27 | 2005-10-11 | Matrix Semiconductor, Inc. | Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions |
| US6868025B2 (en) * | 2003-03-10 | 2005-03-15 | Sharp Laboratories Of America, Inc. | Temperature compensated RRAM circuit |
| US6999339B2 (en) * | 2003-04-22 | 2006-02-14 | Micron Technology, Inc. | Integrated circuit including sensor to sense environmental data, method of compensating an MRAM integrated circuit for the effects of an external magnetic field, MRAM integrated circuit, and method of testing |
| US6751147B1 (en) * | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| US6977838B1 (en) * | 2003-08-11 | 2005-12-20 | Applied Spintronics Technology, Inc. | Method and system for providing a programmable current source for a magnetic memory |
| US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
| US6911685B2 (en) | 2003-10-10 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Thermally-assisted magnetic memory structures |
| US6958929B2 (en) * | 2003-10-28 | 2005-10-25 | International Business Machines Corporation | Sensor compensation for environmental variations for magnetic random access memory |
| US7304327B1 (en) * | 2003-11-12 | 2007-12-04 | T-Ram Semiconductor, Inc. | Thyristor circuit and approach for temperature stability |
| US6850430B1 (en) * | 2003-12-02 | 2005-02-01 | Hewlett-Packard Development Company, L.P. | Regulating a magnetic memory cell write current |
| US6980455B2 (en) * | 2004-02-03 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Remote sensed pre-amplifier for cross-point arrays |
| US7079438B2 (en) * | 2004-02-17 | 2006-07-18 | Hewlett-Packard Development Company, L.P. | Controlled temperature, thermal-assisted magnetic memory device |
| US7148531B2 (en) * | 2004-04-29 | 2006-12-12 | Nve Corporation | Magnetoresistive memory SOI cell |
| US7102921B2 (en) * | 2004-05-11 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
| US7304905B2 (en) | 2004-05-24 | 2007-12-04 | Intel Corporation | Throttling memory in response to an internal temperature of a memory device |
| KR100621766B1 (ko) | 2004-08-09 | 2006-09-13 | 삼성전자주식회사 | 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법 |
| US7523285B2 (en) * | 2004-08-20 | 2009-04-21 | Intel Corporation | Thermal memory control |
| US7218570B2 (en) * | 2004-12-17 | 2007-05-15 | Sandisk 3D Llc | Apparatus and method for memory operations using address-dependent conditions |
| KR100564640B1 (ko) * | 2005-02-16 | 2006-03-28 | 삼성전자주식회사 | 온도측정기 동작지시신호 발생기 및 이를 구비하는 반도체메모리 장치 |
| US7145824B2 (en) * | 2005-03-22 | 2006-12-05 | Spansion Llc | Temperature compensation of thin film diode voltage threshold in memory sensing circuit |
| US7283414B1 (en) | 2006-05-24 | 2007-10-16 | Sandisk 3D Llc | Method for improving the precision of a temperature-sensor circuit |
| US7761191B1 (en) * | 2006-12-12 | 2010-07-20 | Nvidia Corporation | Management of operation of an integrated circuit |
| US7802114B2 (en) * | 2007-03-16 | 2010-09-21 | Spansion Llc | State change sensing |
| KR101434398B1 (ko) * | 2007-05-03 | 2014-09-23 | 삼성전자주식회사 | 고전압 발생 회로를 포함하는 플래시 메모리 장치 및그것의 동작 방법 |
| KR100908814B1 (ko) * | 2007-08-29 | 2009-07-21 | 주식회사 하이닉스반도체 | 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치 |
| CN101183555B (zh) * | 2007-11-12 | 2010-06-30 | 钰创科技股份有限公司 | 对一电子组件进行补偿操作的电子装置及方法 |
| JP5044432B2 (ja) * | 2008-02-07 | 2012-10-10 | 株式会社東芝 | 抵抗変化メモリ |
| TWI413121B (zh) * | 2008-02-29 | 2013-10-21 | Toshiba Kk | Semiconductor memory device |
| JP5259270B2 (ja) * | 2008-06-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8027187B2 (en) | 2008-09-12 | 2011-09-27 | Micron Technology, Inc. | Memory sensing devices, methods, and systems |
| KR101083302B1 (ko) * | 2009-05-13 | 2011-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101161745B1 (ko) | 2009-06-05 | 2012-07-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US8339843B2 (en) | 2010-12-17 | 2012-12-25 | Honeywell International Inc. | Generating a temperature-compensated write current for a magnetic memory cell |
| JP2015513068A (ja) * | 2012-01-30 | 2015-04-30 | ピーエスティ・センサーズ・（プロプライエタリー）・リミテッドＰｓｔ Ｓｅｎｓｏｒｓ （Ｐｒｏｐｒｉｅｔａｒｙ） Ｌｉｍｉｔｅｄ | 熱画像センサ |
| US8937841B2 (en) * | 2012-05-16 | 2015-01-20 | SK Hynix Inc. | Driver for semiconductor memory and method thereof |
| KR101962784B1 (ko) * | 2012-10-09 | 2019-03-27 | 삼성전자주식회사 | 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 |
| WO2014193371A1 (en) * | 2013-05-29 | 2014-12-04 | Hewlett-Packard Development Company, L.P. | Writable device based on alternating current |
| KR102377453B1 (ko) * | 2015-11-05 | 2022-03-23 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 동작 방법 |
| JP2017139399A (ja) * | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 磁気メモリ |
| TWI735873B (zh) * | 2018-10-24 | 2021-08-11 | 旺宏電子股份有限公司 | 用以執行乘積和運算之半導體裝置 |
| JP2020155186A (ja) * | 2019-03-22 | 2020-09-24 | キオクシア株式会社 | メモリデバイス |
| CN110660425B (zh) * | 2019-09-10 | 2021-07-30 | 北京航空航天大学 | 自旋随机存储器及使用方法 |
| US11289142B2 (en) * | 2020-09-01 | 2022-03-29 | Avalanche Technology, Inc. | Nonvolatile memory sensing circuit including variable current source |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488529A (en) * | 1966-12-14 | 1970-01-06 | Sperry Rand Corp | Temperature sensing current source |
| US4437173A (en) * | 1981-07-16 | 1984-03-13 | Ampex Corporation | Core memory controlled by auxiliary core |
| KR100256118B1 (ko) * | 1993-12-10 | 2000-05-15 | 김영환 | 온도 보상 특성을 갖는 내부전압 강하회로 |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
| CN1282897A (zh) * | 1997-05-27 | 2001-02-07 | 陈树锦 | 智能型电脑进相电源管理系统 |
| KR100253296B1 (ko) * | 1997-06-09 | 2000-04-15 | 김영환 | 드라이버회로 |
| KR200193245Y1 (ko) * | 1997-06-30 | 2000-09-01 | 김영환 | 데이타 출력 버퍼 |
| KR100468710B1 (ko) * | 1998-05-12 | 2005-04-06 | 삼성전자주식회사 | 반도체 기준전압 발생장치 |
| KR100298432B1 (ko) * | 1998-05-19 | 2001-08-07 | 김영환 | 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법 |
| KR100371022B1 (ko) * | 1998-11-26 | 2003-07-16 | 주식회사 하이닉스반도체 | 다중비트 메모리셀의 데이터 센싱장치 |
| KR20000061319A (ko) * | 1999-03-25 | 2000-10-16 | 윤종용 | 온도 보상 회로를 구비한 기준전류 발생회로 |
| US6369712B2 (en) * | 1999-05-17 | 2002-04-09 | The Goodyear Tire & Rubber Company | Response adjustable temperature sensor for transponder |
| US6128239A (en) | 1999-10-29 | 2000-10-03 | Hewlett-Packard | MRAM device including analog sense amplifiers |
| US6385082B1 (en) * | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
| US6476716B1 (en) * | 2000-11-15 | 2002-11-05 | Dallas Semiconductor Corporation | Temperature-controlled variable resistor |
| US7126778B2 (en) * | 2001-02-06 | 2006-10-24 | International Business Machines Corporation | Process of dynamically adjusting the operating parameters of a computer storage device according to environmental conditions |
-
2001
- 2001-12-03 US US09/998,216 patent/US6608790B2/en not_active Expired - Lifetime
-
2002
- 2002-09-25 US US10/254,559 patent/US6577549B1/en not_active Expired - Lifetime
- 2002-10-31 TW TW091132291A patent/TW200300944A/zh unknown
- 2002-11-15 JP JP2002331788A patent/JP2003173672A/ja active Pending
- 2002-11-26 EP EP02258110A patent/EP1316962A3/en not_active Withdrawn
- 2002-12-03 KR KR1020020076163A patent/KR20030045639A/ko not_active Application Discontinuation
- 2002-12-03 CN CNB021549001A patent/CN100490004C/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035137B2 (en) | 2003-03-24 | 2006-04-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device having memory cells including ferromagnetic films and control method thereof |
| US7079414B2 (en) | 2003-04-25 | 2006-07-18 | Kabushiki Kaisha Toshiba | Magnetic random access memory device |
| JP2004348836A (ja) * | 2003-05-21 | 2004-12-09 | Renesas Technology Corp | 半導体記憶装置 |
| JP2005032304A (ja) * | 2003-07-08 | 2005-02-03 | Renesas Technology Corp | 半導体記憶装置 |
| JP2007519164A (ja) * | 2004-02-12 | 2007-07-12 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 磁気メモリに温度依存プログラミングを行う方法および装置 |
| JP2007102904A (ja) * | 2005-10-03 | 2007-04-19 | Nec Corp | 磁気ランダムアクセスメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030103401A1 (en) | 2003-06-05 |
| CN1423280A (zh) | 2003-06-11 |
| US20030103402A1 (en) | 2003-06-05 |
| TW200300944A (en) | 2003-06-16 |
| CN100490004C (zh) | 2009-05-20 |
| EP1316962A3 (en) | 2004-04-21 |
| KR20030045639A (ko) | 2003-06-11 |
| US6577549B1 (en) | 2003-06-10 |
| US6608790B2 (en) | 2003-08-19 |
| EP1316962A2 (en) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003173672A (ja) | メモリアレイ内の温度変動に対する書込み電流による補償 | |
| US6791874B2 (en) | Memory device capable of calibration and calibration methods therefor | |
| US7196957B2 (en) | Magnetic memory structure using heater lines to assist in writing operations | |
| US6687178B1 (en) | Temperature dependent write current source for magnetic tunnel junction MRAM | |
| JP5824505B2 (ja) | 磁気抵抗メモリ装置、ビットセルアクセス方法及び磁気抵抗ランダムアクセスメモリ | |
| US6055178A (en) | Magnetic random access memory with a reference memory array | |
| US7203112B2 (en) | Multiple stage method and system for sensing outputs from memory cells | |
| US6128239A (en) | MRAM device including analog sense amplifiers | |
| US10269404B2 (en) | Resistance change memory | |
| US8467253B2 (en) | Reading memory elements within a crossbar array | |
| US11031059B2 (en) | Magnetic random-access memory with selector voltage compensation | |
| US10453512B2 (en) | Memory device | |
| GB2411301A (en) | Thermally assisted magnetoresistive RAM with feedback controlled voltage adjustment | |
| JP3736483B2 (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
| TW202240578A (zh) | 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生 | |
| US20050052905A1 (en) | Magnetic memory cell structure | |
| US9025365B2 (en) | Reading memory elements within a crossbar array | |
| CN111540396B (zh) | 一种克服存储单元工艺浮动的mram读取装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |