TWI775138B - 複合型記憶體結構 - Google Patents

複合型記憶體結構 Download PDF

Info

Publication number
TWI775138B
TWI775138B TW109130199A TW109130199A TWI775138B TW I775138 B TWI775138 B TW I775138B TW 109130199 A TW109130199 A TW 109130199A TW 109130199 A TW109130199 A TW 109130199A TW I775138 B TWI775138 B TW I775138B
Authority
TW
Taiwan
Prior art keywords
electrode
random access
electrically connected
resistive random
access memory
Prior art date
Application number
TW109130199A
Other languages
English (en)
Other versions
TW202211436A (zh
Inventor
馬晨亮
王子嵩
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109130199A priority Critical patent/TWI775138B/zh
Priority to CN202010965977.2A priority patent/CN114141814A/zh
Priority to US17/033,945 priority patent/US11437347B2/en
Publication of TW202211436A publication Critical patent/TW202211436A/zh
Application granted granted Critical
Publication of TWI775138B publication Critical patent/TWI775138B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Steroid Compounds (AREA)

Abstract

一種複合型記憶體結構，包括基底、快閃記憶體、第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體。快閃記憶體位在基底上。快閃記憶體包括閘極、第一摻雜區與第二摻雜區。閘極位在基底上。第一摻雜區位在閘極的一側的基底中。第二摻雜區位在閘極的另一側的基底中。第一電阻式隨機存取記憶體電性連接至閘極、第一摻雜區與第二摻雜區中的一者。第二電阻式隨機存取記憶體電性連接至閘極、第一摻雜區與第二摻雜區中的另一者。

Description

複合型記憶體結構
本發明是有關於一種半導體結構，且特別是有關於一種複合型記憶體結構(hybrid memory structure)。
由於電阻式隨機存取記憶體(resistive random access memory，RRAM)具有漏電流的問題，因此會將電阻式隨機存取記憶體電性連接至電晶體，以解決漏電流的問題。然而，由於電晶體會佔據大幅的晶片面積，因此會使得記憶體元件的位元密度(bit density)降低。
本發明提供一種複合型記憶體結構，其可提升記憶體元件的可靠度與位元密度。
本發明提出一種複合型記憶體結構，包括基底、快閃記憶體、第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體。快閃記憶體位在基底上。快閃記憶體包括閘極、第一摻雜區與第二摻雜區。閘極位在基底上。第一摻雜區位在閘極的一側的基底中。第二摻雜區位在閘極的另一側的基底中。第一電阻式隨機存取記憶體電性連接至閘極、第一摻雜區與第二摻雜區中的一者。第二電阻式隨機存取記憶體電性連接至閘極、第一摻雜區與第二摻雜區中的另一者。
依照本發明的一實施例所述，在上述複合型記憶體結構中，快閃記憶體更可包括電荷儲存層、第一介電層與第二介電層。電荷儲存層位在閘極與基底之間。第一介電層位在電荷儲存層與基底之間。第二介電層位在閘極與電荷儲存層之間。
依照本發明的一實施例所述，在上述複合型記憶體結構中，電荷儲存層可為浮置閘極或電荷捕捉層。
依照本發明的一實施例所述，在上述複合型記憶體結構中，快閃記憶體更可包括第一輕摻雜汲極(lightly doped drain，LDD)、第二輕摻雜汲極與井區。第一輕摻雜汲極位在第一摻雜區與閘極之間的基底中。第二輕摻雜汲極位在第二摻雜區與閘極之間的基底中。井區位在基底中。第一摻雜區、第二摻雜區、第一輕摻雜汲極與第二輕摻雜汲極位在井區中。
依照本發明的一實施例所述，在上述複合型記憶體結構中，快閃記憶體更可包括間隙壁。間隙壁位在閘極的側壁上。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體的頂部的高度可等於第二電阻式隨機存取記憶體的頂部的高度。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體的頂部的高度可高於第二電阻式隨機存取記憶體的頂部的高度。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體的頂部的高度可低於第二電阻式隨機存取記憶體的頂部的高度。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體包括第一電極、第二電極與第一可變電阻層。第二電極位在第一電極上。第一可變電阻層位在第一電極與第二電極之間。第二電阻式隨機存取記憶體包括第三電極、第四電極與第二可變電阻層。第四電極位在第三電極上。第二可變電阻層位在第三電極與第四電極之間。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體可電性連接至閘極，且第二電阻式隨機存取記憶體可電性連接至第二摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電極可電性連接至閘極。第三電極可電性連接至第二摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，更可包括第一導線、第二導線、第三導線與第四導線。第一導線電性連接至第一電極。第二導線電性連接至第二電極。第三導線電性連接至第四電極。第四導線電性連接至第一摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體可電性連接至閘極，且第二電阻式隨機存取記憶體可電性連接至第一摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電極可電性連接至閘極。第三電極可電性連接至第一摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，更可包括第一導線、第二導線、第三導線與第四導線。第一導線電性連接至第一電極。第二導線電性連接至第二電極。第三導線電性連接至第四電極。第四導線電性連接至第二摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電阻式隨機存取記憶體可電性連接至第一摻雜區，且第二電阻式隨機存取記憶體可電性連接至第二摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電極可電性連接至第一摻雜區。第三電極可電性連接至第二摻雜區。
依照本發明的一實施例所述，在上述複合型記憶體結構中，更可包括第一導線、第二導線與第三導線。第一導線電性連接至第二電極。第二導線電性連接至第四電極。第三導線電性連接至閘極。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一電極、第二電極、第三電極與第四電極的材料例如是鈦(Ti)、鉭(Ta)、鉑(Pt)、銥(Ir)、釕(Ru)、鎢(W)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Gd)、錳(Mo)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金或其組合。
依照本發明的一實施例所述，在上述複合型記憶體結構中，第一可變電阻層與第二可變電阻層的材料例如是氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、氧化鈦(TiO2 )、氧化鎂(MgO)、氧化鎳(NiO)、氧化鈮(Nb2 O5 )、氧化鋁(Al2 O3 )、氧化釩(V2 O5 )、氧化鎢(WO3 )、氧化鋅(ZnO)、氧化鈷(CoO)或其組合。
基於上述，在本發明所提出的複合型記憶體結構中，由於第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體分別電性連接至快閃記憶體，因此可防止第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體產生漏電流的問題，進而可提升電阻式隨機存取記憶體的可靠度。此外，由於快閃記憶體電性連接至第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體，因此可防止快閃記憶體受到耦合(coupling)或干擾(disturb)等因素等的影響，進而可提升快閃記憶體的可靠度。另外，由於複合型記憶體結構的單一個記憶胞包括快閃記憶體、第一電阻式隨機存取記憶體與第二電阻式隨機存取記憶體，因此可提升記憶體元件的位元密度，且保有單階記憶胞(single level cell，SLC)的電性效能(electrical performance)。另一方面，本發明所提出的複合型記憶體結構的製程可兼容於互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)元件的製程。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為根據本發明一實施例的複合型記憶體結構的剖面圖。圖2為根據本發明另一實施例的複合型記憶體結構的剖面圖。圖3為根據本發明另一實施例的複合型記憶體結構的剖面圖。
請參照圖1，複合型記憶體結構10包括基底100、快閃記憶體102、電阻式隨機存取記憶體104與電阻式隨機存取記憶體106。快閃記憶體102位在基底100上。基底100可為半導體基底，如矽基底。此外，在電路中，快閃記憶體102、電阻式隨機存取記憶體104與電阻式隨機存取記憶體106可為三個串聯的電阻。在一些實施例中，快閃記憶體102、電阻式隨機存取記憶體104與電阻式隨機存取記憶體106可具有相同電阻值。
快閃記憶體102包括閘極108、摻雜區110與摻雜區112。閘極108位在基底100上。閘極108的材料例如是摻雜多晶矽。摻雜區110位在閘極108的一側的基底100中。摻雜區112位在閘極108的另一側的基底100中。摻雜區110與摻雜區112分別可作為源極或汲極。在本實施例中，摻雜區110是以作為源極為例，且摻雜區112是以作為汲極為例，但本發明並不以此為限。
此外，快閃記憶體102更可包括電荷儲存層114、介電層116、介電層118、輕摻雜汲極120、輕摻雜汲極122、井區124、間隙壁126a與間隙壁126b中的至少一者。電荷儲存層114位在閘極108與基底100之間。電荷儲存層114可為浮置閘極或電荷捕捉層。浮置閘極的材料例如是摻雜多晶矽。電荷捕捉層的材料例如是氮化矽。介電層116位在電荷儲存層114與基底100之間。介電層116的材料例如是氧化矽。介電層118位在閘極108與電荷儲存層114之間。介電層118的材料例如是氧化矽。
輕摻雜汲極120位在摻雜區110與閘極108之間的基底100中。輕摻雜汲極122位在摻雜區112與閘極108之間的基底100中。井區124位在基底100中。摻雜區110、摻雜區112、輕摻雜汲極120與輕摻雜汲極122位在井區124中。摻雜區110、摻雜區112、輕摻雜汲極120與輕摻雜汲極122可為第一導電型，且井區124可為第二導電型。第一導電型與第二導電型為不同導電型。亦即，第一導電型與第二導電型可分別為N型導電型與P型導電型中的一者與另一者。間隙壁126a與間隙壁126b位在閘極108的側壁上。輕摻雜汲極120與輕摻雜汲極122可分別位在間隙壁126a與間隙壁126b下方。間隙壁126a與間隙壁126b可為單層結構或多層結構。間隙壁126a與間隙壁126b的材料例如是氧化矽、氮化矽或其組合。
電阻式隨機存取記憶體104電性連接至閘極108、摻雜區110與摻雜區112中的一者。在本實施例中，電阻式隨機存取記憶體104可電性連接至快閃記憶體102的閘極108，但本發明並不以此為限。
電阻式隨機存取記憶體104包括電極128、電極130與可變電阻層132。電極128可電性連接至閘極108。電極130位在電極128上。電極128的寬度可大於電極130的寬度，以利於後續內連線製程(interconnect process)的進行，但本發明並不以此為限。電極128與電極130的材料可為金屬或金屬氮化物，如鈦、鉭、鉑、銥、釕、鎢、鋁、鋯、鉿、鎳、銅、鈷、鐵、釓、錳、氮化鈦、氮化鉭、氮化鈦鋁、鈦鎢合金或其組合。可變電阻層132位在電極128與電極130之間。可變電阻層132的材料可為金屬氧化物，如過渡金屬氧化物。可變電阻層132的材料例如是氧化鉿、氧化鉭、氧化鈦、氧化鎂、氧化鎳、氧化鈮、氧化鋁、氧化釩、氧化鎢、氧化鋅、氧化鈷或其組合。
電阻式隨機存取記憶體106電性連接至閘極108、摻雜區110與摻雜區112中的另一者。在本實施例中，電阻式隨機存取記憶體106可電性連接至快閃記憶體102的摻雜區112，但本發明並不以此為限。
電阻式隨機存取記憶體106包括電極134、電極136與可變電阻層138。電極134可電性連接至摻雜區112。電極136位在電極134上。電極134與電極136的材料可為金屬或金屬氮化物，如鈦、鉭、鉑、銥、釕、鎢、鋁、鋯、鉿、鎳、銅、鈷、鐵、釓、錳、氮化鈦、氮化鉭、氮化鈦鋁、鈦鎢合金或其組合。可變電阻層138位在電極134與電極136之間。可變電阻層138的材料可為金屬氧化物，如過渡金屬氧化物。可變電阻層138的材料例如是氧化鉿、氧化鉭、氧化鈦、氧化鎂、氧化鎳、氧化鈮、氧化鋁、氧化釩、氧化鎢、氧化鋅、氧化鈷或其組合。
另外，複合型記憶體結構10更可包括導線140、介層窗(via)142、導線144、介層窗146、導線148、介層窗150、導線152、接觸窗(contact)154、接觸窗156與接觸窗158中的至少一者。導線140電性連接至電極128。介層窗142電性連接於導線140與電極128之間，藉此可將導線140電性連接至電極128。導線144電性連接至電極130。介層窗146電性連接於導線144與電極130之間，藉此可將導線144電性連接至電極130。導線148電性連接至電極136。介層窗150電性連接於導線148與電極136之間，藉此可將導線148電性連接至電極136。導線152電性連接至摻雜區110。接觸窗154電性連接於導線152與摻雜區110之間，藉此可將導線152電性連接至摻雜區110。接觸窗156電性連接於電極128與閘極108之間，藉此可將電極128電性連接至閘極108。接觸窗158電性連接於電極134與摻雜區112之間，藉此可將電極134電性連接至摻雜區112。導線140、導線144、導線148與導線152的材料例如是鋁等金屬。介層窗142、介層窗146、介層窗150、接觸窗154、接觸窗156與接觸窗158的材料例如是鎢等金屬。
然而，圖1中的內連線結構(如，介層窗142、介層窗146、介層窗150、接觸窗154、接觸窗156與接觸窗158)僅為舉例說明，但本發明並不以為限。所屬技術領域具有通常知識者可依據產品需求來對內連線結構進行調整，如增加額外的導線與介層窗。
在本實施例中，可藉由導線140與導線144對電阻式隨機存取記憶體104進行操作。舉例來說，藉由對導線140與導線144的電壓設定，可在可變電阻層132中形成導電絲(filament)，以改變可變電阻層132的電阻值。此外，可藉由導線148與井區124對電阻式隨機存取記憶體106進行操作。舉例來說，藉由對導線148與井區124的電壓設定，可在可變電阻層138中形成導電絲，以改變可變電阻層138的電阻值。
另外，複合型記憶體結構10更可包括介電結構160。在複合型記憶體結構10中，位在基底100上方的上述構件可位在介電結構160中。介電結構160可為多層結構。介電結構160的材料例如是氧化矽、氮化矽、氮氧化矽或其組合。
在本實施例中，電阻式隨機存取記憶體104的頂部的高度可等於電阻式隨機存取記憶體106的頂部的高度，藉此電阻式隨機存取記憶體104與電阻式隨機存取記憶體106可藉由相同的製程同時形成，但本發明並不以此為限。在其他實施例中，電阻式隨機存取記憶體104的頂部的高度可高於電阻式隨機存取記憶體106的頂部的高度(圖2)，或者電阻式隨機存取記憶體104的頂部的高度可低於電阻式隨機存取記憶體106的頂部的高度(圖3)。
基於上述實施例可知，在複合型記憶體結構10中，由於電阻式隨機存取記憶體104與電阻式隨機存取記憶體106分別電性連接至快閃記憶體102，因此可防止電阻式隨機存取記憶體104與電阻式隨機存取記憶體106產生漏電流的問題，進而可提升電阻式隨機存取記憶體104與電阻式隨機存取記憶體106的可靠度。此外，由於快閃記憶體102電性連接至電阻式隨機存取記憶體104與電阻式隨機存取記憶體106，因此可防止快閃記憶體102受到耦合或干擾等因素等的影響，進而可提升快閃記憶體102的可靠度。另外，由於複合型記憶體結構10的單一個記憶胞包括快閃記憶體102、電阻式隨機存取記憶體104與電阻式隨機存取記憶體106，因此可提升記憶體元件的位元密度(至少可具有三階記憶胞(triple level cell，TLC)的位元密度)，且保有單階記憶胞(SLC)的電性效能。另一方面，複合型記憶體結構10的製程可兼容於互補式金屬氧化物半導體(CMOS)元件的製程。
圖4為根據本發明另一實施例的複合型記憶體結構的剖面圖。
請參照圖1與圖4，圖4的複合型記憶體結構20與圖1的複合型記憶體結構10的差異如下。請參照圖4，在複合型記憶體結構20中，電阻式隨機存取記憶體106可電性連接至摻雜區110，且導線152可電性連接至摻雜區112。舉例來說，在複合型記憶體結構20中，電阻式隨機存取記憶體106的電極134可藉由接觸窗158電性連接至摻雜區110，且導線152可藉由接觸窗154電性連接至摻雜區112。在複合型記憶體結構20中，雖然電阻式隨機存取記憶體104的頂部的高度是以等於電阻式隨機存取記憶體106的頂部的高度為例，但本發明並不以此為限。在其他實施例中，電阻式隨機存取記憶體104的頂部的高度亦可高於或低於電阻式隨機存取記憶體106的頂部的高度。此外，在圖1的複合型記憶體結構10與圖4的複合型記憶體結構20中，相同或相似的構件以相同的符號表示，並省略其說明。
基於上述實施例可知，在複合型記憶體結構20中，由於電阻式隨機存取記憶體104與電阻式隨機存取記憶體106分別電性連接至快閃記憶體102，因此可提升電阻式隨機存取記憶體104、電阻式隨機存取記憶體106與快閃記憶體102的可靠度、提升記憶體元件的位元密度、且保有單階記憶胞的電性效能。另一方面，複合型記憶體結構20的製程可兼容於互補式金屬氧化物半導體元件的製程。
圖5為根據本發明另一實施例的複合型記憶體結構的剖面圖。
請參照圖1與圖5，圖5的複合型記憶體結構30與圖1的複合型記憶體結構10的差異如下。請參照圖5，在複合型記憶體結構30中，電阻式隨機存取記憶體104可電性連接至摻雜區110，且導線152可電性連接至閘極108。舉例來說，在複合型記憶體結構30中，電阻式隨機存取記憶體104的電極128可藉由接觸窗156電性連接至摻雜區110，且導線152可藉由接觸窗154電性連接至閘極108。此外，在複合型記憶體結構30中，由於可藉由導線144與井區124對電阻式隨機存取記憶體104進行操作，因此複合型記憶體結構30可以不包括圖1中的導線140與介層窗142。另外，在複合型記憶體結構30的電阻式隨機存取記憶體104中，電極128的寬度可等於電極130的寬度，但本發明並不以此為限。在複合型記憶體結構30中，雖然電阻式隨機存取記憶體104的頂部的高度是以等於電阻式隨機存取記憶體106的頂部的高度為例，但本發明並不以此為限。在其他實施例中，電阻式隨機存取記憶體104的頂部的高度亦可高於或低於電阻式隨機存取記憶體106的頂部的高度。另一方面，在圖1的複合型記憶體結構10與圖5的複合型記憶體結構30中，相同或相似的構件以相同的符號表示，並省略其說明。
基於上述實施例可知，在複合型記憶體結構30中，由於電阻式隨機存取記憶體104與電阻式隨機存取記憶體106分別電性連接至快閃記憶體102，因此可提升電阻式隨機存取記憶體104、電阻式隨機存取記憶體106與快閃記憶體102的可靠度、提升記憶體元件的位元密度、且保有單階記憶胞的電性效能。另一方面，複合型記憶體結構30的製程可兼容於互補式金屬氧化物半導體元件的製程。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,20,30:複合型記憶體結構 100:基底 102:快閃記憶體 104,106:電阻式隨機存取記憶體 108:閘極 110,112:摻雜區 114:電荷儲存層 116,118:介電層 120,122:輕摻雜汲極 124:井區 126a,126b:間隙壁 128,130,134,136:電極 132,138:可變電阻層 140,144,148,152:導線 142,146,150:介層窗 154,156,158:接觸窗 160:介電結構
圖1為根據本發明一實施例的複合型記憶體結構的剖面圖。 圖2為根據本發明另一實施例的複合型記憶體結構的剖面圖。 圖3為根據本發明另一實施例的複合型記憶體結構的剖面圖。 圖4為根據本發明另一實施例的複合型記憶體結構的剖面圖。 圖5為根據本發明另一實施例的複合型記憶體結構的剖面圖。
10:複合型記憶體結構
100:基底
102:快閃記憶體
104,106:電阻式隨機存取記憶體
108:閘極
110,112:摻雜區
114:電荷儲存層
116,118:介電層
120,122:輕摻雜汲極
124:井區
126a,126b:間隙壁
128,130,134,136:電極
132,138:可變電阻層
140,144,148,152:導線
142,146,150:介層窗
154,156,158:接觸窗
160:介電結構

Claims (13)

  1. 一種複合型記憶體結構，包括：基底；以及單個記憶胞；其中所述單個記憶胞包括：快閃記憶體，位在所述基底上，包括：閘極，位在所述基底上；電荷儲存層，位在所述閘極與所述基底之間，其中所述電荷儲存層包括浮置閘極或電荷捕捉層；第一摻雜區，位在所述閘極的一側的所述基底中；以及第二摻雜區，位在所述閘極的另一側的所述基底中；第一電阻式隨機存取記憶體，包括：第一電極；位在所述第一電極上的第二電極；以及位在所述第一電極與所述第二電極之間的第一可變電阻層，其中所述第一電阻式隨機存取記憶體電性連接至所述閘極；以及第二電阻式隨機存取記憶體，包括第三電極；位在所述第三電極上的第四電極以及位在所述第三電極與所述第四電極之間的第二可變電阻層，其中所述第二電阻式隨機存取記憶體電性連接至所述第一摻雜區或所述第二摻雜區，其中所述快閃記憶體、所述第一電阻式隨機存取記憶體與所述第二電阻式隨機存取記憶體三者為串聯。
  2. 如請求項1所述的複合型記憶體結構，其中所述快閃記憶體更包括：第一介電層，位在所述電荷儲存層與所述基底之間；以及第二介電層，位在所述閘極與所述電荷儲存層之間。
  3. 如請求項1所述的複合型記憶體結構，其中所述快閃記憶體更包括：第一輕摻雜汲極，位在所述第一摻雜區與所述閘極之間的所述基底中；第二輕摻雜汲極，位在所述第二摻雜區與所述閘極之間的所述基底中；以及井區，位在所述基底中，其中所述第一摻雜區、所述第二摻雜區、所述第一輕摻雜汲極與所述第二輕摻雜汲極位在所述井區中。
  4. 如請求項1所述的複合型記憶體結構，其中所述快閃記憶體更包括：間隙壁，位在所述閘極的側壁上。
  5. 如請求項1所述的複合型記憶體結構，其中所述第一電阻式隨機存取記憶體的頂部的高度等於所述第二電阻式隨機存取記憶體的頂部的高度。
  6. 如請求項1所述的複合型記憶體結構，其中所述第一電阻式隨機存取記憶體的頂部的高度高於所述第二電阻式隨機存取記憶體的頂部的高度。
  7. 如請求項1所述的複合型記憶體結構，其中所述第一電阻式隨機存取記憶體的頂部的高度低於所述第二電阻式隨機存取記憶體的頂部的高度。
  8. 如請求項1所述的複合型記憶體結構，其中所述第一電極電性連接至所述閘極，且所述第三電極電性連接至所述第二摻雜區。
  9. 如請求項8所述的複合型記憶體結構，更包括：第一導線，電性連接至所述第一電極；第二導線，電性連接至所述第二電極；第三導線，電性連接至所述第四電極；以及第四導線，電性連接至所述第一摻雜區。
  10. 如請求項1所述的複合型記憶體結構，其中所述第一電極電性連接至所述閘極，且所述第三電極電性連接至所述第一摻雜區。
  11. 如請求項10所述的複合型記憶體結構，更包括：第一導線，電性連接至所述第一電極；第二導線，電性連接至所述第二電極；第三導線，電性連接至所述第四電極；以及第四導線，電性連接至所述第二摻雜區。
  12. 如請求項1所述的複合型記憶體結構，其中所述第一電極、所述第二電極、所述第三電極與所述第四電極的材料包括 鈦、鉭、鉑、銥、釕、鎢、鋁、鋯、鉿、鎳、銅、鈷、鐵、釓、錳、氮化鈦、氮化鉭、氮化鈦鋁、鈦鎢合金或其組合。
  13. 如請求項1所述的複合型記憶體結構，其中所述第一可變電阻層與所述第二可變電阻層的材料包括氧化鉿、氧化鉭、氧化鈦、氧化鎂、氧化鎳、氧化鈮、氧化鋁、氧化釩、氧化鎢、氧化鋅、氧化鈷或其組合。
TW109130199A 2020-09-03 2020-09-03 複合型記憶體結構 TWI775138B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109130199A TWI775138B (zh) 2020-09-03 2020-09-03 複合型記憶體結構
CN202010965977.2A CN114141814A (zh) 2020-09-03 2020-09-15 复合型存储器结构
US17/033,945 US11437347B2 (en) 2020-09-03 2020-09-28 Hybrid memory structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109130199A TWI775138B (zh) 2020-09-03 2020-09-03 複合型記憶體結構

Publications (2)

Publication Number Publication Date
TW202211436A TW202211436A (zh) 2022-03-16
TWI775138B true TWI775138B (zh) 2022-08-21

Family

ID=80359083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130199A TWI775138B (zh) 2020-09-03 2020-09-03 複合型記憶體結構

Country Status (3)

Country Link
US (1) US11437347B2 (zh)
CN (1) CN114141814A (zh)
TW (1) TWI775138B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298970A (zh) * 2010-06-22 2011-12-28 三星电子株式会社 可变电阻器件及半导体装置以及该半导体装置的操作方法
TW201203248A (en) * 2010-07-05 2012-01-16 Macronix Int Co Ltd Nonvolatile memory device having trasistor connected in parallel with resistance switching device
TW201528438A (zh) * 2014-01-15 2015-07-16 Chrong-Jung Lin 非揮發性記憶體及其記憶胞
US10217512B1 (en) * 2018-05-15 2019-02-26 International Business Machines Corporation Unit cell with floating gate MOSFET for analog memory

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US9390790B2 (en) * 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
KR100809341B1 (ko) * 2007-02-01 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
US7876597B2 (en) * 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
WO2010118181A2 (en) * 2009-04-08 2010-10-14 Yadav Technology Inc. Shared transistor in a spin-torque transfer magnetic random access memory (sttmram) cell
CN102005242B (zh) * 2009-08-28 2013-05-29 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
US8481990B2 (en) * 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element
US20140225055A1 (en) * 2010-10-27 2014-08-14 Crossbar, Inc. Resistive switching device for a non-volatile memory device
US8619466B2 (en) * 2011-02-07 2013-12-31 Panasonic Corporation Nonvolatile latch circuit, nonvolatile flip-flop circuit, and nonvolatile signal processing device
US8767446B2 (en) * 2011-10-12 2014-07-01 International Business Machines Corporation Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
KR101489457B1 (ko) * 2012-03-30 2015-02-04 삼성전자주식회사 반도체 메모리 소자
US20130258750A1 (en) * 2012-03-30 2013-10-03 International Business Machines Corporation Dual-cell mtj structure with individual access and logical combination ability
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
JP5571833B2 (ja) * 2012-09-14 2014-08-13 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶素子の製造方法
US9129894B2 (en) * 2012-09-17 2015-09-08 Intermolecular, Inc. Embedded nonvolatile memory elements having resistive switching characteristics
JP5650855B2 (ja) * 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
US9478638B2 (en) * 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
JP5830655B2 (ja) * 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
KR102092776B1 (ko) * 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
KR102098244B1 (ko) * 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
US9601194B2 (en) * 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US20150380063A1 (en) * 2014-06-29 2015-12-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and methods of use
KR20160018270A (ko) * 2014-08-08 2016-02-17 삼성전자주식회사 자기 메모리 소자
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9865649B2 (en) * 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application
DE112017006212T5 (de) * 2016-12-09 2019-08-29 Microsemi Soc Corp. Resistive Speicherzelle mit wahlfreiem Zugriff
WO2018125237A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Semiconductor memory devices with ballasts
CN108321293A (zh) * 2017-01-16 2018-07-24 联华电子股份有限公司 可变电阻式存储器及形成方法
KR20190008051A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10461126B2 (en) * 2017-08-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and formation method thereof
US10497436B2 (en) * 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
US10916697B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US10396126B1 (en) * 2018-07-24 2019-08-27 International Business Machines Corporation Resistive memory device with electrical gate control
US10833087B2 (en) * 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
TWI674580B (zh) * 2019-02-15 2019-10-11 華邦電子股份有限公司 電阻式記憶體電路
US10636842B1 (en) * 2019-02-21 2020-04-28 Winbond Electronics Corp. Resistive random access memory and method for forming the same
US10950661B2 (en) * 2019-04-05 2021-03-16 Globalfoundries Singapore Pte. Ltd. Integrated circuits with resistive non-volatile memory cells and methods for producing the same
US11201285B2 (en) * 2019-05-06 2021-12-14 Massachusetts Institute Of Technology Techniques for dopant implantation and multilayer oxides for resistive switching devices
CN112420919B (zh) * 2019-08-23 2024-06-04 联华电子股份有限公司 可变电阻式存储器的结构及其制作方法
CN113130737B (zh) * 2019-12-30 2022-02-22 联芯集成电路制造(厦门)有限公司 电阻式存储器结构及其制作方法
CN113192929B (zh) * 2020-01-14 2023-07-25 联华电子股份有限公司 电阻式存储器结构及其制作方法
US11177435B2 (en) * 2020-02-07 2021-11-16 Taiwan Semiconductor Manufacturing Company Limited Cross-point memory-selector composite pillar stack structures and methods of forming the same
US10950302B1 (en) * 2020-05-19 2021-03-16 Winbond Electronics Corp. Resistive memory device
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
KR20220037142A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298970A (zh) * 2010-06-22 2011-12-28 三星电子株式会社 可变电阻器件及半导体装置以及该半导体装置的操作方法
TW201203248A (en) * 2010-07-05 2012-01-16 Macronix Int Co Ltd Nonvolatile memory device having trasistor connected in parallel with resistance switching device
TW201528438A (zh) * 2014-01-15 2015-07-16 Chrong-Jung Lin 非揮發性記憶體及其記憶胞
US10217512B1 (en) * 2018-05-15 2019-02-26 International Business Machines Corporation Unit cell with floating gate MOSFET for analog memory

Also Published As

Publication number Publication date
US11437347B2 (en) 2022-09-06
TW202211436A (zh) 2022-03-16
US20220068878A1 (en) 2022-03-03
CN114141814A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
CN110957343B (zh) 集成芯片和形成集成芯片的方法
US8547728B2 (en) Non-volatile memory device and methods for manufacturing the same
US9806255B1 (en) Resistive random access memory and method of forming the same
TWI699914B (zh) 半導體元件及其製作方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US11476259B2 (en) Memory devices including void spaces between transistor features, and related semiconductor devices and electronic systems
TW202109836A (zh) 記憶元件、積體晶片及其形成方法
US11404638B2 (en) Multi-doped data storage structure configured to improve resistive memory cell performance
US11895933B2 (en) Resistive memory cell with switching layer comprising one or more dopants
TWI775138B (zh) 複合型記憶體結構
JP5352966B2 (ja) 抵抗変化メモリ装置の製造方法
US10950302B1 (en) Resistive memory device
US11818966B2 (en) Resistive random access memory and manufacturing method thereof
CN113629098B (zh) 电阻式存储器装置
TWI718936B (zh) 電阻式記憶體裝置
EP4336559A1 (en) Integrated circuit device
TW201349238A (zh) 電阻式隨機存取記憶體之記憶胞及其製造方法
US20230284540A1 (en) Resistive memory device with ultra-thin barrier layer and methods of forming the same
US20240057343A1 (en) Ferroelectric tunnel junction (ftj) structures
US20230157187A1 (en) Resistive memory device with enhanced local electric field and methods of forming the same
TW202333398A (zh) 電阻式記憶胞及其相關的陣列結構
JP5407864B2 (ja) 抵抗変化素子および半導体記憶装置
CN117750780A (zh) 电阻式存储器器件及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent