JP5407864B2 - 抵抗変化素子および半導体記憶装置 - Google Patents
抵抗変化素子および半導体記憶装置 Download PDFInfo
- Publication number
- JP5407864B2 JP5407864B2 JP2009533127A JP2009533127A JP5407864B2 JP 5407864 B2 JP5407864 B2 JP 5407864B2 JP 2009533127 A JP2009533127 A JP 2009533127A JP 2009533127 A JP2009533127 A JP 2009533127A JP 5407864 B2 JP5407864 B2 JP 5407864B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- oxide layer
- resistance
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 59
- 229910044991 metal oxide Inorganic materials 0.000 claims description 31
- 150000004706 metal oxides Chemical class 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 description 43
- 239000000463 material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910000480 nickel oxide Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- -1 Silicon Oxide Nitride Chemical class 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、抵抗変化素子、およびその抵抗変化素子を不揮発性記憶素子として用いた半導体記憶装置に関する。
現在市場で主流となっている不揮発性メモリは、フラッシュメモリやＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silicon）積層構造を有するメモリのように、半導体トランジスタのチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現されている。大容量化を推進するためには微細化が不可欠であるが、電荷蓄積機能のない半導体トランジスタ単体の微細化さえ困難になってきている。そこで、トランジスタは読み書きするメモリセルを選択するスイッチ機能だけを担い、ＤＲＡＭ（Dynamic Random Access Memory）と同様に記憶素子は分離して、それぞれに微細化を進め大容量化を継続させる検討が進められている。
情報記憶機能を有する素子を継続的に微細化するにあたっては、電気抵抗を何らかの電気的刺激によって２値以上切り替えられる電子素子を用いた抵抗変化素子を記憶素子として用いることが考えられる。ＤＲＡＭのような容量（キャパシタンス）に電荷を蓄積する方式では、微細化による蓄積電荷量の減少に伴い信号電圧が低くなることが不可避であるが、電気抵抗は一般的に微細化しても有限の値をもつ場合が多く、抵抗値を変化させる原理と材料があれば微細化を継続するためには有利だと考えられているからである。
このような抵抗変化素子の動作は、低抵抗なオン状態と高抵抗なオフ状態を切替えるスイッチである。図１は２つの配線を接続するスイッチの一例を示す図である。図１に示す配線５１と配線５２の接続を行うスイッチや、ＬＳＩ内の配線構成の切替え機に適用することも原理的には可能である。
しかしながら、抵抗変化素子をメモリに応用する場合と、配線間接続を行うスイッチとして応用する場合で求められる性能が異なる。メモリ素子の場合は記憶セルを選択するトランジスタやダイオードといった能動素子と直列に接続されるため、スイッチオンした低抵抗状態はおよそ１ｋΩでよく、一方オフ状態はおよそ１００ｋΩ、つまり２桁の抵抗変化を実現すれば十分である。一方、図１のような配線間に挿入するスイッチの場合は、配線抵抗と同等の低いオン抵抗（例えば、１００Ω以下）と、信号を確実に遮断するために１００ＭΩ以上の高いオフ抵抗が必要となる。
電気抵抗を電気的刺激によって変化させる技術には、複数の既存技術がある。その中でも最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流すことにより、結晶相（アモルファス化結晶）を切り替え、それぞれの結晶相の電気抵抗に２〜３桁の差があることを利用した記憶装置で、一般的には相変化メモリと呼ばれている。
一方、金属酸化物を電極で挟んだ金属／金属酸化物／金属（以下、ＭＩＭ型と称する）構造でも大きな電圧や電流を印加することにより抵抗変化を起こすことが知られている。本発明はこのＭＩＭ型素子に関する。
図２はＭＩＭ型抵抗変化素子の基本的構造を示す断面模式図である。図２に示すように、ＭＩＭ型抵抗変化素子は、電極１と電極３の間に金属酸化層２が挟まれた構造である。図２では、電極３に電池５のプラス電極が接続され、電極１に電池５のマイナス電極が接続されている。
ＭＩＭ型抵抗変化素子については、例えば、文献１（ソリッド ステイト エレクトロニクス 第7巻、785〜797頁、１９６４年）にニッケル酸化物（ＮｉＯ）を用いた抵抗変化素子が報告されている。この文献１を一例として、１９５０年代から１９６０年代にかけて、電圧や電流で抵抗値が変化する現象を様々な材料について研究した結果が報告されている。
相変化メモリでは一般的に結晶相の変化に伴う体積変化が大きい上、結晶相変化のために数１０ｎｓｅｃと短時間ながら局所的に数１００℃の加熱を要する。一方、ＭＩＭ型抵抗変化素子では数１００℃の高温まで加熱する必要性を明らかに示す報告はないため、近年再び注目され始めている。
図３は、ＭＩＭ型の抵抗変化素子の電流電圧特性を示すグラフである。抵抗変化材料にＮｉ酸化物を用いた場合の抵抗変化特性である。この素子は電源を切っても高抵抗なオフ状態または低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて所定の電圧・電流刺激を印加することにより抵抗状態を切替えることができる。
図３はオン状態およびオフ状態の電流電圧特性の一例を示す。高抵抗なオフ状態の素子に対してＶｔ１以上の電圧を印加すると低抵抗なオン状態に変化し、図３（ｂ）の電気特性を示すようになる。次に、図３（ｂ）のオン状態の素子に対してＶｔ２以上の電圧を印加すると高抵抗なオフ状態に変化し、図３（ａ）の電気特性に戻る。図３（ａ）と図３（ｂ）の間を繰り返し切り替える動作が可能であり、この特性を回路切替え用の不揮発性メモリセルあるいは不揮発性スイッチとして利用することができる。
図４は、ＭＩＭ型抵抗変化素子の俯瞰透視図における、オン状態を担う局所的な電流経路を示す模式図である。金属酸化層２が電極１と電極３の間に挟まれた構造である。金属酸化層２を含むＭＩＭ型の抵抗変化素子において、低抵抗状態を担う電流経路は、金属酸化層２を挟んで対向する電極の面内全体に形成されるわけではない。図４に模式的に示すように、電流経路４は、およそ数ｎｍ、大きくても数１０ｎｍ程度の直径を有する局所的な経路である。ＭＩＭ型抵抗変化素子の低抵抗状態は、このような電流経路4によっている点に特徴がある。
図５は、ＭＩＭ型抵抗変化素子の低抵抗状態における抵抗値の電極面積依存性の一例を示すグラフである。ここでは、電流経路を形成する抵抗変化材料として上記文献１に記載の技術と同様にＮｉＯを用い、それを電極で挟んだ平行平板型素子を用いている。図５は低抵抗状態の抵抗値は電極面積にほとんど依存しないことを示しており、低抵抗状態が局所的に形成された電流経路によって担われていることを明確に示している。
一方、高抵抗状態については、抵抗変化材料が主に遷移金属の酸化物であり、これらの金属酸化物は一般的には抵抗率が大きいのであるが、上述のとおりメモリ素子に比べ１０００倍以上の安定な高抵抗状態を実現する必要がある。
スイッチ素子において、抵抗変化材料である金属酸化物自体（バルク）の電気抵抗と電極界面の電気抵抗は直列接続でそれぞれ寄与する。特に、高抵抗状態の電気抵抗は、金属酸化物自体の電気伝導と電極界面の電気伝導のうち、いずれか電気抵抗値の高い方によって支配される場合が多い。つまり、電極界面に高抵抗な層を挿入することにより、スイッチとしてのオフ状態つまり高抵抗状態の電気抵抗値を高めることは可能である。その一方で、オン状態つまり低抵抗状態の電気抵抗を低くする必要がある。そのため、オン抵抗が低いままで、オフ抵抗を高くしたスイッチ素子を実現することは困難であった。
本発明の目的の一例は、低いオン抵抗を維持し、かつ、高いオフ抵抗を実現した抵抗変化素子および半導体記憶装置を提供することである。
本発明の一側面の抵抗変化素子は、第１の電極と、第１の電極に接する金属酸化層と、金属酸化層に接する界面酸化層と、界面酸化層と接する第２の電極とを有する抵抗変化素子であって、金属酸化層は第１の金属元素の酸化物を含み、第２の電極は電気伝導性が第１の金属元素とは異なる第２の金属元素を含み、界面酸化層は第１および第２の金属元素を含む酸化物を有し、第１の金属元素が正孔伝導性を有する元素であり、第２の金属元素が電子伝導性を有する元素であり、第１の金属元素が、Ｎｉ、Ｃｕ、ＭｎおよびＣｏのうち少なくとも１つ以上の元素であり、第２の金属元素が、Ｚｒ、Ｈｆ、Ｔａ、ＷおよびＭｏのうち少なくとも１つ以上の元素である。
また、本発明の半導体記憶装置は、上記抵抗変化素子と、抵抗変化素子に情報の書き込みまたは読み出しをするためのトランジスタ素子とを有する構成である。
１２、１５ 電極
１３ 金属酸化層
１４ 界面酸化層
１３ 金属酸化層
１４ 界面酸化層
（第１の実施形態）
本実施形態の抵抗変化素子の構成を説明する。図６は本実施形態における抵抗変化素子の一構成例を示す断面模式図である。
本実施形態の抵抗変化素子の構成を説明する。図６は本実施形態における抵抗変化素子の一構成例を示す断面模式図である。
図６に示すように、抵抗変化素子は、電極１２と電極１５との間に金属酸化層１３および界面酸化層１４が設けられ、電極１２の上に金属酸化層１３、界面酸化層１４が順に形成されている。図６では、電極１２が下部電極に相当し、電極１５が上部電極に相当する。電極１２は、絶縁層１０の上に形成され、絶縁層１０内に設けられたプラグ１１に接続されている。また、抵抗変化素子は絶縁層１０の上に形成された絶縁層１６内に設けられている。電極１５は、絶縁層１６内に設けられたプラグ１７に接続されている。プラグ１１、１７は金属膜で形成されている。
なお、図６では、抵抗変化素子と電気的に接続するためにプラグ１１、１７を設けているが、電気的に接続可能であれば、プラグ１１、１７でなくてもよい。
金属酸化層１３の材料は第１の金属元素による酸化物である。電極１５は第２の金属元素を含む材料である。界面酸化層１４は第１および第２の金属元素を含む酸化物である。
ここで、第１の金属元素と第２の金属元素について説明する。
イオンの価数が金属元素によって異なる。つまり、電気伝導に寄与するキャリアの符号（正孔か電子か）が金属元素によって異なる。イオンの価数が２価または３価で正孔伝導性を有する金属元素として、Ｎｉ、Ｃｕ、Ｍｎ、Ｃｏがある。これらの金属元素の群を、正孔伝導性を有するグループとする。また、イオンの価数が４価、５価および６価のうちいずれかにより電子伝導性を有する金属元素として、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏがある。これらの金属元素の群を、電子伝導性を有するグループとする。
界面酸化層１４を高抵抗にするには、第１の金属元素が正孔伝導性を有するグループの元素である場合、第２の金属元素に電子伝導性を有するグループの元素を用いて、中性化する。その反対に、第１の金属元素が電子伝導性を有するグループの元素である場合、第２の金属元素に正孔伝導性を有するグループの元素を用いる。
なお、第１の金属元素および第２の金属元素は、それぞれのグループのうち１種類の元素に限らず、複数の種類の元素が対象となる層に含まれていてもよい。
次に、図６に示した抵抗変化素子の製造方法を説明する。
図６に示すように、図に示さない配線層の上に絶縁層１０が設けられ、絶縁層１０に配線の一部としてプラグ１１が形成された状態を初期状態と考える。プラグ１１の上に電極１２を形成するための第１の導電性膜を形成した後、第１の金属元素による金属酸化層１３を形成する。金属酸化層１３の形成方法は、第１の有機金属原料と酸化剤を反応槽に流すことにより気相反応させるＣＶＤ（Chemical Vapor Deposition）法、第１の金素元素の酸化物ターゲットを用いたスパッタリング法、第１の金属ターゲットを用い酸素ガスを含むプラズマにより反応性スパッタリング法などいずれでもよい。また、原料をスピンコートするゾルゲル法であってもよい。
続いて、第１の金属元素および第２の金属元素を含む界面酸化層１４を形成する。界面酸化層１４の形成方法は、第１および第２の有機金属原料と同時に酸化剤を反応槽に流すことにより気相反応させるＣＶＤ法、第１と第２の金素元素の混合酸化物のターゲットを用いたスパッタリング法、第１および第２の金属原料をブレンドし、スピンコートするゾルゲル法などいずれでもよい。
界面酸化層１４に第２の金属元素が含まれる量は、オン抵抗を変化させない量である０．０１ｍｏｌ％から５０ｍｏｌ％であることが好ましい。界面酸化層１４の膜厚は１〜２０ｎｍが好ましく、１〜５ｎｍの範囲がより好ましい。
その後、第２の金属元素を含む第２の導電性膜をＣＶＤ法やスパッタリング法を用いて形成した後、フォトリソグラフィで必要部分をマスクする。そして、ドライエッチング等により第１の導電性膜から第２の導電性膜までの不要部分を除去して、第１の導電性膜から第２の導電性膜までの積層膜を所定の平面パタンに形成する。これにより、図６に示した電極１２、金属酸化層１３、界面酸化層１４および電極１５が形成される。
さらに、絶縁層１０の上に抵抗変化素子を覆う絶縁層１６を形成する。リソグラフィ技術により、電極１５の上面の一部が露出するように絶縁層１６に開口を形成する。形成した開口に導電性膜を埋め込んで、電極１５への電気的接触をとるための配線としてプラグ１７を形成することで、図６に示した構造が作製される。
次に、本実施形態の抵抗変化素子の電気特性を説明する。図７は本実施形態における抵抗変化素子の特性の一例を示すグラフである。
測定に用いた抵抗変化素子では、第１の金属元素をＮｉとし、金属酸化層１３の材料をＮｉＯとした。また、第２の金属元素をＷとし、電極１５の材料にＷを用いた。電極１２の材料にＲｕを用いた。界面酸化層１４の材料を、ＮｉとＷを含む酸化物とした。このような構成の抵抗変化素子のオン状態およびオフ状態の電流電圧特性を図７に示す。
図７の横軸は抵抗変化素子に印加する電圧であり、縦軸は抵抗変化素子に流れる電流である。上記構成の抵抗変化素子の測定結果を実線で示す。そして、その抵抗変化素子の構成のうち界面酸化層１４を設けなかった場合の測定結果を破線で示す。
オン状態で流れる電流は、界面酸化層１４の有無によらず変化はない。しかし、オフ状態では、例えば、電圧が−０．５Ｖのときの電流値を比較すると、界面酸化層１４を設けることで電流値が２桁以上減少している。このことから、界面酸化層１４を設けることで、オフ状態の抵抗値が２桁以上増大したことがわかる。
ＮｉＯやＴｉＯ２といった金属酸化物においては結晶欠陥が生じやすく、金属元素と酸素を完全に定比で化合させることが困難である。例えば、ＮｉＯの場合はＮｉ欠損が多量に生じやすく、Ｎｉ欠損は実効的に２価のアクセプタとして機能するため、周囲のＮｉを実効的に３価つまり正孔が生じ、電気抵抗を低下させる。一方、ＴｉＯ２の場合は、逆に酸素欠損がＴｉ欠損より多くなりやすい性質があり、酸素欠損はドナーとして機能するため電子伝導性が生じる。
ｐ型のＮｉＯの場合、電極との接触させた界面にはショットキー障壁が形成されると考えられるが、ＮｉＯと元素レベルの相互拡散を抑制できるＰｔやＲｕなどの白金族の電極を用いても、そのオフ状態の抵抗は必ずしも１ＭΩ以上とはならない。
本実施形態の抵抗変化素子は、金属酸化層に含まれる第１の金属元素に同種の金属元素および第１の金属元素とは電気伝導性の異なる第２の金属元素を含む酸化物を材料とする界面酸化層を設けている。電極と金属酸化物の間の界面に、母体の金属酸化物と同等の抵抗変化性能を有しながら、オフ状態では高抵抗となる界面酸化層を挿入することによって、オフ状態の高抵抗化を図れる。その結果、オン状態の抵抗値を維持したまま、文献１に開示された素子よりもオフ状態の抵抗値を２桁以上大きくすることができる。材料や膜厚を最適化することによって、オン状態の抵抗を１００Ω程度に維持したまま、オフ状態の抵抗を１００ＭΩ以上にすることも可能となる。
（第２の実施形態）
本発明の抵抗変化素子は、配線間の相互接続を制御するスイッチとして重要であるが、上述したように、半導体トランジスタあるいはダイオードといった能動素子に直列に接続される記憶素子として用いてもよい。
本発明の抵抗変化素子は、配線間の相互接続を制御するスイッチとして重要であるが、上述したように、半導体トランジスタあるいはダイオードといった能動素子に直列に接続される記憶素子として用いてもよい。
本実施形態では、半導体装置に第１の実施形態で説明した抵抗変化素子を記憶素子として応用する場合について説明する。図８は本実施形態の半導体記憶装置の一構成例を示す断面模式図である。
半導体記憶装置は、Ｓｉ等の半導体基板１５０に形成された電界効果型トランジスタ（以下では、単にトランジスタと称する）と、記憶素子１１６とを有する。記憶素子１１６は、第１の実施形態で説明した抵抗変化素子に相当するものである。
半導体基板１５０のウェル層（不図示）にはトランジスタのソース電極１１２とドレイン電極１１３が設けられている。トランジスタのチャネル領域の上にはゲート絶縁膜を介してゲート電極１１１が設けられている。
半導体基板１５０の上には、トランジスタのゲート電極１１１を覆う絶縁層２０１が設けられている。絶縁層２０１には、材料が金属膜のプラグ２５１ａ、２５１ｂが設けられている。プラグ２５１ａはドレイン電極１１３と接続され、プラグ２５１ｂはソース電極１１２と接続されている。
絶縁層２０１の上には絶縁層２０２が設けられている。絶縁層２０２には、第１の配線層による配線２５４および金属パッド２５２と、プラグ２５３が設けられている。配線２５４はプラグ２５１ｂと接続されている。金属パッド２５２は、プラグ２５１ａおよびプラグ２５３と接続されている。金属パッド２５２は、プラグ２５１ａとプラグ２５３の電気的接続を中継する役目を果たしている。
絶縁層２０２の上には絶縁層２０３が設けられている。絶縁層２０３には、記憶素子１１６およびプラグ２５５が設けられている。記憶素子１１６の下部電極の下層にはバリア性導電体１１７ａが接触して設けられ、記憶素子１１６の上部電極の上層にはバリア性導電体１１７ｂが接触して設けられている。バリア性導電体１１７ａの材料は、ＴｉＮ、ＴａＮ、ＷＮ、およびＭｏＮ等の、金属拡散防止効果および導電性を有する材料である。
また、図８に示すように、記憶素子１１６がバリア性導電体１１７ａ、１１７ｂと接する部位以外を、図８に示すようにバリア性絶縁体１１８で被覆してもよい。バリア性絶縁体１１８の材料は、Ｓｉ３Ｎ４、ＳｉＣＮ、ＳｉＣ、およびＡｌ２Ｏ３等の、金属拡散防止効果および絶縁性を有する材料である。バリア性絶縁体１１８およびバリア性導電体１１７ａ、１１７ｂを設けるのは、半導体記憶装置の製造過程の熱処理により記憶素子１１６に含まれる遷移金属元素が拡散してソース電極１１２やドレイン電極１１３と反応するのを防ぐためである。
プラグ２５１ａ、２５１ｂ、配線２５４、金属パッド２５２、プラグ２５３、プラグ２５５および配線２５６は、Ｗ、ＡｌおよびＣｕ等の導電性材料で形成されている。記憶素子１１６の下部電極とドレイン電極１１３との間に、プラグ２５１ａ、金属パッド２５２およびプラグ２５３を設けることで、記憶素子１１６の金属酸化層や界面酸化層に含まれる遷移金属元素のドレイン電極１１３への拡散を低減する効果もある。
図８に示す構成が記憶容量に応じて複数設けられていてもよく、その場合、上記トランジスタは記憶素子１１６を選択するための素子として機能する。なお、記憶素子１１６を複数設けた場合の半導体記憶装置について、複数の記憶素子１１６のうち１つを選択するための周辺回路については、文献１の抵抗変化素子を記憶素子に用いた半導体記憶装置と同様な構成のため、詳細な説明を省略する。
次に、本実施形態の半導体記憶装置において、記憶素子１１６を不揮発性記憶素子として、記憶素子１１６の情報を読み出す場合の動作について説明する。なお、記憶素子１１６は、高抵抗状態か低抵抗状態かにより、２種類の情報を記憶することが可能である。
トランジスタのソース電極１１２にプラグ２５１ｂを介して接続される配線２５４をビット線とする。ゲート電極１１１によってトランジスタをオフした状態でビット線を予め充電する。その後、ゲート電極１１１に電圧を印加してトランジスタを開放すると、記憶素子１１６を介して電荷が放電する。その際、記憶素子１１６の抵抗状態によって、ビット線の容量と記憶素子１１６の抵抗との積によって決まる時定数が変化する。そのため、所定の時間経過の後、ビット線の電位を読み取ることにより、記憶素子１１６の抵抗状態を判別することが可能となる。
なお、記憶素子１１６にトランジスタを介して、情報を書き込む方法については、文献１の抵抗変化素子を記憶素子に用いた半導体記憶装置と同様であるため、その詳細な説明を省略する。
また、記憶素子１１６を除く構造についての製造方法はＤＲＡＭに代表される半導体記憶装置と同様であり、記憶素子１１６の作製方法は第１の実施形態で説明したため、本実施形態の半導体記憶装置の製造方法の説明を省略する。
また、本実施例では、記憶素子１１６の下部電極側をトランジスタのドレイン電極１１３と接続しているが上部電極側と接続してもよい。さらに、トランジスタのドレイン電極１１３を記憶素子１１６に接続しているが、回路の設計仕様にしたがってソース電極を記憶素子１１６に接続してもよい。
本実施形態の半導体記憶装置は、第１の実施形態で説明した抵抗変化素子を記憶素子として用いることで、記憶素子のオン状態とオフ状態の抵抗比を高くすることが可能となり、情報の読み出し時間が短くて済むなどの高性能化を図れる。
本発明の効果の一例として、オン状態の抵抗値を維持したまま、文献１の素子よりもオフ状態の抵抗値を２桁以上大きくすることができる。
以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００７年９月１８日に出願された日本出願の特願２００７−２４１０５０の内容が全て取り込まれており、この日本出願を基礎として優先権を主張するものである。
Claims (6)
- 第１の電極と、該第１の電極に接する金属酸化層と、該金属酸化層に接する界面酸化層と、該界面酸化層と接する第２の電極と、を有する抵抗変化素子であって、
前記金属酸化層は第１の金属元素の酸化物を含み、
前記第２の電極は電気伝導性が前記第１の金属元素とは異なる第２の金属元素を含み、
前記界面酸化層は前記第１および第２の金属元素を含む酸化物を有し、
前記第１の金属元素が正孔伝導性を有する元素であり、前記第２の金属元素が電子伝導性を有する元素であり、
前記第１の金属元素が、Ｎｉ、Ｃｕ、ＭｎおよびＣｏのうち少なくとも１つ以上の元素であり、
前記第２の金属元素が、Ｚｒ、Ｈｆ、Ｔａ、ＷおよびＭｏのうち少なくとも１つ以上の元素である、抵抗変化素子。 - 第１の電極と、該第１の電極に接する金属酸化層と、該金属酸化層に接する界面酸化層と、該界面酸化層と接する第２の電極と、を有する抵抗変化素子であって、
前記金属酸化層は第１の金属元素の酸化物を含み、
前記第２の電極は電気伝導性が前記第１の金属元素とは異なる第２の金属元素を含み、
前記界面酸化層は前記第１および第２の金属元素を含む酸化物を有し、
前記第１の金属元素が電子伝導性を有する元素であり、前記第２の金属元素が正孔伝導性を有する元素であり、
前記第１の金属元素が、Ｚｒ、Ｈｆ、Ｔａ、ＷおよびＭｏのうち少なくとも１つ以上の元素であり、
前記第２の金属元素が、Ｎｉ、Ｃｕ、ＭｎおよびＣｏのうち少なくとも１つ以上の元素である、抵抗変化素子。 - 請求項１または２に記載の抵抗変化素子と、
前記抵抗変化素子に情報の書き込みまたは読み出しをするためのトランジスタ素子と、
を有する半導体記憶装置。 - 前記第１または第２の電極が導電性膜を材料とするプラグを介して前記トランジスタ素子のソース電極またはドレイン電極と電気的に接続されている、請求項３記載の半導体記憶装置。
- 前記第１または第２の電極が、前記第１および第２の金属元素の拡散を抑制するバリア性導電体を介して前記ソース電極またはドレイン電極と電気的に接続されている、請求項３または４記載の半導体記憶装置。
- 前記抵抗変化素子の前記バリア性導電体と接触している部位以外が、前記第１および第２の金属元素の拡散を抑制するバリア性絶縁体で覆われている、請求項５記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009533127A JP5407864B2 (ja) | 2007-09-18 | 2008-09-16 | 抵抗変化素子および半導体記憶装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007241050 | 2007-09-18 | ||
| JP2007241050 | 2007-09-18 | ||
| PCT/JP2008/066625 WO2009038032A1 (ja) | 2007-09-18 | 2008-09-16 | 抵抗変化素子および半導体記憶装置 |
| JP2009533127A JP5407864B2 (ja) | 2007-09-18 | 2008-09-16 | 抵抗変化素子および半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009038032A1 JPWO2009038032A1 (ja) | 2011-01-06 |
| JP5407864B2 true JP5407864B2 (ja) | 2014-02-05 |
Family
ID=40467846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009533127A Expired - Fee Related JP5407864B2 (ja) | 2007-09-18 | 2008-09-16 | 抵抗変化素子および半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5407864B2 (ja) |
| WO (1) | WO2009038032A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| JP2007053309A (ja) * | 2005-08-19 | 2007-03-01 | Matsushita Electric Ind Co Ltd | データ記憶装置 |
| KR20070092502A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 저항성 메모리소자 |
-
2008
- 2008-09-16 JP JP2009533127A patent/JP5407864B2/ja not_active Expired - Fee Related
- 2008-09-16 WO PCT/JP2008/066625 patent/WO2009038032A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| JP2007053309A (ja) * | 2005-08-19 | 2007-03-01 | Matsushita Electric Ind Co Ltd | データ記憶装置 |
| KR20070092502A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 저항성 메모리소자 |
| JP2007243183A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co Ltd | 抵抗性メモリ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009038032A1 (ja) | 2009-03-26 |
| JPWO2009038032A1 (ja) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8362456B2 (en) | Resistance change element and semiconductor device including the same | |
| US8723154B2 (en) | Integration of an amorphous silicon resistive switching device | |
| JP6180700B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8878152B2 (en) | Nonvolatile resistive memory element with an integrated oxygen isolation structure | |
| US8035099B2 (en) | Diode and resistive memory device structures | |
| US9076523B2 (en) | Methods of manufacturing embedded bipolar switching resistive memory | |
| US7372065B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
| US8258493B2 (en) | Nonvolatile semiconductor memory apparatus and manufacturing method thereof | |
| US20070176264A1 (en) | Resistive random access memory device including an amorphous solid electrolyte layer | |
| US7960770B2 (en) | Nonvolatile memory element array with storing layer formed by resistance variable layers | |
| US8551853B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US8471235B2 (en) | Nonvolatile memory element having a resistance variable layer and manufacturing method thereof | |
| JP5353692B2 (ja) | 半導体記憶装置 | |
| US8339835B2 (en) | Nonvolatile memory element and semiconductor memory device including nonvolatile memory element | |
| KR20100078943A (ko) | 저항성 램 소자의 제조방법 | |
| JPWO2013108593A1 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| US9601692B1 (en) | Hetero-switching layer in a RRAM device and method | |
| US9577190B2 (en) | Thermal management structure for low-power nonvolatile filamentary switch | |
| CN114141814A (zh) | 复合型存储器结构 | |
| JP5407864B2 (ja) | 抵抗変化素子および半導体記憶装置 | |
| CN113629098B (zh) | 电阻式存储器装置 | |
| US20230284540A1 (en) | Resistive memory device with ultra-thin barrier layer and methods of forming the same | |
| TWI718936B (zh) | 電阻式記憶體裝置 | |
| KR20100068793A (ko) | 비휘발성 프로그래머블 스위치 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5407864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |