CN103682093A - 电阻式存储单元、电阻式存储阵列及其形成方法 - Google Patents

电阻式存储单元、电阻式存储阵列及其形成方法 Download PDF

Info

Publication number
CN103682093A
CN103682093A CN201310418402.9A CN201310418402A CN103682093A CN 103682093 A CN103682093 A CN 103682093A CN 201310418402 A CN201310418402 A CN 201310418402A CN 103682093 A CN103682093 A CN 103682093A
Authority
CN
China
Prior art keywords
layer
auxiliary electrical
electrical resistance
resistive
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310418402.9A
Other languages
English (en)
Inventor
陈达
李亨元
陈佑升
陈维恕
吴岱原
陈邦旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103682093A publication Critical patent/CN103682093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本发明公开一种具有可变电阻层的电阻式存储单元、电阻式存储阵列及其制作方法。可变电阻层包括至少一主要电阻层以及至少一辅助电阻层。主要电阻层以及辅助电阻层一起形成封闭的离子交换系统，被交换的离子于主要电阻层及辅助电阻层的每一者中具有等同的移动性，且主要电阻层的最大电阻值高于辅助电阻层的最大电阻值。

Description

电阻式存储单元、电阻式存储阵列及其形成方法
技术领域
本发明是有关于一种半导体结构及其形成方法，且特别是有关于一种电阻式存储单元、电阻式存储阵列及其形成方法。 
背景技术
基于半导体技术发展的存储单元（例如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）及非挥发性存储器）已在现今的半导体产业中扮演一个主要的角色。这些存储器被广泛地应用在个人电脑、行动电话及网路上，并成为日常生活中最不可或缺的电子产品中的其中一员。 
随着消耗性电子产品以及系统产品的普及，对具有低电力耗损、低成本、高存取速度、小体积以及高电容量的存储器的需求也急剧增加。对储存电荷或磁化（magnetization）而言，通过改变可变电阻层的电阻值来记录数值是相当有前景的一种取代方案。 
在电阻式随机存取存储器（RRAM）中，通过施加电流脉冲（current pulse）及转换电压（conversion voltage）来改变可变电阻层的状态，以根据不同的电阻值于设定状态（set state）与重设状态（reset state）之间切换。根据对应于不同电阻值的设定状态及重设状态，在存储器中纪录数值「0」及「1」。 
然而，由于需要较高的电阻准确度，传统的RRAM实际上不能作为多阶存储器（multi-level memory）使用。此外，存储器或存储器的可靠的操作需要能被理解且应用的可预期的机制。 
发明内容
为解决上述问题，本发明提供一种具有可变电阻层的电阻式存储单元。可变电阻层包括至少一主要电阻层以及邻近的至少一辅助电阻层，其中至少一主要电阻层以及邻近的至少一辅助电阻层一起形成封闭的离子交换系统，被交换的离子于至少一主要电阻层及至少一辅助电阻层的每一者中具有等 同的移动性，且至少一主要电阻层的最大电阻值高于至少一辅助电阻层的最大电阻值。 
本发明另提供一种电阻式存储阵列的形成方法，包括于基底上形成交替配置的多个绝缘层及多个位线层，其中穿过绝缘层及位线层形成至少一阻障开口（barrier opening）；将绝缘层及位线层图案化，以形成至少二堆叠结构，阻障开口位于堆叠结构之间；在堆叠结构之间以及之外形成介电层；在堆叠结构之间的介电层中形成第一字符线沟槽开口，以及分别在堆叠结构外侧的介电层中形成二个第二字符线沟槽开口；形成包括至少一主要电阻层以及邻近的至少一辅助电阻层的可变电阻层，可变电阻层覆盖堆叠结构并填入第一字符线沟槽开口及第二字符线沟槽开口中；以及在可变电阻层上形成字符线层。 
本发明又提供一种电阻式存储阵列，包括至少二分开的堆叠结构，配置于基底上，其中各堆叠结构包括交替配置的多个绝缘层及多个位线层，且堆叠结构之间形成有阻障开口；可变电阻层，包括至少一主要电阻层以及邻近的至少一辅助电阻层，可变电阻层配置于基底上并覆盖堆叠结构；以及字符线层，配置于可变电阻层上。 
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。 
附图说明
图1为本发明第一实施例所绘示的电阻式存储单元的剖面示意图。 
图2为本发明一实施例所绘示的电阻式存储单元的I-V示意曲线图。 
图3A及图3B为分别依据本发明一实施例所绘示的电阻式存储单元中氧离子交换的示意图。 
图3C为本发明另一实施例所绘示的示意图，其显示一个主要电阻层与二个邻近的辅助电阻层之间的离子交换，主要电阻层的两侧各配置有一个辅助电阻层。 
图3D为本发明又一实施例所绘示的示意图，其显示一对主要电阻层与一对辅助电阻层之间的离子交换，一对主要电阻层彼此紧邻且其两侧各配置有一个辅助电阻层。 
图4A至图4D为本发明第二实施例所绘示的一电阻式存储阵列的形成 方法的剖面示意图。 
图4D-1为本发明第二实施例所绘示的另一电阻式存储阵列的剖面示意图。 
图4D-2为本发明第二实施例所绘示的又一电阻式存储阵列的剖面示意图。 
图4D-3为本发明第二实施例所绘示的再一电阻式存储阵列的剖面示意图。 
图5为图4B的上视图。 
图6为图4C的上视图。 
图7为本发明第二实施例所绘示的位线层其中一平面的上视示意图。 
主要元件符号说明 
10：电阻式存储单元 
20、20a、20b、20c：电阻式存储阵列 
100、200：基底 
102：栅极结构 
104、106：掺杂区 
108：接触插塞 
110、218：主要电阻层 
112、220：辅助电阻层 
114、222：可变电阻层 
116：导体层 
118：介电层 
120：位线 
130、136：氧离子 
132、138：氧空隙 
134、140：导电细丝 
200：基底 
202、202a：绝缘层 
204、204a：位线层 
203：阻障开口 
205：有源界面开口 
206、206a：阻障层 
208：堆叠结构 
210：钝化层 
212：介电层 
214：第一字符线沟槽开口 
216：第二字符线沟槽开口 
224：字符线层 
具体实施方式
第一实施例 
图1为根据本发明第一实施例所绘示的电阻式存储单元的剖面示意图。请参照图1，第一实施例的电阻式存储单元10包括基底100、栅极结构102、掺杂区104及106、接触插塞108、可变电阻层114、导体层116、介电层118及位线120。 
基底100可为半导体基底，例如硅基底。栅极结构102配置于基底100上。栅极结构102的材料包括导体材料，例如掺杂多晶硅。掺杂区104及106配置于栅极结构102两侧的基底100中。接触插塞108配置于基底100上并电连接至掺杂区104及106中的一者。在本实施例中，掺杂区104作为源极区，掺杂区106作为漏极区，且接触插塞电连接至掺杂区106。接触插塞108的材料包括金属，例如钛、氮化钛或钨。此外，位线120配置于基底100上方且跨越栅极结构102。位线120通过介电层118以与栅极结构102电绝缘。位线120配置于介电层118上。介电层118的材料包括氧化硅、氮化硅或氮氧化硅。位线120的材料包括导体材料，例如钨、铝或铜。另外，可变电阻层114配置于接触插塞108上并电连接于接触插塞108与位线120之间。 
如图1所示，本实施例的可变电阻层114位于介电层118中。在可变电阻层114与位线120之间，可具有作为上电极的导体层116。上电极的材料可为（例如但不限于）铱、铂、氧化铱、氮化钛、钛、氮化铝、钌或氧化钌。此外，在可变电阻层114与接触插塞108之间，可具有作为下电极的另一导体层（未绘示）。下电极的材料可为（例如但不限于）铱、铂、氧化铱、氮化钛、钛、氮化铝、钌、氧化钌或多晶硅。 
要注意的是，本实施例的可变电阻层114包括至少一主要电阻层110以及邻近的至少一辅助电阻层112。主要电阻层110及辅助电阻层112互相交换离子，进而改变电阻值。换句话说，本发明的电阻式存储器为基于离子交换的电阻式存储器。在图1中，绘示一个主要电阻层110及一个辅助电阻层112，且辅助电阻层112配置于主要电阻层110上方。然而，本发明并不以此为限。在另一实施例中（未绘示），辅助电阻层112可配置于主要电阻层110下方。此外，本发明未对主要电阻层110及辅助电阻层112的数目作限制。举例来说，可变电阻层114可包括一个主要电阻层110以及位于主要电阻层110两侧的二个辅助电阻层112，如图3C所示。可变电阻层114可包括紧邻的一对主要电阻层110以及一对辅助电阻层112，辅助电阻层112相邻主要电阻层110并分别位于主要电阻层110的外侧，如图3D所示。 
在一实施例中，主要电阻层110及辅助电阻层112中每一者的材料包括氧化物，且被交换的离子为氧离子。主要电阻层110的材料包括HfO2、ZrO2、Al2O3或Ta2O5。辅助电阻层112的材料包括TiO2、TaOx或TiOy，其中x小于2.5且y小于2。在被交换的离子为氧离子的情况下，接收氧离子之层的电阻值会升高，而失去氧离子之层的电阻值会降低。在另一实施例中，主要电阻层110的材料包括氧化物，辅助电阻层112的材料包括经金属（例如，Cu或Ag）掺杂的硫族化合物（chalcogenide）或氧化物，且被交换的离子包括金属离子，例如铜离子或银离子。主要电阻层110的材料包括HfO2、ZrO2、Al2O3或Ta2O5。辅助电阻层112的材料包括经Cu或Ag掺杂的SiO2、GeTe、GeSe及GeS中的一者。在被交换的离子为金属离子的情况下，接收金属离子之层的电阻值会降低，而失去金属离子之层的电阻值会升高。在被交换的离子为金属离子的情况下，假设电极不会对失去金属离子之层进行补充。 
为了更理想地操作，主要电阻层110及辅助电阻层112需要符合下列条件。首先，被交换的离子于主要电阻层110及辅助电阻层112的每一者中具有实质上等同的移动性。因此，某一层不会紧紧地抓附离子，而造成后续的电阻切换操作停下来。其二，主要电阻层110最大电阻值远高于辅助电阻层112的最大电阻值。此种情况可允许得到一个较大的电阻值范围。因此，主要电阻层110及辅助电阻层112的材料可例如为不同的金属氧化物。其三，主要电阻层110及辅助电阻层112形成一个封闭的离子交换系统。换句话说，没有一个电极会对主要电阻层110或辅助电阻层112提供金属离子，也不会 允许非金属离子（例如，氧离子）通过扩散而离开主要电阻层110或辅助电阻层112。举例来说，主要电阻层110及辅助电阻层112可包覆于介电层（例如，图1的介电层118）内，此介电层也可避免离子扩散出来。其四，起始电阻值可为最大值，此最大值是由主要电阻层110所支配的电阻值。理想地，就低电流操作而言，主要电阻层110处于绝缘状态，且辅助电阻层112为初始金属状态（initially metallic）。 
在起始形成操作时，所施加的电压驱动金属离子进入主要电阻层110，或驱动非金属离子（例如，氧离子）进入辅助电阻层112。可在主要电阻层110中形成渗出的（percolating）导电路径（或称「导电细丝」（filament））。导电细丝行为将参照图2、图3A及图3B作更详尽地描述。图2为根据本发明一实施例所绘示的电阻式存储单元的I-V示意曲线图。图3A及图3B为分别依据本发明一实施例所绘示的电阻式存储单元中氧离子交换的示意图。图3C为根据本发明另一实施例所绘示的示意图，其显示一个主要电阻层110与二个邻近的辅助电阻层112之间的离子交换，主要电阻层110的两侧各配置有一个辅助电阻层112。图3D为根据本发明又一实施例所绘示的示意图，其显示一对主要电阻层110与一对辅助电阻层112之间的离子交换，一对主要电阻层110彼此紧邻且其两侧各配置有一个辅助电阻层112。在此种情况下，二个主要电阻层110可达到相同等级的（comparable magnitude）最大电阻值。或者，当对所有层施加低偏压，（例如）其中一个主要电阻层被氧化而形成萧特基阻障（Schottky barrier）时，被氧化的那个主要电阻层可达到极高的最大电阻值。 
在升高正电压情况下的导电细丝行为如图3A及图2的右侧所示。一方面施加正电压于辅助电阻层112（例如，TiO2），另一方面施加负电压于主要电阻层110（例如，HfO2）。在逐渐升高正电压的情况下，氧离子130逐渐被拉至辅助电阻层112，而从主要电阻层110中的氧空隙（oxygen vacancies）132形成导电细丝134。由于导电细丝134的形成，可变电阻层114的电阻值降低，因此电流爬升至位置B。此可视为「设定（SET）」操作，标示于图2中的区块I。当连续增加电压，辅助电阻层112接收来自主要电阻层110的氧离子130而使得辅助电阻层112的电阻值增加。因此电流从位置B降低至位置C。此可视为「设定后重设（RESET after SET）」操作，标示于图2中的区块II。然而，连续升高（正）电压将导致辅助电阻层112的击穿 （breakdown），对应使电流高涨，标示于图2中的区块III。辅助电阻层112的击穿将使得电流升高至预定限值（即，位置D），所述预定限值由导电细丝形成步骤中的外部电流限制器所决定。 
在升高负电压情况下的导电细丝行为如图3B及图2的左侧所示。一方面施加负电压于辅助电阻层112（例如，TiO2），另一方面施加正电压于主要电阻层110（例如，HfO2）。在逐渐升高负电压的情况下，氧离子136逐渐被拉回主要电阻层110，而从辅助电阻层112中的氧空隙138形成导电细丝140。主要电阻层110所增加的电阻值大于辅助电阻层112所降低的电阻值，因此电流趋势从位置E降至位置F。此可视为「重设（RESET）」操作，标示于图2中的区块IV。进一步升高（负）电压将导致重设后（post-RESET）电阻下降（可视为「重设后设定（SET after RESET）」）或可能导致主要电阻层110的击穿，造成最后的电流跃增。 
基于上述，本发明的电阻式存储器可为单阶存储单元（single-level cell，SLC），且其操作范围W1包括区块I（SET区块）及区块IV（RESET区块），如图2所示。 
另外，利用超过二个电阻状态的本质，本发明的电阻式存储器可应用于多阶存储单元（multi-level cell，MLC）的操作。举例来说，如图2所示，至少六个电阻状态（位置A至位置F）代表具有2.6位（log2（6）=2.6）。通过适当地控制施加至主要电阻层110及辅助电阻层112的电压，可能得到更多的电阻状态。举例来说，位置A与位置B之间、或位置E与位置F之间可存在另一电阻状态。换句话说，本发明的电阻式存储器提供增加更多电阻状态的可能性，且其MLC操作范围W2包括区块I（SET区块）、区块II（RESET after SET区块）、区块III及区块VI（RESET区块），如图2所示。 
第二实施例 
图4A至图4D为根据本发明第二实施例所绘示的电阻式存储阵列的形成方法的剖面示意图。图5为图4B的上视图。图6为图4C的上视图。 
请参照图4A，在基底200上形成交替配置的多个绝缘层202及多个位线层204，并穿过位线层204及绝缘层202形成阻障开口（barrier opening）203。阻障开口203可仅仅视为开口，不限于本发明所用的专有名词。绝缘层202的材料包括SiOx、AlOx、SiN或SiON。位线层204的材料包括Al。接着，在基底200上顺应性地形成选择性阻障层206，阻障层206至少覆盖 最上面的绝缘层202以及阻障开口203的内侧。阻障层206可为介电层。阻障层206的材料包括SiOx、AlOx、SiN或SiON。此外，阻障层206与绝缘层202的材料可相同或不同。形成阻障层206的方法包括进行化学气相沉积（CVD）制作工艺。 
请参照图4B及图5，进行图案化步骤以于基底200上形成至少二堆叠结构208，堆叠结构208之间形成有阻障开口203，且堆叠结构208的外侧形成有有源界面开口（active interface opening）205。有源界面开口205可仅仅视为开口，不限于本发明所用的专有名词。各图案化堆叠结构208包括位于基底200上的交替配置的多个绝缘层202a以及多个位线层204a。另外，在相同图案化步骤中，沿阻障开口203的内侧形成图案化阻障层206a，且图案化阻障层206a形成于堆叠结构208的顶面上。阻障层206a可为介电层。图案化步骤包括进行沟槽再填充、光刻及蚀刻制作工艺。 
然后，在基底200上形成选择性钝化层210，以覆盖堆叠结构208。钝化层210可仅仅视为介电层，不限于本发明所用的专有名词。钝化层210的材料包括SiOx、AlOx、SiN或SiON。此外，钝化层210与阻障层206a的材料可相同或不同。形成钝化层210的方法包括进行CVD制作工艺。接着，在堆叠结构208之间以及之外形成介电层212。换句话说，堆叠结构208之间以及之外均填充有介电层212。介电层212的材料包括SiOx、AlOx、SiN或SiON。此外，介电层212与阻障层206a或钝化层210的材料可相同或不同。形成介电层212的方法包括于基底200上沉积介电材料层（未绘示），接着对介电材料层进行回蚀刻或化学机械研磨（CMP）制作工艺，直到钝化层210的顶面裸露出来。 
请参照图4C及图6，在堆叠结构208之间的介电层212中形成第一字符线沟槽开口214，同时，分别于堆叠结构208的外侧的介电层212中形成二个第二字符线沟槽开口216。第一字符线沟槽开口214或第二字符线沟槽开口216可仅仅视为开口，不限于本发明所用的专有名词。形成第一及第二字符线沟槽开口214、216的方法包括进行光刻及蚀刻制作工艺，以移除部分介电层212。 
请参照图4D，形成包括至少一主要电阻层218以及邻近的至少一辅助电阻层220的可变电阻层222，且可变电阻层222覆盖堆叠结构208并填入第一及第二字符线沟槽开口214、216中。主要电阻层218及辅助电阻层220 一起形成封闭的离子交换系统，被交换的离子于主要电阻层218及辅助电阻层220的每一者中具有等同的移动性，且主要电阻层218的最大电阻值高于辅助电阻层220的最大电阻。已在第一实施例中描述主要电阻层218及辅助电阻层220的材料，于此不再赘述。接着，在可变电阻层222上形成字符线层224。字符线层224的材料包括导体材料，例如金属。形成主要电阻层218、辅助电阻层220及字符线层224的方法各自包括进行CVD制作工艺。至此，完成第二实施例的电阻式存储阵列20。 
第二实施例的电阻式存储阵列的结构将参照图4D说明如下。如图4D所示，电阻式存储阵列20包括至少二分开的堆叠结构208、可变电阻层222及字符线层224。堆叠结构208配置于基底200上，其中各堆叠结构208包括交替配置的多个绝缘层202a以及多个位线层204a，且堆叠结构208之间形成有阻障开口203。可变电阻层222包括配置于基底200上的至少一主要电阻层218以及邻近的至少一辅助电阻层220，且可变电阻层222覆盖堆叠结构208。主要电阻层218及辅助电阻层220一起形成封闭的离子交换系统，被交换的离子于主要电阻层218及辅助电阻层220的每一者中具有等同的移动性，且主要电阻层218的最大电阻值高于辅助电阻层220的最大电阻值。字符线层224配置于可变电阻层222上。在本实施例中，电阻式存储阵列20还包括阻障层206a及钝化层210。钝化层210配置于各堆叠结构208与可变电阻层222之间。阻障层206a覆盖堆叠结构208之间的阻障开口203的内侧以及堆叠结构208的顶面。另外，钝化层210覆盖阻障层206a。 
图7为根据本发明第二实施例所绘示的位线层其中一平面的上视示意图。在第二实施例的电阻式存储阵列20中，阻障层于各位线层204a一侧的厚度大于阻障层于各位线层204a另一侧的厚度，使得具有较薄阻障层的区域可作为切换区域，如图4D及图7中的箭头A所示。在本实施例中，阻障层206a及钝化层210两者均可视为可变电阻层222的阻障层。由于阻障层206a的配置，阻障层于各位线层204a一侧的厚度大于阻障层于各位线层204a另一侧的厚度。在此情况下，可进行单侧切换（single-side switching）的操作，其使得电阻式存储阵列的运作更稳定。此外，在本实施例中，由于可变电阻层222的阻障层的配置，可用与图4D的形成顺序相反的顺序来形成主要电阻层218及辅助电阻层220。举例来说，可先形成辅助电阻层220，再形成主要电阻层218。 
图4D-1为根据本发明第二实施例所绘示的另一电阻式存储阵列的剖面示意图。进行如图4A至图4D中描述的相同制作工艺步骤，但省略了形成阻障层206a的步骤。至此，完成电阻式存储阵列20a。在本实施例的电阻式存储阵列20a中，钝化层210作为阻障层，且在各位线层204a的两侧具有实质上相等的厚度，使得可进行双侧切换（double-side switching）的操作，其中切换区域如图4D-1中的箭头B所示。此外，在本实施例中，由于可变电阻层222的阻障层的配置，可用与图4D-1的形成顺序相反的顺序来形成主要电阻层218及辅助电阻层220。举例来说，可先形成辅助电阻层220，再形成主要电阻层218。 
图4D-2为根据本发明第二实施例所绘示的又一电阻式存储阵列的剖面示意图。进行如图4A至图4D中描述的相同制作工艺步骤，但省略了形成钝化层210的步骤。至此，完成电阻式存储阵列20b。在本实施例的电阻式存储阵列20b中，阻障层206a配置于各位线层204a的一侧，使得没有阻障层206a的区域（亦即，各位线层204a与可变电阻层222之间的界面）可作为切换区域，如图4D-2的虚线区C所示。此外，在本实施例中，阻障层206a配置于各位线层204a的一侧。换言之，各位线层204a的另一侧裸露于可变电阻层222。在此情况下，需要先形成主要电阻层218，再形成辅助电阻层220，以避免各位线层204a接触辅助电阻层220而造成短路。 
图4D-3为根据本发明第二实施例所绘示的再一电阻式存储阵列的剖面示意图。进行如图4A至图4D中描述的相同制作工艺步骤，但省略了形成阻障层206a以及形成钝化层210的步骤。至此，完成电阻式存储阵列20c。在本实施例的电阻式存储阵列20c中，各位线层204a的两侧未配置有阻障层，因此各位线层204a与可变电阻层222之间的界面可作为切换区域，如图4D-3中的虚线区D所示。此外，在本实施例中，各位线层204a的两侧未配置有阻障层。换言之，各位线层204a的任一侧裸露于可变电阻层222。在此情况下，需要先形成主要电阻层218，再形成辅助电阻层220，以避免各位线层204a接触辅助电阻层220而造成短路。 
综上所述，在本发明的电阻式存储器中，可变电阻层包括可互相交换离子的至少二层，进而改变其电阻值。当所述至少二层由不同的金属氧化物所形成时，可提供较宽的电阻值范围。此外，基于离子交换的新颖电阻式存储器可作为多阶存储器。另外，本发明的方法简单且可与现有的存储器制作工 艺相容。 
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。 

Claims (37)

1.一种电阻式存储单元，包括：
可变电阻层，包括至少一主要电阻层以及邻近的至少一辅助电阻层，其中所述至少一主要电阻层以及邻近的所述至少一辅助电阻层一起形成封闭的离子交换系统，被交换的离子于所述至少一主要电阻层及所述至少一辅助电阻层的每一者中具有等同的移动性，且所述至少一主要电阻层的最大电阻值高于所述至少一辅助电阻层的最大电阻值。
2.如权利要求1所述的电阻式存储单元，其中所述至少一主要电阻层及所述至少一辅助电阻层的每一者的材料包括氧化物，且每一个被交换的离子包括氧原子。
3.如权利要求2所述的电阻式存储单元，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
4.如权利要求2所述的电阻式存储单元，其中所述至少一辅助电阻层的材料包括TiO2、TaOx或TiOy，x小于2.5且y小于2。
5.如权利要求1所述的电阻式存储单元，其中所述至少一主要电阻层的材料包括氧化物，所述至少一辅助电阻层的材料包括经金属掺杂的硫族化合物（chalcogenide）或氧化物，且每一个被交换的离子包括所述金属。
6.如权利要求5所述的电阻式存储单元，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
7.如权利要求5所述的电阻式存储单元，其中所述至少一辅助电阻层的材料包括经所述金属掺杂的SiO2、GeTe、GeSe及GeS中的一者，且所述金属包括Cu或Ag。
8.一种电阻式存储阵列的形成方法，包括：
在基底上形成交替配置的多个绝缘层及多个位线层，其中穿过所述绝缘层及所述位线层形成至少一阻障开口（barrier opening）；
将所述绝缘层及所述位线层图案化，以形成至少二堆叠结构，所述阻障开口位于所述堆叠结构之间；
在所述堆叠结构之间以及之外形成介电层；
在所述堆叠结构之间的所述介电层中形成第一字符线沟槽开口，以及分别于所述堆叠结构外侧的所述介电层中形成二个第二字符线沟槽开口；
形成包括至少一主要电阻层以及邻近的至少一辅助电阻层的可变电阻层，所述可变电阻层覆盖所述堆叠结构并填入所述第一字符线沟槽开口及所述第二字符线沟槽开口中；以及
在所述可变电阻层上形成字符线层。
9.如权利要求8所述的电阻式存储阵列的形成方法，其中所述至少一主要电阻层及所述至少一辅助电阻层的每一者的材料包括氧化物，且每一个被交换的离子包括氧原子。
10.如权利要求9所述的电阻式存储阵列的形成方法，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
11.如权利要求9所述的电阻式存储阵列的形成方法，其中所述至少一辅助电阻层的材料包括TiO2、TaOx或TiOy，x小于2.5且y小于2。
12.如权利要求8所述的电阻式存储阵列的形成方法，其中所述至少一主要电阻层的材料包括氧化物，所述至少一辅助电阻层的材料包括经金属掺杂的硫族化合物或氧化物，且每一个被交换的离子包括所述金属。
13.如权利要求12所述的电阻式存储阵列的形成方法，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
14.如权利要求12所述的电阻式存储阵列的形成方法，其中所述至少一辅助电阻层的材料包括经所述金属掺杂的SiO2、GeTe、GeSe及GeS中的一者，且所述金属包括Cu或Ag。
15.如权利要求8所述的电阻式存储阵列的形成方法，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
16.如权利要求8所述的电阻式存储阵列的形成方法，在形成所述第一字符线沟槽及所述第二字符线沟槽开口的步骤之后以及形成所述可变电阻层的步骤之前，还包括形成钝化层，所述钝化层覆盖所述堆叠结构。
17.如权利要求16所述的电阻式存储阵列的形成方法，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
18.如权利要求16所述的电阻式存储阵列的形成方法，其中所述主要电阻层形成于邻近的所述辅助电阻层的上方。
19.如权利要求16所述的电阻式存储阵列的形成方法，在形成所述绝缘层及所述位线层的步骤之后以及将所述绝缘层及所述位线层图案化的步骤之前，还包括形成阻障层，所述阻障层至少覆盖所述第一字符线沟槽开口的内侧以及所述堆叠结构的顶面。
20.如权利要求19所述的电阻式存储阵列的形成方法，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
21.如权利要求19所述的电阻式存储阵列的形成方法，其中所述主要电阻层形成于邻近的所述辅助电阻层的上方。
22.如权利要求8所述的电阻式存储阵列的形成方法，其中所述至少一主要电阻层及所述至少一辅助电阻层一起形成封闭的离子交换系统，被交换的离子于所述至少一主要电阻层及所述至少一辅助电阻层的每一者中具有等同的移动性，且所述至少一主要电阻层的最大电阻值高于所述至少一辅助电阻层的最大电阻值。
23.一种电阻式存储阵列，包括：
至少二分开的堆叠结构，配置于基底上，其中各堆叠结构包括交替配置的多个绝缘层及多个位线层，且所述堆叠结构之间形成有阻障开口；
可变电阻层，包括至少一主要电阻层以及邻近的至少一辅助电阻层，所述可变电阻层配置于所述基底上并覆盖所述堆叠结构；以及
字符线层，配置于所述可变电阻层上。
24.如权利要求23所述的电阻式存储阵列，其中所述至少一主要电阻层及所述至少一辅助电阻层的材料包括氧化物，且每一个被交换的离子包括氧原子。
25.如权利要求24所述的电阻式存储阵列，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
26.如权利要求24所述的电阻式存储阵列，其中所述至少一辅助电阻层的材料包括TiO2、TaOx或TiOx，x小于2.5且y小于2。
27.如权利要求23所述的电阻式存储阵列，其中所述至少一主要电阻层的材料包括氧化物，所述至少一辅助电阻层的材料包括经金属掺杂的硫族化合物或氧化物，且每一个被交换的离子包括所述金属。
28.如权利要求27所述的电阻式存储阵列，其中所述至少一主要电阻层的材料包括HfO2、ZrO2、Al2O3或Ta2O5。
29.如权利要求27所述的电阻式存储阵列，其中所述至少一辅助电阻层的材料包括经所述金属掺杂的SiO2、GeTe、GeSe及GeS中的一者，且所述金属包括Cu或Ag。
30.如权利要求23所述的电阻式存储阵列，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
31.如权利要求23所述的电阻式存储阵列，还包括配置于各堆叠结构与所述可变电阻层之间的钝化层。
32.如权利要求31所述的电阻式存储阵列，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
33.如权利要求31所述的电阻式存储阵列，其中所述主要电阻层形成于邻近的所述辅助电阻层的上方。
34.如权利要求31所述的电阻式存储阵列，还包括阻障层，所述阻障层覆盖所述堆叠结构之间的所述阻障开口的内侧以及所述堆叠结构的顶面，且所述钝化层覆盖所述阻障层。
35.如权利要求34所述的电阻式存储阵列，其中所述主要电阻层形成于邻近的所述辅助电阻层的下方。
36.如权利要求34所述的电阻式存储阵列，其中所述主要电阻层形成于邻近的所述辅助电阻层的上方。
37.如权利要求23所述的电阻式存储阵列，其中所述至少一主要电阻层及所述至少一辅助电阻层一起形成封闭的离子交换系统，被交换的离子于所述至少一主要电阻层及所述至少一辅助电阻层的每一者中具有等同的移动性，且所述至少一主要电阻层的最大电阻值高于所述至少一辅助电阻层的最大电阻值。
CN201310418402.9A 2012-09-14 2013-09-13 电阻式存储单元、电阻式存储阵列及其形成方法 Pending CN103682093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/615,683 US20140077149A1 (en) 2012-09-14 2012-09-14 Resistance memory cell, resistance memory array and method of forming the same
US13/615,683 2012-09-14

Publications (1)

Publication Number Publication Date
CN103682093A true CN103682093A (zh) 2014-03-26

Family

ID=50273516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310418402.9A Pending CN103682093A (zh) 2012-09-14 2013-09-13 电阻式存储单元、电阻式存储阵列及其形成方法

Country Status (3)

Country Link
US (1) US20140077149A1 (zh)
CN (1) CN103682093A (zh)
TW (1) TW201411814A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736560B (zh) * 2015-12-23 2021-08-21 美商英特爾公司 於記憶體裝置中的雙層介電質

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406418B1 (ja) * 2012-03-29 2014-02-05 パナソニック株式会社 不揮発性記憶装置
WO2013150791A1 (ja) * 2012-04-04 2013-10-10 パナソニック株式会社 迂回電流を抑制する双方向型電流素子を用いたクロスポイント型の抵抗変化型記憶装置の設計方法
TWI562336B (en) * 2015-09-01 2016-12-11 Macronix Int Co Ltd Semiconductor structure and method for manufacturing the same
WO2017111930A1 (en) * 2015-12-22 2017-06-29 Intel Corporation High performance rram
US11380369B2 (en) 2018-11-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cells and method for manufacturing thereof
TWI709166B (zh) * 2019-10-05 2020-11-01 華邦電子股份有限公司 電阻式隨機存取記憶體陣列及其製造方法
CN112786780B (zh) * 2019-11-08 2023-11-10 华邦电子股份有限公司 电阻式随机存取存储器阵列及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
WO2004027877A1 (ja) * 2002-09-19 2004-04-01 Sharp Kabushiki Kaisha 抵抗変化機能体およびその製造方法
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
DE102004029436B4 (de) * 2004-06-18 2009-03-05 Qimonda Ag Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs
US7666526B2 (en) * 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
JP4253038B2 (ja) * 2007-06-05 2009-04-08 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR20090076077A (ko) * 2008-01-07 2009-07-13 삼성전자주식회사 저항성 메모리 소자
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
KR101083643B1 (ko) * 2008-12-29 2011-11-16 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR101583717B1 (ko) * 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
US8796656B2 (en) * 2010-06-04 2014-08-05 Micron Technology, Inc. Oxide based memory
WO2012001960A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法
KR20120021539A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101744758B1 (ko) * 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP2012069602A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子
US8625322B2 (en) * 2010-12-14 2014-01-07 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US9419217B2 (en) * 2011-08-15 2016-08-16 Unity Semiconductor Corporation Vertical cross-point memory arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736560B (zh) * 2015-12-23 2021-08-21 美商英特爾公司 於記憶體裝置中的雙層介電質

Also Published As

Publication number Publication date
US20140077149A1 (en) 2014-03-20
TW201411814A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN103682093A (zh) 电阻式存储单元、电阻式存储阵列及其形成方法
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
US9343677B2 (en) GCIB-treated resistive device
US9178143B2 (en) Resistive memory structure
US10741760B2 (en) Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof
US8017457B2 (en) Method of manufacturing semiconductor memory device
KR101671860B1 (ko) 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9722178B2 (en) Resistive memory having confined filament formation
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
KR20140089639A (ko) 가변 저항 메모리 장치 및 그 형성 방법
US20140043894A1 (en) Memory cells having a plurality of resistance variable materials
WO2017052584A1 (en) High retention resistive random access memory
CN111584711B (zh) 一种rram器件及形成rram器件的方法
KR20100023610A (ko) 저항 메모리 장치 및 그 제조 방법
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
KR20080048757A (ko) 저항성 메모리 소자 및 그 제조방법
US11711987B2 (en) Memory electrodes and formation thereof
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210052413A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20220045941A (ko) 전자 소자 및 전자 소자 제어 방법
KR20210049743A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
CN115101525A (zh) 半导体存储器件与半导体存储器件的制造方法
CN113078257A (zh) 电阻式随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326