CN102298970A - 可变电阻器件及半导体装置以及该半导体装置的操作方法 - Google Patents

可变电阻器件及半导体装置以及该半导体装置的操作方法 Download PDF

Info

Publication number
CN102298970A
CN102298970A CN2011100434098A CN201110043409A CN102298970A CN 102298970 A CN102298970 A CN 102298970A CN 2011100434098 A CN2011100434098 A CN 2011100434098A CN 201110043409 A CN201110043409 A CN 201110043409A CN 102298970 A CN102298970 A CN 102298970A
Authority
CN
China
Prior art keywords
pulse voltage
resistance
replacement
replacement pulse
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100434098A
Other languages
English (en)
Other versions
CN102298970B (zh
Inventor
金英培
李昌范
李东洙
金昌桢
李明宰
张晚
李承烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102298970A publication Critical patent/CN102298970A/zh
Application granted granted Critical
Publication of CN102298970B publication Critical patent/CN102298970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种可变电阻器件及半导体装置以及该半导体装置的操作方法。包括可变电阻器件的半导体装置的操作方法包括：通过施加重置脉冲电压到可变电阻器件以将可变电阻器件从第一电阻状态切换到第二电阻状态，写入第一数据到半导体装置；以及通过施加设定脉冲电压到可变电阻器件以将可变电阻器件从第二电阻状态切换到第一电阻状态，写入第二数据到半导体装置。重置脉冲电压高于设定脉冲电压，第二电阻状态的电阻大于第一电阻状态的电阻。

Description

可变电阻器件及半导体装置以及该半导体装置的操作方法
技术领域
示例性实施例涉及半导体装置，更具体地，涉及可变电阻器件、包括该可变电阻器件的半导体装置以及该半导体装置的操作方法。
背景技术
存储器件可以是非易失性的并且可以不需要刷新。非易失性存储器件的类型可以包括相变RAM(PRAM)、纳米浮置栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)以及电阻RAM(RRAM)。
RRAM基于当足够高的电压施加到可变电阻材料时可以产生电流通路的现象。该通路的产生导致降低的电阻。一旦产生通路，可以通过施加足够的电压到可变电阻材料来消除或再产生通路。
发明内容
本发明提供了可变电阻器件、包括该可变电阻器件的半导体装置以及该半导体装置的操作方法，在该可变电阻器件中增大了高电阻状态与低电阻状态的电阻之间的差从而改善了可变电阻器件的可靠性。
根据示例性实施例，一种包括可变电阻器件的半导体装置的操作方法包括：通过施加重置脉冲电压(reset pulse voltage)到可变电阻器件使得可变电阻器件从第一电阻状态切换到第二电阻状态，写入第一数据到半导体装置；以及通过施加设定脉冲电压(set pulse voltage)到可变电阻器件使得可变电阻器件从所述第二电阻状态切换到所述第一电阻状态，写入第二数据到半导体装置，重置脉冲电压高于设定脉冲电压，并且第二电阻状态的电阻大于第一电阻状态的电阻。
重置脉冲电压可以是设定脉冲电压两倍或更高。重置脉冲电压的极性可以与设定脉冲电压的极性不同。第一数据的写入可以包括在施加重置脉冲电压到可变电阻器件至少两次。第二电阻状态的电阻可以是第一电阻状态的电阻的约20至约100倍。
第一数据的写入可以包括：通过施加重置脉冲电压到可变电阻器件使得可变电阻器件从第一电阻状态切换到第二电阻状态，写入第一数据；然后施加附加重置脉冲电压到可变电阻器件使得可变电阻器件从第二电阻状态切换到第三电阻状态。第三电阻状态的电阻可以大于第二电阻状态的电阻。
重置脉冲电压的极性可以与设定脉冲电压的极性不同，附加重置脉冲电压的极性与设定脉冲电压的极性相同。重置脉冲电压可以高于设定脉冲电压，附加重置脉冲电压可以低于设定脉冲电压。
第一数据的写入可以包括施加重置脉冲电压或附加重置脉冲电压到可变电阻器件至少两次。第一数据的写入可以包括施加重置脉冲电压到可变电阻器件至少两次，然后施加附加重置脉冲电压到可变电阻器件至少两次。第一数据的写入可以包括交替且重复地施加重置脉冲电压和附加重置脉冲电压到可变电阻器件。根据示例性实施例，重置脉冲电压和附加重置脉冲电压可以连续施加多次。第三电阻状态的电阻可以是第一电阻状态的电阻的约20至约1000倍。
根据另一示例性实施例，一种操作包括可变电阻器件的半导体装置的方法包括：通过连续施加第一重置脉冲电压和第二重置脉冲电压到可变电阻器件使得可变电阻器件被重置，写入第一数据到半导体装置；以及通过施加设定脉冲电压到可变电阻器件使得可变电阻器件被设定，写入第二数据到半导体装置，当施加第一重置脉冲电压到可变电阻器件时，可变电阻器件从第一电阻状态切换到第二电阻状态，当施加第二重置脉冲电压到可变电阻器件时，可变电阻器件从第二电阻状态切换到第三电阻状态，当施加设定脉冲电压到可变电阻器件时，可变电阻器件从第三电阻状态切换到第一电阻状态，第三电阻状态的电阻大于第二电阻状态的电阻，并且第二电阻状态的电阻大于第一电阻状态的电阻。
第一重置脉冲电压的极性可以与设定脉冲电压的极性不同，第二重置脉冲电压的极性可以与设定脉冲电压的极性相同。第一重置脉冲电压可以高于设定脉冲电压且第二重置脉冲电压可以低于设定脉冲电压。第一数据的写入可以包括施加第一重置脉冲电压或第二重置脉冲电压到可变电阻器件至少两次。第一数据的写入可以包括施加第一重置脉冲电压到可变电阻器件至少两次，然后施加第二重置脉冲电压到可变电阻器件至少两次。第一数据的写入可以包括交替且重复地施加第一重置脉冲电压和第二重置脉冲电压到可变电阻器件。例如，第一重置脉冲电压和第二重置脉冲电压可以连续施加多次。第三电阻状态的电阻可以是第一电阻状态的电阻的约20至约1000倍。
根据另一示例性实施例，一种可变电阻器件包括第一电极、第二电极以及在第一电极和第二电极之间的可变电阻材料层，当在第一电极和第二电极之间施加第一重置脉冲电压时可变电阻材料层从第一电阻状态切换到第二电阻状态，当在第一电极和第二电极之间施加第二重置脉冲电压时可变电阻材料层从第二电阻状态切换到第三电阻状态，当在第一电极和第二电极之间施加设定脉冲电压时可变电阻材料层从第三电阻状态切换到第一电阻状态，第三电阻状态的电阻大于第二电阻状态的电阻，并且第二电阻状态的电阻大于第一电阻状态的电阻。
第一重置脉冲电压可以是设定脉冲电压的约两倍。第一重置脉冲电压的极性可以与设定脉冲电压的极性不同，第二重置脉冲电压的极性可以与设定脉冲电压的极性相同。第一重置脉冲电压可以高于设定脉冲电压，第二重置脉冲电压可以低于设定脉冲电压。
根据另一示例性实施例，半导体装置包括可变电阻器件和串联连接到可变电阻器件的选择器件，当施加第一重置脉冲电压到可变电阻器件时，可变电阻器件从第一电阻状态切换到第二电阻状态，当施加第二重置脉冲电压到可变电阻器件时，可变电阻器件从第二电阻状态切换到第三电阻状态，以及当施加设定脉冲电压到可变电阻器件时，可变电阻器件从第三电阻状态切换到第一电阻状态，第三电阻状态的电阻大于第二电阻状态的电阻，第二电阻状态的电阻大于第一电阻状态的电阻。
第一重置脉冲电压可以是设定脉冲电压的约两倍。第一重置脉冲电压的极性可以与设定脉冲电压的极性不同，第二重置脉冲电压的极性可以与设定脉冲电压的极性相同。第一重置脉冲电压可以高于设定脉冲电压，而第二重置脉冲电压可以低于设定脉冲电压。当第一重置脉冲电压和第二重置脉冲电压连续施加到可变电阻器件时，第一数据可以写入半导体装置，而当设定脉冲电压施加到可变电阻器件时，第二数据可以写入半导体装置。选择器件可以是晶体管或二极管。
根据示例性实施例，一种半导体装置的操作方法包括：通过施加至少一个重置脉冲电压以将可变电阻器件从第一电阻切换到第二电阻，写入第一数据，第二电阻大于第一电阻；以及通过施加至少一个设定脉冲电压以将可变电阻器件从第二电阻切换到第一电阻，写入第二数据，至少一个设定脉冲电压的幅度(magnitude)小于至少一个重置脉冲电压的幅度。
根据示例性实施例，一种半导体装置的操作方法包括：通过连续施加至少一个第一重置脉冲电压和至少一个第二重置脉冲电压以重置可变电阻器件，写入第一数据，至少一个第一重置脉冲电压的施加将可变电阻器件从第一电阻状态切换到第二电阻状态，而至少一个第二重置脉冲电压的施加将可变电阻器件从第二电阻状态切换到第三电阻状态，第三电阻状态的电阻大于第二电阻状态的电阻；以及通过施加至少一个设定脉冲电压以设定可变电阻器件，写入第二数据，至少一个设定脉冲电压的施加将可变电阻器件从第三电阻状态切换到第一电阻状态，第二电阻状态的电阻大于第一电阻状态的电阻。
根据示例性实施例，一种半导体装置包括第一电极、第二电极以及在第一电极和第二电极之间的可变电阻材料层，可变电阻材料层配置为当施加第一重置脉冲电压时从第一电阻切换到第二电阻，当施加第二重置脉冲电压时从第二电阻切换到第三电阻，以及当施加设定脉冲电压时从第三电阻切换到第一电阻，第三电阻大于第二电阻并且第二电阻大于第一电阻。
根据示例性实施例，一种半导体装置包括可变电阻器件和串联连接到该可变电阻器件的选择器件，该可变电阻器件配置为在施加第一重置脉冲电压时从第一电阻状态切换到第二电阻状态，在施加第二重置脉冲电压时从第二电阻状态切换到第三电阻状态，以及在施加设定脉冲电压时从第三电阻状态切换到第一电阻状态，第三电阻状态的电阻大于第二电阻状态的电阻，并且第二电阻状态的电阻大于第一电阻状态的电阻。
附图说明
从以下结合附图的简要描述，示例性实施例将被更清楚地理解。图1-图18表示如在这里描述的非限制性的示例性实施例。
图1是根据示例性实施例的可变电阻器件的示意性截面图；
图2是示出图1的可变电阻器件的理想电流-电压特性的曲线图；
图3是示出图1的可变电阻器件的代表性电流-电压特性的曲线图；
图4是示出施加到图1的可变电阻器件的示例性操作脉冲电压的曲线图；
图5是示出当图4的操作脉冲电压施加到图1的可变电阻器件时流过该可变电阻器件的电流的变化的曲线图；
图6是示意地示出当图4的操作脉冲电压施加到图1的可变电阻器件时该可变电阻器件的电阻分布的曲线图；
图7是示出施加到图1的可变电阻器件的示例性操作脉冲电压的曲线图；
图8是示出当图7的操作脉冲电压施加到图1的可变电阻器件时流过该可变电阻器件的电流的变化的曲线图；
图9是示出施加到图1的可变电阻器件的示例性操作脉冲电压的曲线图；
图10是示出当图9的操作脉冲电压施加到图1的可变电阻器件时流过该可变电阻器件的电流的变化的曲线图；
图11是示出当图9的操作脉冲电压施加到图1的可变电阻器件时该可变电阻器件的电阻的变化的曲线图；
图12是示意地示出当图9的操作脉冲电压施加到图1的可变电阻器件时该可变电阻器件的电阻分布的曲线图；
图13是根据示例性实施例的包括图1的可变电阻器件的半导体装置的电路图；
图14是根据示例性实施例的包括图1的可变电阻器件的半导体装置的电路图；
图15是图14的半导体装置的截面图；
图16是示出根据示例性实施例的半导体装置的操作方法的流程图；
图17是根据示例性实施例的存储卡的示意性方框图；以及
图18是根据示例性实施例的电子系统的示意性方框图；
应当指出，这些附图旨在示出特定示例性实施例中所利用的方法、结构和/或材料的通常特性并对以下提供的书面描述进行补充。然而，这些附图没有按比例，可以不精确地反映任何给定实施例的精确结构或性能特性，并且不应被解释为限制或限定由示例性实施例所涵盖的数值范围或属性。例如，分子、层、区域和/或结构元件的相对厚度和位置可以为了清楚而缩小或扩大。各附图中相似或相同的附图标记的使用旨在表示存在相似或相同的元件或特征。
具体实施方式
现在将参照附图更充分地描述示例性实施例，附图中示出了示例性实施例。然而，示例性实施例可以以不同的形式实施而不应解释为限于这里阐述的实施例；而是，提供这些实施例使得本公开彻底并完整，并将示例性实施例的构思充分传达给本领域技术人员。在附图中，为了清晰，层和区域的厚度被夸大。在附图中相似的附图标记表示相似的元件，因此将省略它们的描述。
应当理解，当一元件被称为“连接”或“耦接”到另一元件时，它可以直接连接到或耦接到该另一元件，或者可以存在插入的元件。相反，当一元件被称为“直接连接”或“直接耦接”到另一元件时，不存在插入的元件。相似的附图标记通篇表示相似的元件。如这里使用的，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。用于描述元件或层之间的关系的其它词语应当以类似的方式进行解释(例如，“之间”对于“直接之间”，“相邻”对于“直接相邻”，“在...上”对于“直接在...上”)。
应当理解，尽管这里可以使用术语“第一”、“第二”等来描述各元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，以下讨论的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分，而不偏离示例性实施例的教导。
为便于描述此处可以使用诸如“在...之下”、“在...下面”、“下(lower)”、“在...之上”、“上(upper)”等空间相对性术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间相对术语旨在涵盖除附图中描绘的取向之外的器件在使用或操作中的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其它元件或特征“之下”或“下面”的元件将会取向在其它元件或特征的“上方”。因此，示范性术语“下面”可以涵盖之上和之下两种取向。器件可以采取其它取向(旋转90度或在其它取向)，此处所用的空间相对性描述符做相应解释。
这里使用的技术名词仅为了描述特定实施例的目的，而没有意图对示例性实施例进行限制。如这里所使用的，单数形式“一”和“该”旨在也包括复数形式。除非上下文清楚地以其它方式表示。还应当理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
这里参照截面图描述了示例性实施例，这些截面图是示例性实施例的理想实施例(和中间结构)的示意图。因而，可以预期例如由于制造技术和/或公差引起的从图例的形状的变化。因此，示例性实施例不应被解释为限于这里示出的区域的特定形状，而是应该包括例如由于制造引起的形状偏离。例如，示出为矩形的注入区域可以在其边缘处具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的掩埋区域可以导致在该掩埋区域和经由其进行注入的表面之间的区域中的一些注入。因此，附图中所示的区域本质上是示意性的，它们的形状并不旨在示出器件的区域的实际形状，且不旨在限制示例性实施例的范围。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有示例性实施例所属领域内的普通技术人员所通常理解的同样的含义。还应当理解，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
图1是根据示例性实施例的可变电阻器件10的示意性截面图。参照图1，可变电阻器件10可以包括第一电极11、可变电阻材料层12和第二电极13。可变电阻材料层12可以在第一电极11和第二电极13之间。根据其它的示例性实施例，可变电阻器件10还可以在第一电极11上和/或可变电阻材料层12上包括缓冲层(未示出)。
第一电极11和第二电极13每个可以是导电材料，例如抗氧化金属层和/或多晶硅层。例如，抗氧化金属层可以是铱(Ir)、铂(Pt)、氧化铱(IrO)、氮化钛(TiN)、氮化钛铝(TiAlN)、钨(W)、钼(Mo)、钌(Ru)和/或氧化钌(RuO)。抗氧化金属层可以例如在形成缓冲层之后形成。根据示例性实施例，第一电极11和第二电极13可以分别位于可变电阻材料层12之上和之下，但是示例性实施例不限于此。根据其它示例性实施例，第一电极11和第二电极13可以位于可变电阻材料层12的侧面。
可变电阻材料层12可以包括钙钛矿基氧化物和/或过渡金属氧化物。钙钛矿基氧化物的示例包括Pr1-xCaxMnO3、La1-xCaxMnO3、SrZrO3/SrTiO3、CrTiO3、Pb(Zr，Ti)O3/Zn1-xCdxS和/或类似物。过渡金属的示例包括镍、铌、钛、锆、铪、钴、铁、铜、锰、锌、铬和/或类似物。可变电阻材料层12的电阻可以根据施加到第一电极11和第二电极13的电压之间的差而改变。可变电阻材料层12的电阻状态可以根据其电阻分为高电阻状态或低电阻状态。
可变电阻器件10可以用作半导体装置，例如用作根据可变电阻材料层12的电阻状态存储数据“0”或“1”的非易失性存储器件。可变电阻器件10可以被包括到逻辑门中以用在逻辑电路中。在这种情况下，可以减小逻辑电路的尺寸，从而提高整个器件的集成度。
示例性实施例描述为，数据“0”和数据“1”可以分别表示可变电阻材料层12的高电阻状态和低电阻状态。在这种情况下，将数据“0”写入可变电阻器件10可以称为擦除操作和/或重置操作，而将数据“1”写入可变电阻器件10可以称为编程操作和/或设定操作。示例性实施例不限于此，数据“1”和“0”可以分别对应于可变电阻材料层12的高电阻状态和低电阻状态。
图2是示出图1的可变电阻器件10的理想电流-电压特性的曲线图。参照图2，X轴可以表示电压，Y轴可以表示根据线性标尺的电流。X轴上描绘的电压可以表示施加到可变电阻器件10的第一电极11和第二电极13的电压之间的差，更具体地，表示从施加到第二电极13的电压减去施加到第一电极11的电压得到的数值。
可以通过施加正阈值电压到可变电阻器件10而使得可变电阻器件10从低电阻状态切换到高电阻状态。在高电阻状态中，相对小的电流可以流过可变电阻器件10。将可变电阻器件10从低电阻状态切换到高电阻状态可以称为“重置”。“正阈值电压”可以称为“重置电压Vreset”。可以通过施加负阈值电压到可变电阻器件10而使得可变电阻器件10从高电阻状态切换到低电阻状态。将可变电阻器件10从高电阻状态切换到低电阻状态可以称为“设定”。“负阈值电压”可以称为“设定电压Vset”。
重置电压Vreset和设定电压Vset的极性可以彼此相反。如果可变电阻器件10的重置电压Vreset和设定电压Vset的极性彼此相反，则可变电阻器件10可以称为“双极可变电阻器件”。根据示例性实施例，施加到可变电阻器件10的重置电压Vreset可以具有正值，而施加到可变电阻器件10的设定电压Vset可以具有负值。示例性实施例不限于此，根据用于形成可变电阻器件10的可变电阻材料层12的材料的种类，重置电压Vreset可以具有负值，而设定电压Vset可以具有正值。
图3是示出图1的可变电阻器件10的代表性电流-电压特性的曲线图。参照图3，X轴可以表示电压，Y轴可以表示根据对数标尺的电流。在X轴上描绘的电压可以表示分别施加到可变电阻器件10的第一电极11和第二电极13的电压之间的差，更具体地，表示从施加到第二电极13的电压减去施加到第一电极11的电压得到的数值。附图标记31可以表示当施加到可变电阻器件10的电压以100mV的间隔变化且每个电压施加到可变电阻器件10第一时间段时流过可变电阻器件10的电流变化。附图标记32可以表示当施加到可变电阻器件10的电压以50mV的间隔变化且每个电压施加到可变电阻器件10比第一时间段长的第二时间段时流过可变电阻器件10的电流变化。
附图标记31可以示出在A区域中的电流下降到其最大值的约1/10。可变电阻器件10可以从低电阻状态切换到第一高电阻状态。处于第一高电阻状态的电阻可以比低电阻状态的电阻高。用于将可变电阻器件10从低电阻状态切换到第一高电阻状态的电压将称为“第一电压”。根据示例性实施例，第一电压可以为约2V。第一电压也可以被称为“重置电压”。
附图标记31示出在B区域中电流增加。在这种情况下，可变电阻器件10可以从第一高电阻状态切换到低电阻状态。用于将可变电阻器件10从第一高电阻状态切换到低电阻状态的电压将称为“第二电压”。根据示例性实施例，第二电压可以为约-1.5V。第二电压也可以被称为“设定电压”。
附图标记32可以示出在C区域中的电流下降为其最大值的约1/100。在这种情况下，可变电阻器件10可以从第一高电阻状态切换到第二高电阻状态。处于第二高电阻状态的电阻大于第一高电阻状态的电阻。用于将可变电阻器件10从第一高电阻状态切换到第二高电阻状态的电压将被称为“第三电压”。根据示例性实施例，第三电压可以为约-0.5V。
根据示例性实施例，可变电阻器件10的高电阻状态可以分成第一高电阻状态和第二高电阻状态。因此，可变电阻器件10根据施加到其的电压可以具有低电阻状态、第一高电阻状态和/或第二高电阻状态。例如，第一高电阻状态的电阻可以是低电阻状态的电阻的约十倍，而第二高电阻状态的电阻可以是低电阻状态的电阻的约数千倍。
用于将可变电阻器件10从低电阻状态切换到高电阻状态的重置脉冲电压和用于将可变电阻器件10从高电阻状态切换到低电阻状态的设定脉冲电压可以基于图3所示的可变电阻器件10的电流-电压特性来确定。如果重置脉冲电压施加到可变电阻器件10，则数据“0”可以被写入可变电阻器件10和/或可变电阻器件10可以被擦除。如果设定脉冲电压施加到可变电阻器件10，则数据“1”可以被写入可变电阻器件10和/或可变电阻器件10可以被编程。
图4是示出可以施加到图1的可变电阻器件10的操作脉冲电压的示例的曲线图。参照图4，X轴可以表示时间，而Y轴可以表示电压。根据图4所示的示例性实施例，设定脉冲电压Pset可以为约-3V，重置脉冲电压Preset可以为约3V，读取脉冲电压Pread可以为约0.5V。设定脉冲电压Pset、重置脉冲电压Preset和读取脉冲电压Pread的脉冲宽度可以彼此不同。例如，设定脉冲电压Pset可以施加约1μs，重置脉冲电压Preset可以施加约10μs。设定脉冲电压Pset和重置脉冲电压Preset可以彼此对称。具体地，设定脉冲电压Pset和重置脉冲电压Preset可以在幅度上相同(例如，电压的绝对值相同)但可以在极性上不同。
设定脉冲电压Pset可以基于以上参照图3描述的第二电压来确定。设定脉冲电压Pset可以等于或大于第二电压，并可以具有与第二电压相同的极性。重置脉冲电压Preset可以通过以上参照图3描述的第一电压来确定。重置脉冲电压Preset可以等于或大于第一电压，并可以具有与第一电压相同的极性。
图5是示出当图4的操作脉冲电压施加到图1的可变电阻器件10时流过可变电阻器件10的电流的变化的曲线图。参照图5，X轴可以表示进行切换的次数，而Y轴可以表示根据对数标尺的电流。切换可以指可变电阻器件10的电阻被改变，具体地，是指可变电阻器件10从低电阻状态切换到高电阻状态或从高电阻状态切换到低电阻状态。
如果设定脉冲电压Pset施加到可变电阻器件10，则可变电阻器件10可以从高电阻状态切换到低电阻状态(例如，认为数据“1”被写入可变电阻器件10)。流过可变电阻器件10的电流可以为约10-4A。如果重置脉冲电压Preset施加到可变电阻器件10，则可变电阻器件10可以从低电阻状态切换到高电阻状态(例如，认为数据“0”被写入可变电阻器件10)。流过可变电阻器件10的电流可以为约10-5A。如果当数据“1”被写入可变电阻器件10时的可变电阻器件10的电阻和当数据“0”被写入可变电阻器件10时的可变电阻器件10的电阻分别是“on”电阻和“off”电阻，则“on”电阻与“off”电阻的比例为约10。
图6是示意地示出当图4的操作脉冲电压施加到图1的可变电阻器件10时可变电阻器件10的电阻的分布的曲线图。参照图6，X轴可以表示可变电阻器件10的电阻，而Y轴可以表示可变电阻器件10的电阻分布。可变电阻器件10可以具有低电阻状态61和/或高电阻状态62。根据示例性实施例，“on”电阻与“off”电阻的比例为约10。写入数据“0”的可变电阻器件10的一些电阻可以等于写入数据“1”的可变电阻器件10的一些电阻。由于不能保证可变电阻器件10的可靠性，所以难于在诸如非易失性存储器件的半导体装置中使用可变电阻器件10。
图7是示出施加到图1的可变电阻器件10的示例操作脉冲电压的曲线图。参照图7，X轴可以表示时间，而Y轴可以表示电压。根据图7所示的示例性实施例，设定脉冲电压Pset可以为约-3V，重置脉冲电压Preset可以为约6.5V，而读取脉冲电压Pread可以为约0.5V。设定脉冲电压Pset和重置脉冲电压Preset可以彼此不对称。重置脉冲电压Preset可以具有比设定脉冲电压Pset更大的幅度，并可以在极性上与设定脉冲电压Pset不同。
设定脉冲电压Pset可以基于以上参照图3描述的第二电压来确定。设定脉冲电压Pset可以在幅度上等于或大于第二电压，并可以具有与第二电压相同的极性。重置脉冲电压Preset基于以上参照图3描述的第一电压来确定。重置脉冲电压Preset可以在幅度上等于或大于第一电压，并可以具有与第一电压相同的极性。
重置脉冲电压Preset可以例如为第一电压的约两倍。重置脉冲电压Preset可以为设定脉冲电压Pset的约两倍。如果重置脉冲电压Preset如上所述被确定为高的，则由于在可变电阻材料层12中发生氧扩散使得重置可以快速进行。可变电阻器件10可以从低电阻状态快速切换到高电阻状态。根据其它示例性实施例，重置脉冲电压Preset可以施加至少两次，在施加至少两次重置脉冲电压Preset之后施加读取脉冲电压Pread。根据其它示例性实施例，重置脉冲电压Preset和设定脉冲电压Pset可以交替和重复地施加。根据示例性实施例，重置脉冲电压Preset和设定脉冲电压Pset可以连续地施加多次。
图8是示出当图7的操作脉冲电压施加到图1的可变电阻器件10时流过可变电阻器件10的电流的变化的曲线图。参照图8，X轴可以表示进行切换的次数，而Y轴可以表示根据对数标尺的电流。附图标记81可以表示图1的可变电阻器件10的低电阻状态，而附图标记82可以表示可变电阻器件10的高电阻状态。低电阻状态的电流可以是高电阻状态的电流的约20倍至约100倍。根据示例性实施例，高电阻状态的电阻和低电阻状态的电阻之间的差可以比在低电阻状态的电流是高电阻状态的电流的约10倍的情形(例如，根据参照附图5描述的示例性实施例)时更大。可变电阻器件10的可靠性可以得到改善。
图9是示出施加到图1的可变电阻器件10的操作脉冲电压的示例性实施例的曲线图。参照图9，X轴可以表示时间，Y轴可以表示电压。根据图9所示的示例性实施例，设定脉冲电压Pset可以为约-3V，第一重置脉冲电压Preset1可以为约6.5V，第二重置脉冲电压Preset2可以为约-0.6V，读出脉冲电压Pread可以为约0.5V。重置脉冲电压可以分成第一重置脉冲电压Preset1和第二重置脉冲电压Preset2，并且第一重置脉冲电压Preset1和第二重置脉冲电压Preset2的极性可以不同。
设定脉冲电压Pset和第一重置脉冲电压Preset1可以彼此不对称。第一重置脉冲电压Preset1可以具有比设定脉冲电压Pset更大的幅度，并且设定脉冲电压Pset和第一重置脉冲电压Preset1的极性可以不同。第二重置脉冲电压Preset2可以具有比设定脉冲电压Pset更小的幅度，并可以具有与设定脉冲电压Pset相同的极性。
设定脉冲电压Pset可以基于以上参照图3描述的第二电压来确定。设定脉冲电压Pset可以等于或大于第二电压，并可以具有与第二电压相同的极性。第一重置脉冲电压Preset1可以基于以上参照图3描述的第一电压来确定。第一重置脉冲电压Preset1可以在幅度上等于或大于第一电压，并可以具有与第一电压相同的极性。根据参照图9描述的示例性实施例，第一重置脉冲电压Preset1可以是第一电压的约两倍。第一重置脉冲电压Preset1可以是设定脉冲电压Pset的约两倍。如果第一重置脉冲电压Preset1如上所述确定为高的，则由于在可变电阻材料层12中发生氧扩散可以使得重置快速进行。可变电阻器件10可以从低电阻状态快速切换到高电阻状态。
第二重置脉冲电压Preset2可以基于以上参照图3描述的第三电压来确定。第二重置脉冲电压Preset2的幅度可以等于或大于第三电压，并且第二重置脉冲电压Preset2可以具有与第三电压相同的极性。根据示例性实施例，第二重置脉冲电压Preset2可以确定为类似于第三电压。根据参照图3描述的示例性实施例，当施加到可变电阻器件10的电压为从约-0.5V至约-1.2V时可变电阻器件10可以具有第二高电阻状态。第二重置脉冲电压Preset2可以为从约-0.5V至约-1.2V的范围。
根据其它示例性实施例，第二重置脉冲电压Preset2可以施加至少两次，并且在施加至少两次第二重置脉冲电压Preset2之后可以施加读取脉冲电压Pread。根据其它示例性实施例，第一重置脉冲电压Preset1可以施加至少两次，在施加至少两次第一重置脉冲电压Preset1之后可以施加至少两次第二重置脉冲电压Preset2，并且在施加至少两次第二重置脉冲电压Preset2之后可以施加读取脉冲电压Pread。根据另一些示例性实施例，第一重置脉冲电压Preset1和第二重置脉冲电压Preset2可以交替且重复地施加。根据示例性实施例，重置脉冲电压Preset和设定脉冲电压Pset可以连续施加多次。
图10是示出当图9的操作脉冲电压施加到图1的可变电阻器件10时流过可变电阻器件10的电流的变化的曲线图。参照图10，X轴可以表示进行切换的次数，Y轴可以表示根据对数标尺的电流。附图标记101可以表示可变电阻器件10的低电阻状态，附图标记102可以表示可变电阻器件10的高电阻状态。低电阻状态的电流可以是高电阻状态的电流的约20倍至约1000倍。根据参照图10描述的示例性实施例，高电阻状态的电阻和低电阻状态的电阻之间的差可以比在根据参照图5描述的示例性实施例的低电阻状态的电流是高电阻状态的电流的约10倍的情况更大，并且比在根据参照图8描述的示例性实施例的低电阻状态的电流是高电阻状态的电流的约100倍的情况更大。可变电阻器件10的可靠性可以得到改善。
图11是示出当图9的操作脉冲电流施加到图1的可变电阻器件10时可变电阻器件10的电阻的变化的曲线图。参照图11，X轴可以表示进行切换的次数，Y轴可以表示根据对数标尺的电阻。参考符号■可以表示可变电阻器件10的低电阻状态，而参考符号◆可以表示可变电阻器件10的高电阻状态。高电阻状态的电阻可以是低电阻状态的电阻的约1000倍。高电阻状态的最小电阻可以是低电阻状态的最小电阻的约18.9倍。根据参照图9描述的示例性实施例，当施加的设定脉冲电压和第一重置脉冲电压彼此不对称且进一步施加第二重置脉冲电压时，高电阻状态的电阻和低电阻状态的电阻之间的差可以比在如图4所示的施加的设定脉冲电压和重置脉冲电压彼此对称的情况时更大。
图12是示意地示出当图9的操作脉冲电压施加到图1的可变电阻器件10时可变电阻器件10的电阻分布的曲线图。参照图12，X轴可以表示可变电阻器件10的电阻，Y轴可以表示可变电阻器件10的电阻分布。可变电阻器件10可以具有低电阻状态121和/或高电阻状态122。根据示例性实施例，“on”电阻与“off”电阻的比例可以为约1000。写入数据“0”的可变电阻器件10的一些电阻等于写入数据“1”的可变电阻器件10的一些电阻的可能性可以是低的。由于可以保证可变电阻器件10的可靠性，所以可变电阻器件10可以使用在诸如非易失性存储器件的半导体装置中。如果可变电阻器件10使用在非易失性存储器件中，则可以降低该非易失性存储器件的位错误率(bit error rate)。
图13是根据示例性实施例的包括图1的可变电阻器件10的半导体装置的电路图。参照图13，半导体装置例如可以是非易失性存储器件，该非易失性存储器件的单位单元MC1可以包括可变电阻器R和二极管D。可变电阻R可以是图1的可变电阻器件10。可变电阻器R的第一端子可以连接到位线BL，而其第二端子可以连接到二极管D。二极管D可以双向操作且可以根据施加到字线WL的电压来选择单位单元MC1。
图14是根据示例性实施例的包括图1的可变电阻器件10的半导体装置的电路图。参照图14，半导体装置例如可以是非易失性存储器件，该非易失性存储器件的单位单元MC2可以包括可变电阻器R和存取晶体管T。可变电阻器R可以是图1的可变电阻器件10。可变电阻器R的第一端子可以连接到位线BL，而其第二端子可以连接到存储晶体管T。存储晶体管T可以包括连接到字线WL的栅极、连接到可变电阻器R的第二端子的漏极以及连接到源极线SL的源极。存取晶体管T可以根据施加到字线WL的电压切换为导通或截止以选择单位单元MC2。
图15是图14的半导体装置的截面图。参照图15，隔离层105可以在半导体基板100的区域中以限定有源区域。漏极区域110和源极区域115在有源区域中可以是分离的。栅极绝缘层120可以设置在漏极区域110和源极区域115之间的有源区域上，栅极电极125可以设置在栅极绝缘层120上。栅极电极125可以延伸以用作字线和/或可以连接到字线(未示出)。栅极电极125、漏极区域110和源极区域115可以是存储晶体管T的部分。
第一层间绝缘层130可以在存储晶体管T上。第一接触插塞CP1和第二接触插塞CP2可以在第一层间绝缘层130中。源极区域115可以经由第一接触插塞CP1连接到源极线135。漏极区域110可以经由第二接触插塞CP2连接到下电极140。
第二层间绝缘层160可以在第一层间绝缘层130上。下电极140、可变电阻材料层145和上电极150可以堆叠在第二层间绝缘层160的区域中。上电极150可以经由第三接触插塞CP3连接到位线170。下电极140、可变电阻器件145和上电极150可以是可变电阻器R的至少一部分。可变电阻器R可以是可变电阻器件10。
根据示例性实施例，如果幅度等于或大于重置电压的幅度的第一重置脉冲电压施加到可变电阻器R，则可变电阻器R可以从低电阻状态切换到高电阻状态，并且数据“0”可以写入该非易失性存储器件。如果幅度等于或大于设定电压的幅度的设定脉冲电压施加到可变电阻器R，则可变电阻器R可以从高电阻状态切换到低电阻状态，并且数据“1”可以写入该非易失性存储器件。高电阻状态的电阻可以是低电阻状态的电阻的约20至约100倍。
根据其它示例性实施例，如果第一重置脉冲电压和第二重置脉冲电压依次施加到可变电阻器R，则可变电阻器R可以从低电阻状态切换到高电阻状态，并且数据“0”可以写入该非易失性存储器件。如果幅度等于或大于设定电压的幅度的设定脉冲电压施加到可变电阻器R，则可变电阻器R可以从高电阻状态切换到低电阻状态，并且数据“1”可以写入该非易失性存储器件。第二重置脉冲电压的极性例如可以与第一重置脉冲电压的极性不同，并可以与设定脉冲电压的极性相同。第二重置脉冲电压的电压可以具有比设定脉冲电压小的幅度。高电阻状态的电阻可以是低电阻状态的电阻的约20至约1000倍。
图16是示出根据示例性实施例的半导体装置的操作方法的流程图。参照图16，半导体装置可以例如是非易失性存储器件，根据该非易失性存储器件的电阻，该非易失性存储器件的操作方法可以对应于在图13和图14中所示的非易失性存储器件之一上进行的编程/擦除操作。图13和图14所示的每个非易失性存储器件可以包括图1的可变电阻器件10。以上参照图1-图15描述的示例性实施例也可以应用到参照图16描述的示例性实施例。
参照图16，在操作1610中，设定脉冲电压可以施加到可变电阻器件以将数据“1”写入非易失性存储器件。设定脉冲电压的幅度可以等于或大于设定电压的幅度，并且设定脉冲电压可以具有与设定电压相同的极性。例如，设定电压可以是以上参照图3描述的第二电压。如果设定脉冲电压施加到可变电阻器件，则可变电阻器件可以从高电阻状态切换到低电阻状态，并且数据“1”被写入非易失性存储器件。非易失性存储器件可以被编程。
在操作1620中，幅度大于设定脉冲电压的幅度的第一重置脉冲电压可以施加到可变电阻器件以将数据“0”写入非易失性存储器件。第一重置脉冲电压的幅度可以等于或大于重置电压的幅度，并且第一重置脉冲电压可以具有与重置电压相同的极性。第一重置脉冲电压的幅度可以是重置电压的幅度的约两倍。第一重置脉冲电压的幅度可以是设定脉冲电压的幅度的约两倍。例如，重置电压可以是以上参照图3描述的第一电压。如果第一重置脉冲电压施加到可变电阻器件，则可变电阻器件可以从低电阻状态切换到高电阻状态，并且数据“0”可以写入非易失性存储器件。非易失性存储器件可以被擦除。
可以使用彼此不对称的设定脉冲电压和第一重置脉冲电压以增加低电阻状态的电阻与高电阻状态的电阻之间的差，从而改善可变电阻器件的可靠性。
在操作1630中，第二重置脉冲电压可以施加到可变电阻器件以将数据“0”写入非易失性存储器件。第二重置脉冲电压可以具有与第一重置脉冲电压的极性不同的极性，也就是，可以具有与设定脉冲电压相同的极性。第二重置脉冲电压的幅度可以小于设定脉冲电压的幅度。例如，第二重置脉冲电压可以基于以上参照图3描述的第三电压来确定。如果第二重置脉冲电压施加到可变电阻器件，则可变电阻器件可以从高电阻状态切换到超高电阻状态。超高电阻状态的电阻可以大于高电阻状态的电阻。操作1630可以选择性地进行。
第一重置脉冲电压和第二重置脉冲电压可以依次施加以大大增加低电阻状态的电阻和高电阻状态的电阻之间的差，从而改善可变电阻器件的可靠性。即使操作1630被跳过且仅进行操作1610和1620，低电阻状态的电阻和高电阻状态的电阻之间的差也可以比一般可变电阻器件的更大。
在当前的实施例中，当重置脉冲电压施加到可变电阻器件时，数据“0”写入非易失性存储器件；当设定脉冲电压施加到可变电阻器件时，数据“1”写入非易失性存储器件。然而，根据其它示例性实施例，当设定脉冲电压施加到可变电阻器件时，数据“0”写入非易失性存储器件；当重置脉冲电压施加到可变电阻器件时，数据“1”写入非易失性存储器件。
如参照图13-图16所述，非易失性存储器件作为包括根据示例性实施例的可变电阻器件的半导体装置的示例来描述。然而，根据示例性实施例的可变电阻器件可以包括在逻辑门中以使用在逻辑电路中。在这种情况下，逻辑电路的尺寸可以减小，从而改善整个装置的集成度。例如，根据示例性实施例的可变电阻器件可以应用到忆阻器(memristor)。忆阻器可以根据与参照图16描述的半导体装置的操作方法类似的方法来操作。“忆阻器”可以是例如电流的方向和流量存储在其中并且电阻根据存储的电流的方向和流量而变化的器件。
图17是根据示例性实施例的存储卡1700的示意性方框图。参照图17，存储卡1700可以包括控制器1710和存储器单元1720。控制器1710和存储器单元1720可以设置为彼此交换电信号。例如，如果控制器1710提供命令到存储器单元1720，则存储器单元1720可以传输数据到控制器1710。存储器单元1720可以包括非易失性存储器件，该非易失性存储器件可以包括根据图1-图16所示的示例性实施例的可变电阻器件。
存储卡1700可以例如应用为包括各种类型的卡(例如，存储棒(memorystick)卡、智能媒体(smart media，SM)卡、安全数字(secure digital，SD)卡、迷你SD卡和/或多媒体卡(multi-media card，MMC))之一的存储器件。
图18是根据示例性实施例的电子系统1800的示意性方框图。参照图18，电子系统1800可以包括处理器1810、存储器单元1820、输入/输出(I/O)装置1830和接口单元1840。电子系统1800可以例如是能够发送和接收信息的移动系统或系统。移动系统例如可以是个人数字助理(PDA)、便携式计算机、网络写字板(web tablet)、无线电话、移动电话、数字音乐播放器和/或存储卡。处理器1810可以执行程序并控制电子系统1800。处理器1800例如可以是微处理器、数字信号处理器或微控制器等。
I/O装置1830可以用于输入数据到电子系统1800或从电子系统1800输出数据。电子系统1800可以经由I/O装置1830连接到诸如个人计算机(PC)的外部装置(未示出)和/或网络以与外部装置交换数据。I/O装置1830例如可以是辅助键盘、键盘和/或显示器。存储器单元1820可以存储用于操作处理器1810的代码和/或数据，和/或可以存储被处理器1810处理的数据。存储器单元1820可以包括非易失性存储器件，该非易失性存储器件包括根据图1-图16所示的示例性实施例的可变电阻器件。接口单元1840可以用作通路，电子系统1800经由该通路与外部装置(未示出)交换数据。处理器1810、存储器单元1820、I/O装置1830和接口单元1840可以经由总线1850彼此连通。
电子系统1800可以例如使用在移动电话、MP3播放器、导航仪、便携式多媒体播放器(PMP)、固态驱动器(SSD)和/或家用电器中。
根据以上示例性实施例的一个或多个，设定脉冲电压和重置脉冲电压可以彼此不对称，并可以用于改善包括可变电阻器件的半导体装置的可靠性。可以减少半导体装置的位错误率。高电阻状态的电阻和低电阻状态的电阻之间的差可以通过施加幅度比设定脉冲电压的幅度大的重置脉冲电压到可变电阻器件来增加。使用幅度比设定脉冲电压的幅度大的重置脉冲电压的高电阻状态的电阻与低电阻状态的电阻之间的差可以通过依次施加第一重置脉冲电压和第二重置脉冲电压到可变电阻器件来增加。
尽管已经具体示出并描述了示例性实施例，但是本领域技术人员将理解，在示例性实施例中可以在形式和细节上进行改变而不脱离权利要求书的精神和范围。

Claims (34)

1.一种半导体装置的操作方法，该方法包括：
通过施加至少一个重置脉冲电压以将可变电阻器件从第一电阻切换到第二电阻，写入第一数据，所述第二电阻大于所述第一电阻；以及
通过施加至少一个设定脉冲电压以将所述可变电阻器件从所述第二电阻切换到所述第一电阻，写入第二数据，所述至少一个设定脉冲电压的幅度小于所述至少一个重置脉冲电压的幅度。
2.根据权利要求1所述的方法，其中所述至少一个重置脉冲电压的幅度是所述至少一个设定脉冲电压的幅度的至少两倍。
3.根据权利要求1所述的方法，其中所述至少一个重置脉冲电压的极性与所述至少一个设定脉冲电压的极性不同。
4.根据权利要求1所述的方法，其中所述至少一个重置脉冲电压是多个重置脉冲电压。
5.根据权利要求1所述的方法，其中所述第二电阻是所述第一电阻的20至100倍。
6.根据权利要求1所述的方法，其中所述第一数据的写入还包括在施加所述至少一个重置脉冲电压之后施加至少一个第二重置脉冲电压以将所述可变电阻器件从所述第二电阻切换到第三电阻，并且
所述第三电阻大于所述第二电阻。
7.根据权利要求6所述的方法，其中所述至少一个重置脉冲电压的极性不同于所述至少一个设定脉冲电压和所述至少一个第二重置脉冲电压的极性。
8.根据权利要求6所述的方法，其中所述至少一个设定脉冲电压的幅度大于所述至少一个第二重置脉冲电压的幅度。
9.根据权利要求6所述的方法，其中所述至少一个重置脉冲电压和所述至少一个第二重置脉冲电压中的至少一方是多个脉冲电压。
10.根据权利要求6所述的方法，其中所述至少一个重置脉冲电压是多个重置脉冲电压，并且
所述至少一个第二重置脉冲电压是多个第二重置脉冲电压。
11.根据权利要求6所述的方法，其中所述第一数据的写入还包括在施加所述至少一个第二重置脉冲电压之后连续施加一个第三重置脉冲电压和一个第四重置脉冲电压，
所述第三重置脉冲电压的幅度和极性与所述至少一个重置脉冲电压的幅度和极性相同，
所述第四重置脉冲电压的幅度和极性与所述至少一个第二重置脉冲电压的幅度和极性相同，
所述至少一个重置脉冲电压是一个重置脉冲电压，并且
所述至少一个第二重置脉冲电压是一个第二重置脉冲电压。
12.根据权利要求6所述的方法，其中所述第三电阻是所述第一电阻的20至1000倍。
13.一种半导体装置的操作方法，该方法包括：
通过连续施加至少一个第一重置脉冲电压和至少一个第二重置脉冲电压以重置可变电阻器件，写入第一数据，所述至少一个第一重置脉冲电压的施加将所述可变电阻器件从第一电阻状态切换到第二电阻状态，而所述至少一个第二重置脉冲电压的施加将所述可变电阻器件从所述第二电阻状态切换到第三电阻状态，所述第三电阻状态的电阻大于所述第二电阻状态的电阻；以及
通过施加至少一个设定脉冲电压以设定所述可变电阻器件，写入第二数据，所述至少一个设定脉冲电压的施加将所述可变电阻器件从所述第三电阻状态切换到所述第一电阻状态，所述第二电阻状态的电阻大于所述第一电阻状态的电阻。
14.根据权利要求13所述的方法，其中所述至少一个第一重置脉冲电压的极性不同于所述至少一个设定脉冲电压和所述至少一个第二重置脉冲电压的极性。
15.根据权利要求13所述的方法，其中所述至少一个第一重置脉冲电压的幅度大于所述至少一个设定脉冲电压的幅度，并且
所述至少一个第二重置脉冲电压的幅度小于所述至少一个设定脉冲电压的幅度。
16.根据权利要求13所述的方法，其中所述至少一个第一重置脉冲电压和所述至少一个第二重置脉冲电压中的至少一方是多个脉冲电压。
17.根据权利要求13所述的方法，其中在通过连续施加所述至少一个第一重置脉冲电压和所述至少一个第二重置脉冲电压来写入所述第一数据中，所述至少一个第一重置脉冲电压在所述至少一个第二重置脉冲电压之前施加，
所述至少一个第一重置脉冲电压是多个第一重置脉冲电压，并且
所述至少一个第二重置脉冲电压是多个第二重置脉冲电压。
18.根据权利要求13所述的方法，其中所述第一数据的写入还包括在施加所述至少一个第二重置脉冲电压之后连续施加一个第三重置脉冲电压和一个第四重置脉冲电压，
所述第三重置脉冲电压的幅度和极性与所述至少一个第一重置脉冲电压的幅度和极性相同，
所述第四重置脉冲电压的幅度和极性与所述至少一个第二重置脉冲电压的幅度和极性相同，
所述至少一个第一重置脉冲电压是一个第一重置脉冲电压，并且
所述至少一个第二重置脉冲电压是一个第二重置脉冲电压，所述一个第二重置脉冲电压在所述一个第一重置脉冲电压之后施加。
19.根据权利要求13所述的方法，其中所述第三电阻状态的电阻是所述第一状态的电阻的20至1000倍。
20.一种可变电阻器件，包括：
第一电极；
第二电极；以及
在所述第一电极和所述第二电极之间的可变电阻材料层，所述可变电阻材料层配置为在施加第一重置脉冲电压时从第一电阻切换到第二电阻，在施加第二重置脉冲电压时从所述第二电阻切换到第三电阻，以及在施加设定脉冲电压时从所述第三电阻切换到所述第一电阻，所述第三电阻大于所述第二电阻并且所述第二电阻大于所述第一电阻。
21.根据权利要求20所述的可变电阻器件，其中所述第一重置脉冲电压的幅度是所述设定脉冲电压的幅度的约两倍。
22.根据权利要求20所述的可变电阻器件，其中所述第一重置脉冲电压的极性不同于所述设定脉冲电压和所述第二重置脉冲电压的极性。
23.根据权利要求20所述的可变电阻器件，其中所述第一重置脉冲电压的幅度大于所述设定脉冲电压的幅度，并且
所述第二重置脉冲电压的幅度小于所述设定脉冲电压的幅度。
24.一种半导体装置，包括：
可变电阻器件，配置为在施加第一重置脉冲电压时从第一电阻状态切换到第二电阻状态，在施加第二重置脉冲电压时从所述第二电阻状态切换到第三电阻状态，以及在施加设定脉冲电压时从所述第三电阻状态切换到所述第一电阻状态，所述第三电阻状态的电阻大于所述第二电阻状态的电阻，并且所述第二电阻状态的电阻大于所述第一电阻状态的电阻；以及
选择器件，串联连接到所述可变电阻器件。
25.根据权利要求24所述的半导体装置，其中所述第一重置脉冲电压的幅度是所述设定脉冲电压的幅度的约两倍。
26.根据权利要求24所述的半导体装置，其中所述第一重置脉冲电压的极性不同于所述设定脉冲电压和所述第二重置脉冲电压的极性。
27.根据权利要求24所述的半导体装置，其中所述第一重置脉冲电压的幅度大于所述设定脉冲电压的幅度，并且
所述第二重置脉冲电压的幅度小于所述设定脉冲电压的幅度。
28.根据权利要求24所述的半导体装置，其中在连续施加所述第一重置脉冲电压和所述第二重置脉冲电压时写入第一数据，并且
在施加所述重置脉冲电压时写入第二数据。
29.根据权利要求24所述的半导体装置，其中所述选择器件是晶体管和二极管之一。
30.一种电子系统的操作方法，该方法包括：
根据权利要求1的半导体装置的操作方法，
其中所述电子系统包括处理器、存储器单元、输入/输出装置和接口单元，且
所述存储器单元包括所述半导体装置。
31.一种存储卡的操作方法，该方法包括：
根据权利要求13的半导体装置的操作方法，
其中所述存储卡包括控制器和存储器单元，并且
所述存储器单元包括所述半导体装置。
32.一种存储卡，包括：
控制器；以及
存储器单元，包括根据权利要求20所述的可变电阻器件。
33.一种存储卡，包括：
控制器，以及
存储器单元，包括根据权利要求24所述的半导体装置。
34.一种电子系统，包括：
处理器；
存储器单元，包括根据权利要求24所述的半导体装置；
输入/输出装置；以及
接口单元。
CN201110043409.8A 2010-06-22 2011-02-23 可变电阻器件及半导体装置以及该半导体装置的操作方法 Active CN102298970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100059108A KR101744757B1 (ko) 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR59108/10 2010-06-22

Publications (2)

Publication Number Publication Date
CN102298970A true CN102298970A (zh) 2011-12-28
CN102298970B CN102298970B (zh) 2016-05-25

Family

ID=43827981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110043409.8A Active CN102298970B (zh) 2010-06-22 2011-02-23 可变电阻器件及半导体装置以及该半导体装置的操作方法

Country Status (5)

Country Link
US (1) US8537591B2 (zh)
EP (1) EP2400499B1 (zh)
JP (1) JP2012009124A (zh)
KR (1) KR101744757B1 (zh)
CN (1) CN102298970B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966779A (zh) * 2015-07-31 2015-10-07 华中科技大学 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法
CN106104695A (zh) * 2014-04-29 2016-11-09 密克罗奇普技术公司 通过擦除状态修改的存储器单元保持增强
CN111986720A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
US9153319B2 (en) 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US9305644B2 (en) 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
CN103081019B (zh) 2011-08-10 2015-08-19 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法
EP2766907A4 (en) * 2011-10-12 2015-04-01 Hewlett Packard Development Co SELECTION DEVICE FOR CROSS-POINT MEMORY STRUCTURES
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
FR3018943A1 (fr) * 2014-06-10 2015-09-25 Commissariat Energie Atomique Procede de programmation d'une cellule memoire
US10162263B2 (en) * 2015-04-27 2018-12-25 Hewlett-Packard Development Company, L.P. Dynamic logic memcap
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11423988B2 (en) 2020-08-28 2022-08-23 Micron Technology, Inc. Programming techniques for polarity-based memory cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
US20090212273A1 (en) * 2008-02-21 2009-08-27 Samsung Electronics Co., Ltd. Semiconductor Devices Having Resistive Memory Elements
CN101568971A (zh) * 2007-09-28 2009-10-28 松下电器产业株式会社 非易失性存储元件和非易失性半导体存储装置以及它们的读出方法和写入方法
CN101577141A (zh) * 2008-05-07 2009-11-11 旺宏电子股份有限公司 存储器装置及其操作方法
WO2009150608A1 (en) * 2008-06-11 2009-12-17 Nxp B.V. Phase change memory device and control method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
KR100576369B1 (ko) 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
KR100905420B1 (ko) 2007-08-06 2009-07-02 재단법인서울대학교산학협력재단 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법
US7787291B2 (en) 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
US8098517B2 (en) 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN101568971A (zh) * 2007-09-28 2009-10-28 松下电器产业株式会社 非易失性存储元件和非易失性半导体存储装置以及它们的读出方法和写入方法
US20090212273A1 (en) * 2008-02-21 2009-08-27 Samsung Electronics Co., Ltd. Semiconductor Devices Having Resistive Memory Elements
CN101577141A (zh) * 2008-05-07 2009-11-11 旺宏电子股份有限公司 存储器装置及其操作方法
WO2009150608A1 (en) * 2008-06-11 2009-12-17 Nxp B.V. Phase change memory device and control method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.TERAI等: "Resistance Controllability of Ta2O5/TiO2 Stack ReRAM for Low-Voltage and Multilevel Operation", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104695A (zh) * 2014-04-29 2016-11-09 密克罗奇普技术公司 通过擦除状态修改的存储器单元保持增强
CN106104695B (zh) * 2014-04-29 2019-04-05 密克罗奇普技术公司 通过擦除状态修改的存储器单元保持增强
CN104966779A (zh) * 2015-07-31 2015-10-07 华中科技大学 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法
CN111986720A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
CN111986720B (zh) * 2019-05-21 2023-04-18 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
US11437347B2 (en) 2020-09-03 2022-09-06 Powerchip Semiconductor Manufacturing Corporation Hybrid memory structure

Also Published As

Publication number Publication date
CN102298970B (zh) 2016-05-25
JP2012009124A (ja) 2012-01-12
KR101744757B1 (ko) 2017-06-09
EP2400499A1 (en) 2011-12-28
US8537591B2 (en) 2013-09-17
KR20110138927A (ko) 2011-12-28
EP2400499B1 (en) 2018-12-05
US20110310652A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102298970A (zh) 可变电阻器件及半导体装置以及该半导体装置的操作方法
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
CN101553924B (zh) 非易失性半导体存储器件
CN101840730B (zh) 非易失性可变电阻元件的成型处理的控制电路及控制方法
US20140268997A1 (en) Programming two-terminal memory cells with reduced program current
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
KR20110081623A (ko) 반도체 소자 및 그 구동 방법
US8773888B2 (en) Method of operating semiconductor device including variable resistance device
US8514607B2 (en) Semiconductor memory device
US20130043451A1 (en) Nonvolatile Memory Elements And Memory Devices Including The Same
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
US8406032B2 (en) Memory devices and methods of operating the same
CN102339636B (zh) 半导体存储装置及其驱动方法
EP2469541A1 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
CN111145811B (zh) 阻变存储阵列及其操作方法、阻变存储器电路
CN102918600A (zh) 电阻变化型非易失性存储装置
CN102956263A (zh) 操作包括可变电阻器件的半导体器件的方法
US20160163979A1 (en) Resistive memory devices
US8611131B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
KR20120073086A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US20150221701A1 (en) Memory device and memory cell array
US11929121B2 (en) Storing one data value by programming a first memory cell and a second memory cell
Walde et al. MEMRISTOR.... SAY GOOD BYE TO BACKUP

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant