KR20110138927A - 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 - Google Patents

가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 Download PDF

Info

Publication number
KR20110138927A
KR20110138927A KR1020100059108A KR20100059108A KR20110138927A KR 20110138927 A KR20110138927 A KR 20110138927A KR 1020100059108 A KR1020100059108 A KR 1020100059108A KR 20100059108 A KR20100059108 A KR 20100059108A KR 20110138927 A KR20110138927 A KR 20110138927A
Authority
KR
South Korea
Prior art keywords
resistance state
pulse
reset pulse
variable resistance
resistance
Prior art date
Application number
KR1020100059108A
Other languages
English (en)
Other versions
KR101744757B1 (ko
Inventor
김영배
이창범
이동수
김창정
이명재
장만
이승렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100059108A priority Critical patent/KR101744757B1/ko
Priority to US12/926,404 priority patent/US8537591B2/en
Priority to JP2011014987A priority patent/JP2012009124A/ja
Priority to EP11154227.0A priority patent/EP2400499B1/en
Priority to CN201110043409.8A priority patent/CN102298970B/zh
Publication of KR20110138927A publication Critical patent/KR20110138927A/ko
Application granted granted Critical
Publication of KR101744757B1 publication Critical patent/KR101744757B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 동작 방법을 개시하는데, 가변 저항 소자를 포함하는 반도체 장치의 동작 방법은, 가변 저항 소자에 리셋 펄스를 인가하여 가변 저항 소자를 제1 저항 상태에서 제2 저항 상태로 변화시킴으로써 반도체 장치에 제1 데이터를 기입하고, 가변 저항 소자에 셋 펄스를 인가하여 가변 저항 소자를 제2 저항 상태에서 제1 저항 상태로 변화시킴으로써 반도체 장치에 제2 데이터를 기입하며, 리셋 펄스의 크기는 셋 펄스의 크기보다 크고, 제2 저항 상태는 제1 저항 상태보다 저항이 크다.

Description

가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법{Variable resistance element, semiconductor device including the variable resistance element, and method of operation the semiconductor device}
본 발명은 반도체 장치에 관한 것이고, 더욱 상세하게는 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성인 동시에 리프레쉬가 필요없는 차세대 메모리 장치들에 대한 연구가 진행되고 있다. 이러한 차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, 플래쉬 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구된다. 현재 각광을 받고 있는 차세대 메모리 장치로는 PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상술한 요구 사항에 부응하는 차세대 메모리 장치로 거론되고 있다. 이 중에서 RRAM은 부도체 물질에 충분히 높은 전압을 가하면 전류가 흐르는 통로가 생성되어 저항이 낮아지는 현상을 이용한 것이다. 이때, 일단 통로가 생성되면 적당한 전압을 가하여 없애거나 다시 생성할 수 있다.
본 발명이 해결하고자 하는 과제는 가변 저항 소자에서 고저항 상태와 저저항 상태 사이의 저항 차이를 크게 함으로써, 가변 저항 소자를 포함하는 반도체 장치의 신뢰성을 향상할 수 있는 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 가변 저항 소자를 포함하는 반도체 장치의 동작 방법으로서, 상기 가변 저항 소자에 리셋 펄스를 인가하여 상기 가변 저항 소자를 제1 저항 상태에서 제2 저항 상태로 변화시킴으로써, 상기 반도체 장치에 제1 데이터를 기입하는 단계; 및 상기 가변 저항 소자에 셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제2 저항 상태에서 상기 제1 저항 상태로 변화시킴으로써, 상기 반도체 장치에 제2 데이터를 기입하는 단계를 포함하고, 상기 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 크다.
일부 실시예에서, 상기 리셋 펄스의 크기는 상기 셋 펄스의 크기의 2배 이상일 수 있다. 일부 실시예에서, 상기 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대일 수 있다. 일부 실시예에서, 상기 반도체 장치에 상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가할 수 있다. 일부 실시예에서, 상기 제2 저항 상태는 상기 제1 저항 상태의 20배 내지 100배 이상의 저항을 가질 수 있다.
일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 가변 저항 소자에 상기 리셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제1 저항 상태에서 상기 제2 저항 상태로 변화시키고, 이어서, 상기 가변 저항 소자에 추가 리셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제2 저항 상태에서 제3 저항 상태로 변화시킴으로써 상기 반도체 장치에 상기 제1 데이터를 기입하고, 상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 클 수 있다.
일부 실시예에서, 상기 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 추가 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일할 수 있다. 일부 실시예에서, 상기 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 추가 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작을 수 있다.
일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스 또는 상기 추가 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가할 수 있다. 일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하고, 이어서, 상기 추가 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가할 수 있다. 일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스 및 상기 추가 리셋 펄스를 서로 번갈아 가면서 반복적으로 인가할 수 있다.
일부 실시예에서, 상기 제3 저항 상태는 상기 제1 저항 상태의 20배 내지 1000배 이상의 저항을 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 가변 저항 소자를 포함하는 반도체 장치의 동작 방법으로서, 상기 가변 저항 소자에 제1 리셋 펄스 및 제2 리셋 펄스를 연속적으로 인가하여 상기 가변 저항 소자를 리셋시킴으로써, 상기 반도체 장치에 제1 데이터를 기입하는 단계; 및 상기 가변 저항 소자에 셋 펄스를 인가하여 상기 가변 저항 소자를 셋시킴으로써, 상기 반도체 장치에 제2 데이터를 기입하는 단계를 포함하고, 상기 가변 저항 소자는 상기 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 상기 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 상기 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하고, 상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 크다.
일부 실시예에서, 상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일할 수 있다. 일부 실시예에서, 상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작을 수 있다.
일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스 또는 상기 제2 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가할 수 있다. 일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하고, 이어서, 상기 제2 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가할 수 있다. 일부 실시예에서, 상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스 및 상기 제2 리셋 펄스를 서로 번갈아 가면서 반복적으로 인가할 수 있다.
일부 실시예에서, 상기 제3 저항 상태는 상기 제1 저항 상태의 20배 내지 1000배 이상의 저항을 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 소자는, 제1 전극 및 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되어, 상기 제1 전극과 상기 제2 전극 사이에 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하는 가변 저항 물질층을 포함하고, 상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 크다.
일부 실시예에서, 상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 2배 이상일 수 있다. 일부 실시예에서, 상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일할 수 있다. 일부 실시예에서, 상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작을 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하는 가변 저항 소자; 및 상기 가변 저항 소자에 직렬로 연결된 선택 소자를 포함하고, 상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 크다.
일부 실시예에서, 상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 2배 이상일 수 있다. 일부 실시예에서, 상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일할 수 있다. 일부 실시예에서, 상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작을 수 있다. 일부 실시예에서, 상기 가변 저항 소자는 상기 제1 및 제2 리셋 펄스가 연속적으로 인가되면 제1 데이터가 기입되고, 상기 셋 펄스가 인가되면 제2 데이터가 기입될 수 있다. 일부 실시예에서, 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다.
본 발명에 따르면, 비대칭적인 셋 펄스와 리셋 펄스를 이용함으로써 가변 저항 소자를 포함하는 반도체 장치의 신뢰성을 향상시킬 수 있고, 이로써, 반도체 장치의 비트 오류율(bit error rate)을 감소시킬 수 있다.
구체적으로, 셋 펄스의 크기보다 큰 리셋 펄스를 가변 저항 소자에 인가함으로써, 고저항 상태의 오프 저항과 저저항 상태의 온 저항 사이의 차이를 크게 증가시킬 수 있다. 또한, 제1 리셋 펄스와 제2 리셋 펄스를 순차적으로 가변 저항 소자에 인가함으로써, 고저항 상태의 오프 저항과 저저항 상태의 온 저항 사이의 차이를 더욱 크게 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 2는 도 1의 가변 저항 소자의 이상적인 전류-전압 특성을 나타내는 그래프이다.
도 3은 도 1의 가변 저항 소자의 실제적인 전류-전압 특성을 나타내는 그래프이다.
도 4는 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 일 예를 나타내는 그래프이다.
도 5는 도 4에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 6은 도 4에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 7은 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 다른 예를 나타내는 그래프이다.
도 8은 도 7에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 9는 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 또 다른 예를 나타내는 그래프이다.
도 10은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 11은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항을 나타내는 그래프이다.
도 12은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 13는 도 1의 가변 저항 소자를 포함하는 반도체 장치의 제1 예를 나타내는 회로도이다.
도 14은 도 1의 가변 저항 소자를 포함하는 반도체 장치의 제2 예를 나타내는 회로도이다.
도 15는 도 14의 반도체 장치를 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 나타내는 흐름도이다.
도 17은 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 개략도이다.
도 18은 본 발명의 일 실시예에 따른 전자 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
이하에서 상술되는 본 발명의 실시예들에서 이용되는 용어들은 해당 기술분야에서 통상적으로 알려진 의미를 가질 수 있다. 예를 들어, 적어도 하나는 최소한 하나, 즉, 하나 또는 그 이상의 수를 의미하며, 하나 또는 복수와도 동일한 의미로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 가변 저항 소자(10)는 하부 전극(11), 가변 저항 물질층(12) 및 상부 전극(13)을 포함하고, 가변 저항 물질층(12)은 하부 전극(11)과 상부 전극(13) 사이에 형성될 수 있다. 다른 실시예에서, 가변 저항 소자(10)는 하부 전극(11) 상에 또는 가변 저항 물질층(12) 상에 버퍼층(미도시)을 더 포함할 수도 있다.
하부 전극(11) 및 상부 전극(13)은 도전성 물질을 포함할 수 있는데, 예를 들어, 내산화성 금속막(oxidation resistant metal layer) 또는 폴리실리콘막을 포함할 수 있다. 예를 들어, 내산화성 금속막은 이리듐(Ir), 백금(Pt), 이리듐 산화물(IrO), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TiAlN), 텅스텐 (W), 몰리브덴 (Mo), 루테늄(Ru) 및 루테늄 산화물(RuO) 중 적어도 하나를 포함할 수 있고, 내산화성 금속막은 버퍼층(미도시)을 형성한 후에 적용할 수 있다. 본 실시예에서, 하부 전극(11) 및 상부 전극(13)은 가변 저항 물질층(12)의 상하에 각각 배치되지만, 하부 전극(11) 및 상부 전극(13)의 배치는 그 용어에 한정되지 않는다. 다른 실시예에서, 하부 전극(11) 및 상부 전극(13)은 가변 저항 물질층(12)의 좌우에 각각 배치될 수도 있다.
가변 저항 물질층(12)은 페로브스카이트(perovskite)계 산화물 또는 전이 금속 산화물을 포함할 수 있다. 예를 들어, 페로브스카이트계 산화물은 Pr1 - xCaxMnO3, La1 - xCaxMnO3, SrZrO3/SrTiO3, CrTiO3, 또는 Pb(Zr, Ti)O3/Zn1 - xCdxS 등이 있고, 전이 금속은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리, 망간, 아연 또는 크롬 등이 있다. 이때, 가변 저항 물질층(12)은 하부 전극(11)과 상부 전극(13) 사이의 전압에 따라 저항이 변화할 수 있고, 이에 따라, 고저항 상태 또는 저저항 상태로 구분될 수 있다.
따라서, 가변 저항 소자(10)는 가변 저항 물질층(12)의 저항 상태에 따라 데이터 '0' 또는 데이터 '1'을 기억하는 비휘발성 메모리 소자와 같은 반도체 장치로 이용될 수 있다. 또한, 가변 저항 소자(10)는 논리 게이트에 포함되어, 로직 회로에도 이용될 수 있으며, 이때, 로직 회로의 면적을 줄일 수 있고, 이로써 집적도를 향상시킬 수 있다.
본 실시예에서, 데이터 '0'은 고저항 상태인 경우에 대응되고, 데이터 '1'은 저저항 상태인 경우에 대응되는 것으로 결정된다. 이때, 가변 저항 소자(10)에 데이터 '0'을 기입하는 동작은 소거 동작 또는 리셋(reset) 동작이라고 할 수 있고, 데이터 '1'을 기입하는 동작은 프로그램 동작 또는 셋(set) 동작이라고 할 수 있다. 그러나, 다른 실시예에서, 데이터 '1'이 고저항 상태에 대응되고, 데이터 '0'이 저저항 상태에 대응되는 것으로 결정될 수도 있다.
도 2는 도 1의 가변 저항 소자의 이상적인 전류-전압 특성을 나타내는 그래프이다.
도 2를 참조하면, X축은 전압 변화를 나타내고, Y축은 선형(linear) 스케일로 표현된 전류 변화를 나타낸다. 이때, X축에 나타난 전압은 가변 저항 소자(10)의 하부 전극(11)과 상부 전극(13)에 인가되는 전압의 차이로서, 구체적으로, 하부 전극(11)의 전압을 기준으로 할 때에 상부 전극(13)의 전압이다.
가변 저항 소자(10)는 양의 임계 전압이 인가되면 저저항 상태에서 고저항 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 거의 흐르지 않을 수 있다. 이처럼 가변 저항 소자(10)가 저저항 상태에서 고저항 상태로 전환되는 것을 '리셋'이라고 하고, 이때의 양의 임계 전압을 '리셋 전압(Vreset)'이라고 한다. 한편, 가변 저항 소자(10)는 음의 임계 전압이 인가되면 고저항 상태에서 저저항 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 흐를 수 있다. 이처럼 가변 저항 소자(10)가 고저항 상태에서 저저항 상태로 전환되는 것을 '셋'이라고 하고, 이때의 음의 임계 전압을 '셋 전압(Vset)'이라고 한다.
여기서, 리셋 전압(Vreset)과 셋 전압(Vset)은 서로 반대되는 극성을 가질 수 있고, 이와 같이, 리셋 전압(Vreset)과 셋 전압(Vset)의 극성이 서로 반대되는 가변 저항 소자(10)를 양극성(bipolar) 가변 저항 소자라고 한다. 본 실시예에서, 가변 저항 소자(10)의 리셋 전압(Vreset)은 양의 값을 가지고, 셋 전압(Vset)은 음의 값을 가진다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 가변 저항 소자(10)의 가변 저항 물질층(12)에 포함된 물질의 종류에 따라 리셋 전압(Vreset)은 음의 값을 가지고, 셋 전압(Vset)은 양의 값을 가질 수도 있다.
도 3은 도 1의 가변 저항 소자의 실제적인 전류-전압 특성을 나타내는 그래프이다.
도 3을 참조하면, X축은 전압 변화를 나타내고, Y축은 로그(log) 스케일로 표현된 전류 변화를 나타낸다. 이때, X축에 나타난 전압은 가변 저항 소자(10)의 하부 전극(11)과 상부 전극(13)에 인가되는 전압의 차이로서, 구체적으로, 하부 전극(11)의 전압을 기준으로 할 때에 상부 전극(13)의 전압이다. 참조부호 '31'은 100 mV 간격으로 전압을 변화시키고 각 전압의 인가 시간이 제1 시간인 경우 가변 저항 소자(10)의 전류 변화를 나타내고, 참조부호 '32'는 50 mV 간격으로 전압을 변화시키고 각 전압의 인가 시간이 상기 제1 시간보다 긴 제2 시간인 경우 가변 저항 소자(10)의 전류 변화를 나타낸다.
먼저, 참조부호 '31'을 살펴보면, A 영역에서 전류는 약 1/10로 크게 감소하고, 이에 따라, 가변 저항 소자(10)는 저저항 상태에서 제1 고저항 상태로 전환될 수 있다. 여기서, 제1 고저항 상태는 저저항 상태보다 높은 저항을 갖는다. 이와 같이, 가변 저항 소자(10)를 저저항 상태에서 제1 고저항 상태로 전환시키는 전압을 제1 전압이라고 하고, 본 실시예에서 제1 전압은 약 2 V 이다. 이때, 제1 전압은 리셋 전압이라고도 할 수 있다.
계속해서 참조부호 '31'을 살펴보면, B 영역에서 전류는 크게 증가하고, 이에 따라, 가변 저항 소자(10)는 제1 고저항 상태에서 저저항 상태로 전환될 수 있다. 이와 같이, 가변 저항 소자(10)를 제1 고저항 상태에서 저저항 상태로 전환시키는 전압을 제2 전압이라고 하고, 본 실시예에서 제2 전압은 약 -1.5 V 이다. 이때, 제2 전압은 셋 전압이라고도 할 수 있다.
다음으로, 참조부호 '32'를 살펴보면, C 영역에서 전류는 약 1/100로 크게 감소하고, 이에 따라, 가변 저항 소자(10)는 제1 고저항 상태에서 제2 고저항 상태로 전환될 수 있다. 여기서, 제2 저항 상태는 제1 저항 상태보다 높은 저항을 갖는다. 이와 같이, 가변 저항 소자(10)를 제1 고저항 상태에서 제2 고저항 상태로 전환시키는 전압을 제3 전압이라고 하고, 본 실시예에서, 제3 전압은 약 -0.5 V 이다.
상술한 바와 같이, 본 실시예에 따르면, 가변 저항 소자(10)에서 고저항 상태는 제1 고저항 상태 또는 제2 고저항 상태로 구분될 수 있고, 이에 따라, 가변 저항 소자(10)는 인가되는 전압에 따라 저저항 상태, 제1 고저항 상태 또는 제2 고저항 상태를 가진다. 예를 들어, 제1 고저항 상태는 저저항 상태에 비해 약 10 배 이상의 저항을 갖고, 제2 고저항 상태는 저저항 상태에 비해 약 1000 배 이상의 저항을 가질 수 있다.
도 3에 도시된 가변 저항 소자(10)의 전류-전압 특성을 기초로 하여, 가변 저항 소자(10)를 저저항 상태에서 고저항 상태로 전환시키기 위한 리셋 펄스 및 가변 저항 소자(10)를 고저항 상태에서 저저항 상태로 전환시키기 위한 셋 펄스가 결정될 수 있다. 가변 저항 소자(10)에 리셋 펄스가 인가되면, 가변 저항 소자(10)에는 데이터 '0'이 기록되거나, 가변 저항 소자(10)는 소거될 수 있다. 또한, 가변 저항 소자(10)에 셋 펄스가 인가되면, 가변 저항 소자(10)에는 데이터 '1'이 기록되거나, 가변 저항 소자(10)는 프로그램될 수 있다.
도 4는 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 일 예를 나타내는 그래프이다.
도 4를 참조하면, X축은 시간을 나타내고, Y축은 전압을 나타낸다. 본 예에서, 셋 펄스(Pset)는 약 -3 V이고, 리셋 펄스(Preset)는 약 3 V이며, 독출 펄스(Pread)는 약 0.5 V이다. 여기서, 각 펄스의 펄스 폭은 서로 다를 수 있으며, 예를 들어, 셋 펄스(Pset)는 약 1 μs 동안 인가되고, 리셋 펄스(Preset)는 약 10 μs 동안 인가될 수 있다. 이와 같이, 셋 펄스(Pset)와 리셋 펄스(Preset)는 서로 대칭적인 형상을 가지며, 구체적으로, 셋 펄스(Pset)와 리셋 펄스(Preset)는 동일한 크기를 가지고, 서로 다른 극성을 가질 수 있다.
셋 펄스(Pset)는 도 3의 제2 전압을 기초로 하여 결정되는데, 구체적으로, 제2 전압의 크기 이상의 크기를 갖고, 제2 전압과 동일한 극성을 가질 수 있다. 리셋 펄스(Preset)는 도 3의 제1 전압을 기초로 하여 결정되는데, 구체적으로, 제1 전압의 크기 이상의 크기를 갖고, 제1 전압과 동일한 극성을 가질 수 있다.
도 5는 도 4에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 5를 참조하면, X축은 스위칭 횟수를 나타내고, Y축은 로그 스케일로 표현된 전류 변화를 나타낸다. 이때, 스위칭은 가변 저항 소자(10)의 저항 변화를 의미하는데, 구체적으로, 저저항 상태에서 고저항 상태로 전환되거나 고저항 상태에서 저저항 상태로 전환되는 것을 의미한다.
셋 펄스(Pset)가 인가되면 가변 저항 소자(10)는 고저항 상태에서 저저항 상태로 전환되므로, 데이터 '1'이 기입된 것으로 볼 수 있으며, 이 경우 가변 저항 소자(10)에 흐르는 전류는 약 10-4 정도이다. 리셋 펄스(Preset)가 인가되면 가변 저항 소자(10)는 저저항 상태에서 고저항 상태로 전환되므로, 데이터 '0'이 기입된 것으로 볼 수 있으며, 이 경우 가변 저항 소자(10)에 흐르는 전류는 약 10-5 정도이다. 따라서, 가변 저항 소자(10)에 데이터 '1'이 기입된 경우 가변 저항 소자(10)의 저항을 온(on) 저항이라고 하고, 데이터 '0'이 기입된 경우 가변 저항 소자(10)의 저항을 오프(off) 저항이라고 할 경우, 온 저항과 오프 저항의 비(on/off ratio)는 약 10 정도이다.
도 6은 도 4에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 6을 참조하면, X축은 가변 저항 소자(10)의 저항을 나타내고, Y축은 가변 저항 소자(10)의 분포를 나타낸다. 가변 저항 소자(10)는 저저항 상태(61) 또는 고저항 상태(62)를 가질 수 있는데, 본 예에서, 온 저항과 오프 저항의 비는 약 10 정도로 온 저항과 오프 저항의 비가 크지 않다. 따라서, 데이터 '0'이 기입된 가변 저항 소자들(10) 중 일부의 저항은 데이터 '1'이 기입된 가변 저항 소자들(10) 중 일부의 저항과 동일해질 수 있다. 이 경우에 가변 저항 소자(10)의 신뢰성이 확보될 수 없으므로, 가변 저항 소자(10)는 비휘발성 메모리 장치와 같은 반도체 장치로 이용되기 어렵다.
도 7은 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 다른 예를 나타내는 그래프이다.
도 7을 참조하면, X축은 시간을 나타내고, Y축은 전압을 나타낸다. 본 예에서, 셋 펄스(Pset)는 약 -3 V이고, 리셋 펄스(Preset)는 약 6.5 V이며, 독출 펄스(Pread)는 약 0.5 V이다. 이와 같이, 셋 펄스(Pset)와 리셋 펄스(Preset)는 서로 비대칭적인 형상을 가지며, 구체적으로, 리셋 펄스(Preset)의 크기는 셋 펄스(Pset)의 크기보다 크고, 리셋 펄스(Preset)와 셋 펄스(Pset)는 서로 다른 극성을 가질 수 있다.
셋 펄스(Pset)는 도 3에 도시된 제2 전압을 기초로 결정되는데, 구체적으로, 제2 전압의 크기 이상의 크기를 갖고, 제2 전압과 동일한 극성을 가질 수 있다. 리셋 펄스(Preset)는 도 3에 도시된 제1 전압을 기초로 결정되는데, 구체적으로, 제1 전압의 크기 이상의 크기를 갖고, 제1 전압과 동일한 극성을 가질 수 있다.
더욱 상세하게는, 리셋 펄스(Preset)의 크기는 제1 전압의 크기의 2배 이상으로 결정될 수 있다. 이로써, 리셋 펄스(Preset)의 크기는 셋 펄스(Pset)의 크기는 2배 이상일 수 있다. 이와 같이, 리셋 펄스(Preset)의 크기를 크게 결정함으로써, 가변 저항 물질층(12)에서 산소 확산에 의해 단 시간에 리셋 현상이 이루어질 수 있으므로, 가변 저항 소자(10)는 보다 빠르게 저저항 상태에서 고저항 상태로 전환될 수 있다.
다른 실시예에서, 리셋 펄스(Preset)는 적어도 두 번 이상이 인가될 수 있고, 적어도 두 번 이상의 리셋 펄스(Preset)가 인가된 후에 독출 펄스(Pread)가 인가될 수 있다. 또 다른 실시예에서, 리셋 펄스(Preset)와 독출 펄스(Pread)는 서로 번갈아 가면서 반복적으로 인가될 수도 있다.
도 8은 도 7에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 8을 참조하면, X축은 스위칭 횟수를 나타내고, Y축은 로그 스케일로 표현된 전류를 나타낸다. 참조부호 81은 저저항 상태를 나타내고, 참조부호 82는 고저항 상태를 나타낸다. 저저항 상태의 전류는 고저항 상태의 전류에 비해 약 20 배 내지 약 100 배 이상일 수 있다. 도 5에서 저저항 상태의 전류가 고저항 상태의 전류에 비해 약 10 배였던 점에 비추어 볼 때, 본 실시예에 따를 경우 고저항 상태의 저항과 저저항 상태의 저항 사이의 차이를 증가시킬 수 있으므로, 가변 저항 소자의 신뢰성을 향상시킬 수 있다.
도 9는 도 1의 가변 저항 소자에 인가되는 동작 펄스들의 또 다른 예를 나타내는 그래프이다.
도 9를 참조하면, X축은 시간을 나타내고, Y축은 전압을 나타낸다. 본 예에서, 셋 펄스(Pset)는 약 -3 V이고, 제1 리셋 펄스(Preset1)는 약 6.5 V이며, 제2 리셋 펄스(Preset2)는 약 -0.6 V이고, 독출 펄스(Pread)는 약 0.5 V이다. 이와 같이, 리셋 펄스는 제1 리셋 펄스(Preset1) 및 제2 리셋 펄스(Preset2)를 포함하고, 제1 리셋 펄스(Preset1)와 제2 리셋 펄스(Preset2)는 서로 반대되는 극성을 가질 수 있다.
이때, 셋 펄스(Pset)와 제1 리셋 펄스(Preset1)는 서로 비대칭적인 형상을 가지며, 구체적으로, 제1 리셋 펄스(Preset1)의 크기는 셋 펄스(Pset)의 크기보다 크고, 제1 리셋 펄스(Preset1)와 셋 펄스(Pset)는 서로 다른 극성을 가질 수 있다. 나아가, 제2 리셋 펄스(Preset2)의 크기는 셋 펄스(Pset)의 크기보다 작고, 제2 리셋 펄스(Preset2)는 셋 펄스(Pset)와 동일한 극성을 가질 수 있다.
셋 펄스(Pset)는 도 3에 도시된 제2 전압을 기초로 결정되는데, 구체적으로, 제2 전압의 크기 이상의 크기를 갖고, 제2 전압과 동일한 극성을 가질 수 있다. 제1 리셋 펄스(Preset1)는 도 3에 도시된 제1 전압을 기초로 결정되는데, 구체적으로, 제1 전압의 크기 이상의 크기를 갖고, 제1 전압과 동일한 극성을 가질 수 있다. 본 실시예에서, 제1 리셋 펄스(Preset1)의 크기는 제1 전압의 크기의 2배 이상으로 결정될 수 있다. 이로써, 리셋 펄스(Preset)의 크기는 셋 펄스(Pset)의 크기는 2배 이상일 수 있다. 이와 같이, 제1 리셋 펄스(Preset1)의 크기를 크게 결정함으로써, 가변 저항 물질층(12)에서 산소 확산에 의해 단 시간에 리셋 현상이 이루어질 수 있으므로, 가변 저항 소자(10)는 보다 빠르게 저저항 상태에서 고저항 상태로 전환될 수 있다.
제2 리셋 펄스(Preset2)는 도 3에 도시된 제3 전압을 기초로 결정되는데, 구체적으로, 제3 전압의 크기 이상의 크기를 갖고, 제3 전압과 동일한 극성을 가질 수 있다. 본 실시예에서, 제2 리셋 펄스(Preset2)의 크기는 제3 전압의 크기와 실질적으로 유사하게 결정될 수 있다. 도 3의 예에서, 가변 저항 소자(10)는 약 -0.5 V와 약 -1.2 V 사이에서 제2 고저항 상태를 가질 수 있으므로, 제2 리셋 펄스(Preset2)는 약 -0.5 V 내지 약 -1.2 V 사이의 레벨을 가질 수 있다.
다른 실시예에서, 제2 리셋 펄스(Preset2)는 적어도 두 번 이상 인가될 수 있고, 적어도 두 번 이상의 제2 리셋 펄스(Preset2)가 인가된 후에 독출 펄스(Pread)가 인가될 수 있다. 또 다른 실시예에서, 제1 리셋 펄스(Preset1)는 적어도 두 번 이상이 인가될 수 있고, 적어도 두 번 이상의 제1 리셋 펄스(Preset1)가 인가된 후에 제2 리셋 펄스(Preset2)가 적어도 두 번 이상 인가될 수 있고, 적어도 두 번 이상의 제2 리셋 펄스(Preset2)가 인가된 후에 독출 펄스(Pread)가 인가될 수 있다. 또 다른 실시예에서, 제1 리셋 펄스(Preset1)와 제2 리셋 펄스(Preset2)는 서로 번갈아 가면서 반복적으로 인가될 수도 있다.
도 10은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자에 흐르는 전류 변화를 나타내는 그래프이다.
도 10을 참조하면, X축은 스위칭 횟수를 나타내고, Y축은 로그 스케일로 표현된 전류를 나타낸다. 참조부호 101은 저저항 상태를 나타내고, 참조부호 102는 고저항 상태를 나타낸다. 저저항 상태의 전류는 고저항 상태의 전류에 비해 약 20 배 내지 약 1000 배 이상일 수 있다. 도 5에서 저저항 상태의 전류가 고저항 상태의 전류에 비해 약 10 배이고, 도 8에서 저저항 상태의 전류가 고저항 상태의 전류에 비해 약 100 배였던 점에 비추어 볼 때, 본 실시예에 따를 경우 고저항 상태의 저항과 저저항 상태의 저항 사이의 차이를 더욱 증가시킬 수 있으므로, 가변 저항 소자의 더욱 신뢰성을 향상시킬 수 있다.
도 11은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항을 나타내는 그래프이다.
도 11을 참조하면, X축은 스위칭 횟수를 나타내고, Y축은 로그 스케일로 표현된 저항을 나타낸다. 참조부호 ■은 저저항 상태를 나타내고, 참조부호 ◆은 고저항 상태를 나타낸다. 고저항 상태의 저항은 저저항 상태의 저항에 비해 약 1000 배 이상일 수 있다. 나아가, 고저항 상태에서 가장 낮은 저항일지라도 저저항 상태의 저항에 비해 약 18.9 배이다. 따라서, 도 4에 도시된 바와 같이 셋 펄스와 리셋 펄스를 대칭적으로 인가한 경우에 비하여 본 실시예에 따라 셋 펄스와 제1 리셋 펄스를 비대칭적으로 인가하고, 제2 리셋 펄스를 더 인가함으로써, 고저항 상태의 저항과 저저항 상태의 저항의 차이가 훨씬 커진 것을 알 수 있다.
도 12은 도 9에 따른 동작 펄스들을 인가한 경우 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 12를 참조하면, X축은 가변 저항 소자(10)의 저항을 나타내고, Y축은 가변 저항 소자(10)의 분포를 나타낸다. 가변 저항 소자(10)는 저저항 상태(121) 또는 고저항 상태(122)를 가질 수 있는데, 본 예에서, 온 저항과 오프 저항의 비는 약 1000 정도이다. 따라서, 데이터 '0'이 기입된 가변 저항 소자들(10) 중 일부의 저항이 데이터 '1'이 기입된 가변 저항 소자들(10) 중 일부의 저항과 동일해질 가능성은 거의 없는 것을 알 수 있다. 이 경우에 가변 저항 소자(10)의 신뢰성이 확보될 수 있으므로, 가변 저항 소자(10)는 비휘발성 메모리 장치와 같은 반도체 장치로 이용될 수 있고, 비휘발성 메모리 장치의 비트 오류율을 감소시킬 수 있다.
도 13은 도 1의 가변 저항 소자를 포함하는 반도체 장치의 제1 예를 나타내는 회로도이다.
도 13을 참조하면, 반도체 장치는 예를 들어, 비휘발성 메모리 장치일 수 있고, 비휘발성 메모리 장치의 단위 셀(MC1)은 가변 저항 소자(R) 및 다이오드(D)를 포함한다. 여기서, 가변 저항 소자(R)는 도 1에 도시된 가변 저항 소자(10)와 실질적으로 동일하게 구현될 수 있다. 가변 저항 소자(R)의 일단은 비트라인(BL)에 연결되고 타단은 다이오드(D)에 연결된다. 다이오드(D)는 양방향으로 동작 가능하며, 워드라인(WL)에 인가되는 전압에 따라 단위 셀(MC1)에 대한 선택 동작을 수행할 수 있다.
도 14는 도 1의 가변 저항 소자를 포함하는 반도체 장치의 제2 예를 나타내는 회로도이다.
도 14를 참조하면, 반도체 장치는 예를 들어, 비휘발성 메모리 장치일 수 있고, 비휘발성 메모리 장치의 단위 셀(MC2)은 가변 저항 소자(R) 및 액세스 트랜지스터(T)를 포함한다. 여기서, 가변 저항 소자(R)는 도 1에 도시된 가변 저항 소자(10)와 실질적으로 동일하게 구현될 수 있다. 가변 저항 소자(R)의 일단은 비트라인(BL)에 연결되고 타단은 액세스 트랜지스터(T)에 연결된다. 액세스 트랜지스터(T)는 워드라인(WL)에 연결되는 게이트, 가변 저항 소자(R)의 타단에 연결되는 드레인 및 소스 라인(SL)에 연결되는 소스를 가진다. 이때, 액세스 트랜지스터(T)는 워드라인(WL)에 인가되는 전압에 따라 온/오프되어 단위 셀(MC2)에 대한 선택 동작을 수행할 수 있다.
도 15는 도 14의 반도체 장치를 나타내는 단면도이다.
도 15를 참조하면, 반도체 기판(100)의 소정 영역에 소자 분리막(105)이 제공되어 활성 영역을 한정한다. 활성 영역 내에 서로 이격된 드레인 영역(110) 및 소스 영역(115)이 제공된다. 드레인 영역(110) 및 소스 영역(115) 사이의 활성 영역 상에는 게이트 절연막(120)이 배치되고, 게이트 절연막(120) 상에는 게이트 전극(125)이 배치된다. 이때, 게이트 전극(125)은 연장되어 워드라인의 역할을 하거나 워드라인과 연결될 수 있다. 이러한 게이트 전극(125), 드레인 영역(110) 및 소스 영역(115)은 액세스 트랜지스터(T)를 구성한다.
액세스 트랜지스터(T) 상에는 제1 층간 절연막(130)이 형성되고, 제1 층간 절연막(130) 내에는 제1 및 제2 콘택 플러그들(CP1, CP2)이 형성된다. 소스 영역(115)은 제1 콘택 플러그(CP1)에 의해 소스 라인(SL)에 연결될 수 있고, 드레인 영역(110)은 제2 콘택 플러그(CP2)에 의해 하부 전극(140)에 연결될 수 있다.
제1 층간 절연막(130) 상에는 제2 층간 절연막(160)이 형성되고, 제2 층간 절연막(160) 내의 일부 영역에는 하부 전극(140), 가변 저항 물질층(145) 및 상부 전극(150)이 순차적으로 형성된다. 상부 전극(150)은 제3 콘택 플러그(CP3)를 통해 비트라인(170)과 연결될 수 있다. 이러한 하부 전극(140), 가변 저항 물질층(145) 및 상부 전극(150)은 가변 저항 소자(R)를 구성하고, 가변 저항 소자(R)는 도 1의 가변 저항 소자(10)에 대응된다.
일 실시예에서, 가변 저항 소자(R)에 리셋 전압의 크기 이상의 레벨을 가지는 제1 리셋 펄스가 인가되는 경우 저저항 상태에서 고저항 상태로 전환되어 데이터 '0'이 기입되고, 셋 전압의 크기 이상의 레벨을 가지는 셋 펄스가 인가되는 경우 고저항 상태에서 저저항 상태로 전환되어 데이터 '1'이 기입될 수 있다. 이때, 고저항 상태의 저항은 저저항 상태의 저항의 약 20 배 내지 약 100 배일 수 있다.
다른 실시예에서, 가변 저항 소자(R)에 제1 리셋 펄스와 제2 리셋 펄스가 순차적으로 인가되는 경우 저저항 상태에서 고저항 상태로 전환되어 데이터 '0'이 기입되고, 셋 전압의 크기 이상의 레벨을 가지는 셋 펄스가 인가되는 경우 고저항 상태에서 저저항 상태로 전환되어 데이터 '1'이 기입될 수 있다. 여기서, 제2 리셋 펄스는 제1 리셋 펄스와 반대되는 극성을 가지고, 셋 펄스와 동일한 극성을 가질 수 있고, 셋 펄스의 크기보다 작을 수 있다. 이때, 고저항 상태의 저항은 저저항 상태의 저항의 약 20 배 내지 약 1000 배일 수 있다.
도 16은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 나타내는 흐름도이다.
도 16을 참조하면, 반도체 장치는 예를 들어, 비휘발성 메모리 장치일 수 있고, 비휘발성 메모리 장치의 동작 방법은 도 13 내지 도 15에 도시된 비휘발성 메모리 장치에서 저항 변화에 따른 프로그램/소거 방법에 대응된다. 도 13 내지 도 15에 도시된 비휘발성 메모리 장치는 도 1에 도시된 가변 저항 소자를 포함하므로, 도 1 내지 도 15에 상술된 내용은 본 실시예에도 적용될 수 있다.
1610 단계에서, 데이터 '1'을 기입하기 위해 가변 저항 소자에 셋 펄스를 인가한다. 여기서, 셋 펄스는 셋 전압의 크기 이상이고, 셋 전압과 동일한 극성을 가질 수 있다. 예를 들어, 셋 전압은 도 3에 도시된 제2 전압일 수 있다. 가변 저항 소자에 셋 펄스가 인가되면 가변 저항 소자는 고저항 상태에서 저저항 상태로 전환되고, 이로써, 데이터 '1'이 기입될 수 있으며, 다시 말해, 비휘발성 메모리 장치가 프로그램될 수 있다.
1620 단계에서, 데이터 '0'을 기입하기 위해 셋 펄스보다 큰 제1 리셋 펄스를 인가한다. 여기서, 제1 리셋 펄스는 리셋 전압의 크기 이상이고, 리셋 전압과 동일한 극성을 가질 수 있다. 나아가, 제1 리셋 펄스는 리셋 전압의 크기의 2배 이상일 수 있고, 이로써, 제1 리셋 펄스의 크기는 셋 펄스의 크기의 2배 이상일 수 있다. 예를 들어, 리셋 전압은 도 3에 도시된 제1 전압일 수 있다. 가변 저항 소자에 제1 리셋 펄스가 인가되면 가변 저항 소자는 저저항 상태에 고저항 상태로 전환되고, 이로써, 데이터 '0'이 기입될 수 있으며, 다시 말해, 비휘발성 메모리 장치가 소거될 수 있다.
이와 같이, 비대칭적인 셋 펄스 및 제1 리셋 펄스를 이용함으로써, 저저항 상태의 저항과 고저항 상태의 저항의 차이를 증가시킬 수 있고, 이로써, 가변 저항 소자의 신뢰성을 향상시킬 수 있다.
1630 단계에서, 데이터 '0'을 기입하기 위해 제2 리셋 펄스를 인가한다. 여기서, 제2 리셋 펄스는 제1 리셋 펄스와 반대되는 극성, 즉, 셋 펄스와 동일한 극성을 가지고, 제2 리셋 펄스의 크기는 셋 펄스의 크기보다 작을 수 있다. 예를 들어, 제2 리셋 펄스는 도 3에 도시된 제3 전압을 기초로 하여 결정될 수 있다. 가변 저항 소자에 제2 리셋 펄스가 인가되면 가변 저항 소자는 고저항 상태에서 더욱 저항이 높은 초고저항 상태로 전환될 수 있다. 이때, 1630 단계는 선택적으로 수행 여부가 결정될 수 있다.
이와 같이, 순차적으로 인가되는 제1 리셋 펄스와 제2 리셋 펄스를 이용함으로써, 저저항 상태의 저항과 고저항 상태의 저항의 차이를 더욱 증가시킬 수 있고, 이로써, 가변 저항 소자의 신뢰성을 향상시킬 수 있다. 그러나, 1630 단계는 선택적으로 수행될 수 있고, 1620 단계만을 수행하더라도 종래의 가변 저항 소자에 비해 저저항 상태의 저항과 고저항 상태의 저항의 차이를 증가시킬 수 있다.
본 실시예에서는, 저항 변화 소자에 리셋 펄스가 인가되는 경우 데이터 '0'이 기입되고 저항 변화 소자에 셋 펄스가 인가되는 경우 데이터 '1'이 기입된다. 그러나, 다른 실시예에서는, 저항 변화 소자에 셋 펄스가 인가되는 경우 데이터 '0'이 기입되고 저항 변화 소자에 리셋 펄스가 인가되는 경우 데이터 '1'이 기입될 수도 있다.
이상에서 도 13 내지 16는 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 일 예로 비휘발성 메모리 장치에 대하여 상술하였다. 그러나, 본 발명의 일 실시예에 따른 가변 저항 소자는 논리 게이트에 포함되어 로직 회로에도 적용될 수 있으며, 이때, 로직 회로의 면적을 줄일 수 있고, 집적도를 향상시킬 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 가변 저항 소자는 멤리스터(memristor)에 적용될 수 있다. 따라서, 멤리스터의 동작 방법은 도 16에 도시된 반도체 장치의 동작과 실질적으로 유사하게 구현할 수 있다. 여기서, 멤리스터는 전류의 방향과 양 등을 기억하고 기억된 전류의 방향과 양 등에 따라 저항이 변화하는 특성을 가지는 소자를 나타낸다.
도 17는 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 개략도이다.
도 17을 참조하면, 메모리 카드(1700)은 제어기(1710)와 메모리(1720)를 포함하는데, 제어기(1710)와 메모리(1720)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(1710)에서 명령을 내리면, 메모리(1720)는 데이터를 전송할 수 있다. 메모리(1720)는 상술된 본 발명의 실시예들 중 어느 하나에 따른 가변 저항 소자를 포함하는 비휘발성 메모리 장치를 포함할 수 있다.
이러한 메모리 카드(1700)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card, SM), 씨큐어 디지털 카드(secure digital, SD), 미니 씨큐어 디지털 카드(mini secure digital card, mini SD), 또는 멀티 미디어 카드(multi media card, MMC)와 같은 메모리 장치에 이용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 전자 시스템을 개략적으로 나타내는 블록도이다.
도 18을 참조하면, 전자 시스템(1800)은 프로세서(1810), 메모리(1820), 입/출력 장치(1830) 및 인터페이스(1840)를 포함할 수 있다. 전자 시스템(1800)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
프로세서(1810)는 프로그램을 실행하고, 전자 시스템(1200)을 제어하는 역할을 할 수 있다. 여기서, 프로세서(1810)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다.
입/출력 장치(1830)는 전자 시스템(1800)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 시스템(1800)은 입/출력 장치(1830)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 여기서, 입/출력 장치(1830)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다.
메모리(1820)는 프로세서(1810)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 프로세서(1810)에서 처리된 데이터를 저장할 수 있다. 여기서, 메모리(1820)는 상술된 본 발명의 실시예들 중 어느 하나에 따른 가변 저항 소자를 포함하는 비휘발성 메모리 장치를 포함할 수 있다.
인터페이스(1840)는 전자 시스템(1800)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 프로세서(1810), 메모리(1830), 입/출력 장치(1830) 및 인터페이스(1840)는 버스(1850)를 통하여 서로 통신할 수 있다.
예를 들어, 전자 시스템(1800)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state drive, SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (29)

  1. 가변 저항 소자를 포함하는 반도체 장치의 동작 방법으로서,
    상기 가변 저항 소자에 리셋 펄스를 인가하여 상기 가변 저항 소자를 제1 저항 상태에서 제2 저항 상태로 변화시킴으로써, 상기 반도체 장치에 제1 데이터를 기입하는 단계; 및
    상기 가변 저항 소자에 셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제2 저항 상태에서 상기 제1 저항 상태로 변화시킴으로써, 상기 반도체 장치에 제2 데이터를 기입하는 단계를 포함하고,
    상기 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 큰 것을 특징으로 하는 반도체 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 리셋 펄스의 크기는 상기 셋 펄스의 크기의 2배 이상인 것을 특징으로 하는 반도체 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대인 것을 특징으로 하는 반도체 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 제2 저항 상태는 상기 제1 저항 상태의 20배 내지 100배 이상의 저항을 갖는 것을 특징으로 하는 반도체 장치의 동작 방법.
  6. 제1항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 가변 저항 소자에 상기 리셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제1 저항 상태에서 상기 제2 저항 상태로 변화시키고, 이어서, 상기 가변 저항 소자에 추가 리셋 펄스를 인가하여 상기 가변 저항 소자를 상기 제2 저항 상태에서 제3 저항 상태로 변화시킴으로써 상기 반도체 장치에 상기 제1 데이터를 기입하고,
    상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 큰 것을 특징으로 하는 반도체 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 추가 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일한 것을 특징으로 하는 반도체 장치의 동작 방법.
  8. 제6항에 있어서,
    상기 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 추가 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작은 것을 특징으로 하는 반도체 장치의 동작 방법.
  9. 제6항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스 또는 상기 추가 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  10. 제6항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하고, 이어서, 상기 추가 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  11. 제6항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 리셋 펄스 및 상기 추가 리셋 펄스를 서로 번갈아 가면서 반복적으로 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  12. 제6항에 있어서,
    상기 제3 저항 상태는 상기 제1 저항 상태의 20배 내지 1000배 이상의 저항을 갖는 것을 특징으로 하는 반도체 장치의 동작 방법.
  13. 가변 저항 소자를 포함하는 반도체 장치의 동작 방법으로서,
    상기 가변 저항 소자에 제1 리셋 펄스 및 제2 리셋 펄스를 연속적으로 인가하여 상기 가변 저항 소자를 리셋시킴으로써, 상기 반도체 장치에 제1 데이터를 기입하는 단계; 및
    상기 가변 저항 소자에 셋 펄스를 인가하여 상기 가변 저항 소자를 셋시킴으로써, 상기 반도체 장치에 제2 데이터를 기입하는 단계를 포함하고,
    상기 가변 저항 소자는 상기 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 상기 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 상기 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하고,
    상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 큰 것을 특징으로 하는 반도체 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일한 것을 특징으로 하는 반도체 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작은 것을 특징으로 하는 반도체 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스 또는 상기 제2 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  17. 제13항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하고, 이어서, 상기 제2 리셋 펄스를 적어도 두 번 이상 상기 가변 저항 소자에 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  18. 제13항에 있어서,
    상기 제1 데이터를 기입하는 단계는, 상기 제1 리셋 펄스 및 상기 제2 리셋 펄스를 서로 번갈아 가면서 반복적으로 인가하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  19. 제13항에 있어서,
    상기 제3 저항 상태는 상기 제1 저항 상태의 20배 내지 1000배 이상의 저항을 갖는 것을 특징으로 하는 반도체 장치의 동작 방법.
  20. 제1 전극 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되어, 상기 제1 전극과 상기 제2 전극 사이에 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하는 가변 저항 물질층을 포함하고,
    상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 큰 것을 특징으로 하는 가변 저항 소자.
  21. 제20항에 있어서,
    상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 2배 이상인 것을 특징으로 하는 가변 저항 소자.
  22. 제20항에 있어서,
    상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일한 것을 특징으로 하는 가변 저항 소자.
  23. 제20항에 있어서,
    상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작은 것을 특징으로 하는 가변 저항 소자.
  24. 제1 리셋 펄스가 인가되면 제1 저항 상태에서 제2 저항 상태로 변화하고, 제2 리셋 펄스가 인가되면 상기 제2 저항 상태에서 제3 저항 상태로 변화하며, 셋 펄스가 인가되면 상기 제3 저항 상태에서 상기 제1 저항 상태로 변화하는 가변 저항 소자; 및
    상기 가변 저항 소자에 직렬로 연결된 선택 소자를 포함하고,
    상기 제3 저항 상태는 상기 제2 저항 상태보다 저항이 크고, 상기 제2 저항 상태는 상기 제1 저항 상태보다 저항이 큰 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서,
    상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 2배 이상인 것을 특징으로 하는 반도체 장치.
  26. 제24항에 있어서,
    상기 제1 리셋 펄스의 극성은 상기 셋 펄스의 극성과 서로 반대이고, 상기 제2 리셋 펄스의 극성은 상기 셋 펄스의 극성과 동일한 것을 특징으로 하는 반도체 장치.
  27. 제24항에 있어서,
    상기 제1 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 크고, 상기 제2 리셋 펄스의 크기는 상기 셋 펄스의 크기보다 작은 것을 특징으로 하는 반도체 장치.
  28. 제24항에 있어서,
    상기 가변 저항 소자는 상기 제1 및 제2 리셋 펄스가 연속적으로 인가되면 제1 데이터가 기입되고, 상기 셋 펄스가 인가되면 제2 데이터가 기입되는 것을 특징으로 하는 반도체 장치.
  29. 제24항에 있어서,
    상기 선택 소자는 트랜지스터 또는 다이오드인 것을 특징으로 하는 반도체 장치.
KR1020100059108A 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 KR101744757B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100059108A KR101744757B1 (ko) 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US12/926,404 US8537591B2 (en) 2010-06-22 2010-11-16 Variable resistance devices, semiconductor devices including the variable resistance devices, and methods of operating the semiconductor devices
JP2011014987A JP2012009124A (ja) 2010-06-22 2011-01-27 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法
EP11154227.0A EP2400499B1 (en) 2010-06-22 2011-02-11 Variable resistance devices, semiconductor devices including the variable resistance devices, and methods of operating the semiconductor devices
CN201110043409.8A CN102298970B (zh) 2010-06-22 2011-02-23 可变电阻器件及半导体装置以及该半导体装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100059108A KR101744757B1 (ko) 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20110138927A true KR20110138927A (ko) 2011-12-28
KR101744757B1 KR101744757B1 (ko) 2017-06-09

Family

ID=43827981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059108A KR101744757B1 (ko) 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Country Status (5)

Country Link
US (1) US8537591B2 (ko)
EP (1) EP2400499B1 (ko)
JP (1) JP2012009124A (ko)
KR (1) KR101744757B1 (ko)
CN (1) CN102298970B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
WO2012124314A1 (ja) * 2011-03-14 2012-09-20 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US9305644B2 (en) 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
US8942025B2 (en) 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method
KR20140063821A (ko) * 2011-10-12 2014-05-27 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 교차점 메모리 구조를 위한 선택 디바이스
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
US9672909B2 (en) 2014-04-29 2017-06-06 Microchip Technology Incorporated Memory cell retention enhancement through erase state modification
FR3018943A1 (fr) * 2014-06-10 2015-09-25 Commissariat Energie Atomique Procede de programmation d'une cellule memoire
US10162263B2 (en) * 2015-04-27 2018-12-25 Hewlett-Packard Development Company, L.P. Dynamic logic memcap
CN104966779B (zh) * 2015-07-31 2017-08-01 华中科技大学 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11423988B2 (en) * 2020-08-28 2022-08-23 Micron Technology, Inc. Programming techniques for polarity-based memory cells
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
KR100576369B1 (ko) 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
KR100905420B1 (ko) 2007-08-06 2009-07-02 재단법인서울대학교산학협력재단 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법
US7787291B2 (en) 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
JP4383523B2 (ja) * 2007-09-28 2009-12-16 パナソニック株式会社 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
US8098517B2 (en) 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
KR20090090563A (ko) 2008-02-21 2009-08-26 삼성전자주식회사 저항 기억 요소를 포함하는 반도체 소자
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
JP5143280B2 (ja) * 2008-06-11 2013-02-13 エヌエックスピー ビー ヴィ 相変化メモリ及び制御方法
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
US8537591B2 (en) 2013-09-17
CN102298970B (zh) 2016-05-25
EP2400499A1 (en) 2011-12-28
KR101744757B1 (ko) 2017-06-09
EP2400499B1 (en) 2018-12-05
JP2012009124A (ja) 2012-01-12
CN102298970A (zh) 2011-12-28
US20110310652A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US9001551B2 (en) Semiconductor devices including variable resistance elements and methods of operating semiconductor devices
US8861253B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US9768234B2 (en) Resistive memory architecture and devices
US8324065B2 (en) Resistive memory and methods of processing resistive memory
US7791923B2 (en) Multi-state resistive memory element, multi-bit resistive memory cell, operating method thereof, and data processing system using the memory element
US8773888B2 (en) Method of operating semiconductor device including variable resistance device
KR20110081623A (ko) 반도체 소자 및 그 구동 방법
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
KR102179275B1 (ko) 불휘발성 메모리 장치 및 그것의 리셋 방법
JP5978063B2 (ja) 可変抵抗素子を含む半導体装置の動作方法
US8611131B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
CN116114022A (zh) 消除阈值电压漂移的存储器单元编程
JP2014063549A (ja) 半導体記憶装置
KR20120073086A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US10483462B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
JP2013197504A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
US20150221701A1 (en) Memory device and memory cell array

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100622

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150622

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100622

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161011

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170601

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170602

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200529

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210528

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220525

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240527

Start annual number: 8

End annual number: 8