JP2012009124A - 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法 - Google Patents

可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法 Download PDF

Info

Publication number
JP2012009124A
JP2012009124A JP2011014987A JP2011014987A JP2012009124A JP 2012009124 A JP2012009124 A JP 2012009124A JP 2011014987 A JP2011014987 A JP 2011014987A JP 2011014987 A JP2011014987 A JP 2011014987A JP 2012009124 A JP2012009124 A JP 2012009124A
Authority
JP
Japan
Prior art keywords
pulse voltage
reset pulse
semiconductor device
resistance
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011014987A
Other languages
English (en)
Inventor
Yong-Be Kim
英培 金
Chang-Bum Lee
昌範 李
Toshu Lee
東洙 李
Chang-Jun Kim
昌▲ジュン▼ 金
Myoung-Jae Lee
明宰 李
Man Chang
晩 張
Sun-Yeol Yi
承烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012009124A publication Critical patent/JP2012009124A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法を提供する。
【解決手段】半導体装置の動作方法を開示する。該半導体装置の動作方法は、可変抵抗素子が第１抵抗から第２抵抗にスイッチングされるように、少なくとも１つのリセットパルス電圧を印加することによって、第１データを書き込み、可変抵抗素子が第２抵抗から第１抵抗にスイッチングされるように、少なくとも１つのセットパルス電圧を印加することによって、第２データを書き込み、少なくとも１つのセットパルス電圧の大きさは、少なくとも１つのリセットパルス電圧の大きさより小さく、第２抵抗は、第１抵抗より大きい。
【選択図】図１６

Description

本発明の技術的思想は、半導体装置に係り、さらに詳細には、可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法に関する。
メモリ装置の高容量化及び低電力化の要求によって、不揮発性であると同時に、リフレッシング不要な次世代メモリ装置に係わる研究が進められている。かような次世代メモリ装置は、ＤＲＡＭ（dynamic random access memory）の高集積性、フラッシュメモリの不揮発性、ＳＲＡＭ（static random-access memory）の高速性などを備えることが要求される。現在、脚光を浴びている次世代メモリ装置としては、ＰＲＡＭ（phase change random-access memory）、ＮＦＧＭ（nano floating gate memory）、ＰｏＲＡＭ（polymer random-access memory）、ＭＲＡＭ（magnetic random-access memory）、ＦｅＲＡＭ（ferroelectric random-access memory）、ＲＲＡＭ（登録商標）（resistive random-access memory）などが前述の要求事項に相応する次世代メモリ装置として挙げられている。このうち、ＲＲＡＭ（登録商標）は、不導体物質に十分に高い電圧を加えれば、電流が流れる通路が生成されて抵抗が低くなる現象を利用したものである。このとき、いったん通路が生成されれば、適切な電圧を加えることにより、その通路をなくしたり、あるいは生成させたりすることが可能である。
本発明が解決しようとする課題は、可変抵抗素子で、高抵抗状態と低抵抗状態との抵抗差を大きくすることにより、可変抵抗素子を含む半導体装置の信頼性を向上させられる可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法を提供するところにある。
前記課題を解決するための本発明の一実施形態による半導体装置の動作方法は、可変抵抗素子が第１抵抗から第２抵抗にスイッチング（switching）されるように、少なくとも１つのリセットパルス電圧を印加することによって、第１データを書き込む段階と、前記可変抵抗素子が前記第２抵抗から前記第１抵抗にスイッチングされるように、少なくとも１つのセットパルス電圧を印加することによって、第２データを書き込む段階と、を含み、前記少なくとも１つのセットパルス電圧の大きさは、前記少なくとも１つのリセットパルス電圧の大きさより小さく、前記第２抵抗は、前記第１抵抗より大きい。
一部実施形態において、前記少なくとも１つのリセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさの少なくとも２倍以上でありうる。
一部実施形態において、前記少なくとも１つのリセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧の極性と、互いに反対でありうる。
一部実施形態において、前記少なくとも１つのリセットパルス電圧は、複数のリセットパルス電圧でありうる。
一部実施形態において、前記第２抵抗は、前記第１抵抗の２０倍ないし１００倍以上の抵抗を有することができる。
一部実施形態において、前記第１データを書き込む段階は、前記可変抵抗素子が、前記第２抵抗から第３抵抗にスイッチングされるように、前記少なくとも１つのリセットパルス電圧を印加した後、少なくとも１つの第２リセットパルス電圧を印加する段階をさらに含み、前記第３抵抗は、前記第２抵抗より大きいものである。
一部実施形態において、前記少なくとも１つのリセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧と、前記少なくとも１つの第２リセットパルス電圧との極性と、互いに反対でありうる。
一部実施形態において、前記少なくとも１つのセットパルス電圧の大きさは、前記少なくとも１つの第２リセットパルス電圧の大きさより大きいものである。
一部実施形態において、前記少なくとも１つのリセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧のうち少なくとも一つは、複数のパルス電圧でありうる。
一部実施形態において、前記少なくとも１つのリセットパルス電圧は、複数のリセットパルス電圧であり、前記少なくとも１つの第２リセットパルス電圧は、複数の第２リセットパルス電圧でありうる。
一部実施形態において、前記第１データを書き込む段階は、前記少なくとも１つの第２リセットパルス電圧を印加した後、１つの第３リセットパルス電圧及び１つの第４リセットパルス電圧を連続して印加する段階をさらに含み、前記第３リセットパルス電圧は、前記少なくとも１つのリセットパルス電圧と同じ大きさ及び極性を有し、前記第４リセットパルス電圧は、前記少なくとも１つの第２リセットパルス電圧と同じ大きさ及び極性を有し、前記少なくとも１つのリセットパルス電圧は、１つのリセットパルス電圧であり、前記少なくとも１つの第２リセットパルス電圧は、１つの第２リセットパルス電圧でありうる。
一部実施形態において、前記第３抵抗は、前記第１抵抗の２０倍ないし１，０００倍以上の抵抗を有することができる。
また、前記課題を解決するための本発明の他の実施形態による半導体装置の動作方法は、可変抵抗素子をリセットさせるために、少なくとも１つの第１リセットパルス電圧及び少なくとも１つの第２リセットパルス電圧を連続して印加することによって、第１データを書き込む段階と、前記可変抵抗素子をセットさせるために、少なくとも１つのセットパルス電圧を印加することによって、第２データを書き込む段階と、を含み、前記少なくとも１つの第１リセットパルス電圧の印加は、前記可変抵抗素子を、第１抵抗状態から第２抵抗状態にスイッチングさせ、前記少なくとも１つの第２リセットパルス電圧の印加は、前記可変抵抗素子を、前記第２抵抗状態から第３抵抗状態にスイッチングさせ、前記第３抵抗状態の抵抗は、前記第２抵抗状態の抵抗より大きく、前記少なくとも１つのセットパルス電圧の印加は、前記可変抵抗素子を、前記第３抵抗状態から前記第１抵抗状態にスイッチングさせ、前記第２抵抗状態の抵抗は、前記第１抵抗状態の抵抗より大きい。
一部実施形態において、前記少なくとも１つの第１リセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧と、前記少なくとも１つの第２リセットパルス電圧との極性と、互いに反対でありうる。
一部実施形態において、前記少なくとも１つの第１リセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさより大きく、前記少なくとも１つの第２リセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさより小さいものである。
一部実施形態において、前記少なくとも１つの第１リセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧のうち少なくとも一つは、複数のパルス電圧でありうる。
一部実施形態において、前記少なくとも１つの第１リセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧を連続して印加することによって、前記第１データを書き込む段階で、前記少なくとも１つの第１リセットパルスは、前記少なくとも１つの第２リセットパルスより先に印加され、前記少なくとも１つの第１リセットパルスは、複数の第１リセットパルスであり、前記少なくとも１つの第２リセットパルスは、複数の第２リセットパルスでありうる。
一部実施形態において、前記第１データを書き込む段階は、前記少なくとも１つの第２リセットパルス電圧を印加した後、１つの第３リセットパルス電圧及び１つの第４リセットパルス電圧を連続して印加する段階をさらに含み、前記第３リセットパルス電圧は、前記少なくとも１つの第１リセットパルス電圧と同じ大きさ及び極性を有し、前記第４リセットパルス電圧は、前記少なくとも１つの第２リセットパルス電圧と同じ大きさ及び極性を有し、前記少なくとも１つの第１リセットパルス電圧は、１つの第１リセットパルス電圧であり、前記少なくとも１つの第２リセットパルス電圧は、１つの第２リセットパルス電圧であり、前記１つの第２リセットパルス電圧は、前記１つの第１リセットパルス電圧より遅く印加されうる。
一部実施形態において、前記第３抵抗状態の抵抗は、前記第１抵抗状態の抵抗の２０倍ないし１，０００倍以上の抵抗を有することができる。
また、前記課題を解決するための本発明の一実施形態による可変抵抗素子は第１電極と、第２電極と、前記第１電極と前記第２電極との間に配され、第１リセットパルス電圧が印加されれば、第１抵抗から第２抵抗にスイッチングされ、第２リセットパルス電圧が印加されれば、前記第２抵抗から第３抵抗にスイッチングされ、セットパルス電圧が印加されれば、前記第３抵抗から前記第１抵抗にスイッチングされる可変抵抗物質層を含み、前記第３抵抗は、前記第２抵抗より大きく、前記第２抵抗は、前記第１抵抗より大きい。
一部実施形態において、前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさの２倍以上でありうる。
一部実施形態において、前記第１リセットパルス電圧の極性は、前記セットパルス電圧及び前記第２リセットパルス電圧の極性と、互いに反対でありうる。
一部実施形態において、前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより大きく、前記第２リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより小さいものである。
また、前記課題を解決するための本発明の一実施形態による半導体装置は、第１リセットパルス電圧が印加されれば、第１抵抗状態から第２抵抗状態にスイッチングされ、第２リセットパルス電圧が印加されれば、前記第２抵抗状態から第３抵抗状態に変化し、セットパルス電圧が印加されれば、前記第３抵抗状態から前記第１抵抗状態に変化する可変抵抗素子と、前記可変抵抗素子に直列に連結された選択素子を含み、前記第３抵抗状態は、前記第２抵抗状態より抵抗が大きく、前記第２抵抗状態は、前記第１抵抗状態より抵抗が大きい。
一部実施形態において、前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさの２倍以上でありうる。
一部実施形態において、前記第１リセットパルス電圧の極性は、前記セットパルス電圧及び前記第２リセットパルス電圧の極性と、互いに反対でありうる。
一部実施形態において、前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより大きく、前記第２リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより小さいものである。
一部実施形態において、前記第１リセットパルス電圧及び第２リセットパルス電圧が連続して印加されれば、第１データが書き込まれ、前記セットパルス電圧が印加されれば、第２データが書き込まれる。
一部実施形態において、前記選択素子は、トランジスタ及びダイオードのうち一つでありうる。
また、前記課題を解決するための本発明の一実施形態による電子システムの動作方法は、前述の半導体装置の動作方法を含み、前記電子システムは、プロセッサ、メモリ部、入出力部及びインターフェース部を含み、前記メモリ部は、前記半導体装置を含む。
また、前記課題を解決するための本発明の一実施形態によるメモリカードの動作方法は、前述の半導体装置の動作方法を含み、前記メモリカードは、コントローラ及びメモリ部を含み、前記メモリ部は、前記メモリ装置を含む。
また、前記課題を解決するための本発明の一実施形態によるメモリカードは、コントローラと、前述の可変抵抗素子と、を含む。
また、前記課題を解決するための本発明の一実施形態によるメモリカードは、コントローラと、前述の半導体装置とを含むメモリ部と、を含む。
また、前記課題を解決するための本発明の一実施形態による電子システムは、プロセッサと、前述の半導体装置を含むメモリ部と、入出力装置と、インターフェース部と、を含む。
本発明によれば、非対称的なセットパルス電圧とリセットパルス電圧とを利用することによって、可変抵抗素子を含む半導体装置の信頼性を向上させ、これにより、半導体装置のビットエラー率（bit error rate）を低下させることができる。
具体的には、セットパルス電圧の大きさより大きいリセットパルス電圧を可変抵抗素子に印加することによって、高抵抗状態のオフ抵抗と低抵抗状態のオン抵抗との差を大きく増加させることができる。また、第１リセットパルス電圧と第２リセットパルス電圧とを順次に可変抵抗素子に印加することによって、高抵抗状態のオフ抵抗と低抵抗状態のオン抵抗との差をさらに大きく増加させることができる。
本発明の一実施形態による可変抵抗素子を概略的に示す断面図である。 図１の可変抵抗素子の理想的な電流・電圧特性を示すグラフである。 図１の可変抵抗素子の実際的な電流・電圧特性を示すグラフである。 図１の可変抵抗素子に印加される動作パルスの一例を示すグラフである。 図４による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。 図４による動作パルスを印加した場合、可変抵抗素子の抵抗分布を概略的に示すグラフである。 図１の可変抵抗素子に印加される動作パルスの他の例を示すグラフである。 図７による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。 図１の可変抵抗素子に印加される動作パルスのさらに他の例を示すグラフである。 図９による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。 図９による動作パルスを印加した場合、可変抵抗素子の抵抗を示すグラフである。 図９による動作パルスを印加した場合、可変抵抗素子の抵抗分布を概略的に示すグラフである。 図１の可変抵抗素子を含む半導体装置の第１例を示す回路図である。 図１の可変抵抗素子を含む半導体装置の第２例を示す回路図である。 図１４の半導体装置を示す断面図である。 本発明の一実施形態による半導体装置の動作方法を示すフローチャートである。 本発明の一実施形態によるメモリカードを示す概略図である。 本発明の一実施形態による電子システムを概略的に示すブロック図である。
以下、添付した図面を参照しつつ、本発明による望ましい実施形態について説明することによって、本発明について詳細に説明する。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示を完全なものにするものであり、当業者に発明の範疇を完全に知らせるために提供されるのである。図面で構成要素は、説明の便宜のために、その大きさが誇張されていることもある。
以下で詳述する本発明の実施形態で利用される用語は、当該技術分野で一般的に知られている意味を有することができる。例えば、少なくとも一つは、最小限一つ、すなわち、一つまたはそれ以上の数を意味し、一つまたは複数とも、同じ意味で使われうる。
図１は、本発明の一実施形態による可変抵抗素子を概略的に示す断面図である。
図１を参照すれば、可変抵抗素子１０は、第１電極１１、可変抵抗物質層１２及び第２電極１３を含み、可変抵抗物質層１２は、第１電極１１と第２電極１３との間に形成されうる。他の実施形態で、可変抵抗素子１０は、第１電極１１上、及び／または可変抵抗物質層１２上に、バッファ層（図示せず）をさらに含むこともできる。
第１電極１１及び第２電極１３は、導電性物質を含むことができるが、例えば、耐酸化性金属膜（oxidation resistant metal layer）またはポリシリコン膜を含むことができる。例えば、耐酸化性金属膜は、イリジウム（Ｉｒ）、白金（Ｐｔ）、イリジウム酸化物（ＩｒＯ）、チタン窒化物（ＴｉＮ）、チタン・アルミニウム窒化物（ＴｉＡｌＮ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）及びルテニウム酸化物（ＲｕＯ）のうち少なくとも一つを含むことができ、耐酸化性金属膜は、例えば、バッファ層（図示せず）を形成した後に適用されうる。本実施形態で、第１電極１１及び第２電極１３は、可変抵抗物質層１２の上下にそれぞれ配されるが、第１電極１１及び第２電極１３の配置は、その用語に限定されるものではない。他の実施形態で、第１電極１１及び第２電極１３は、可変抵抗物質層１２の左右にそれぞれ配されもする。
可変抵抗物質層１２は、ペロブスカイト（perovskite）系酸化物及び／または遷移金属酸化物を含むことができる。例えば、ペロブスカイト系酸化物としては、Ｐｒ１−ｘＣａｘＭｎＯ３、Ｌａ１−ｘＣａｘＭｎＯ３、ＳｒＺｒＯ３／ＳｒＴｉＯ３、ＣｒＴｉＯ３及び／またはＰｂ（Ｚｒ，Ｔｉ）Ｏ３／Ｚｎ１−ｘＣｄｘＳなどがあり、遷移金属は、ニッケル、ニオビウム、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅、マンガン、亜鉛及び／またはクロムなどがある。このとき、可変抵抗物質層１２は、第１電極１１と第２電極１３とに印加される電圧差によって抵抗が変化し、これによって、高抵抗状態または低抵抗状態に区分されうる。
従って、可変抵抗素子１０は、可変抵抗物質層１２の抵抗状態によって、データ「０」またはデータ「１」を記憶する不揮発性メモリ素子のような半導体装置として利用されうる。また、可変抵抗素子１０は、論理ゲートに含まれ、ロジック回路にも利用され、このとき、ロジック回路の面積を減らすことができ、これにより、集積度を向上させることができる。
本実施形態で、データ「０」は、高抵抗状態の場合に対応し、データ「１」は、低抵抗状態の場合に対応するものと決定される。このとき、可変抵抗素子１０に、データ「０」を書き込む動作は、消去動作及び／またはリセット（reset）動作ということができ、データ「１」を書き込む動作は、プログラム動作及び／またはセット（set）動作ということができる。しかし、他の実施形態で、データ「１」が高抵抗状態に対応し、データ「０」が低抵抗状態に対応するものであると決定されもする。
図２は、図１の可変抵抗素子の理想的な電流・電圧特性を示すグラフである。
図２を参照すれば、Ｘ軸は、電圧変化を示し、Ｙ軸は、線形（linear）スケールで表現された電流変化を示す。このとき、Ｘ軸に示された電圧は、可変抵抗素子１０の第１電極１１と第２電極１３とに印加される電圧の差であり、具体的には、第１電極１１の電圧を基準とするときの第２電極１３の電圧である。
可変抵抗素子１０は、正の臨界電圧が印加されれば、低抵抗状態から高抵抗状態にスイッチング（switching）され、これにより、可変抵抗素子１０には電流がほとんど流れない。このように、可変抵抗素子１０が低抵抗状態から高抵抗状態にスイッチングされることを「リセット」といい、このときの正の臨界電圧を「リセット電圧Ｖｒｅｓｅｔ」という。一方、可変抵抗素子１０は、負の臨界電圧が印加されれば、高抵抗状態から低抵抗状態にスイッチングされ、これにより、可変抵抗素子１０には、電流が流れうる。このように、可変抵抗素子１０が高抵抗状態から低抵抗状態にスイッチングされることを「セット」といい、このときの負の臨界電圧を「セット電圧Ｖｓｅｔ」という。
ここで、リセット電圧Ｖｒｅｓｅｔとセット電圧Ｖｓｅｔは、互いに反対になる極性を有することができ、このように、リセット電圧Ｖｒｅｓｅｔとセット電圧Ｖｓｅｔとが逆極性になる可変抵抗素子１０を、両極性（bipolar）可変抵抗素子という。本実施形態で、可変抵抗素子１０のリセット電圧Ｖｒｅｓｅｔは正の値を有し、セット電圧Ｖｓｅｔは、負の値を有する。しかし、本発明はこれに限定されるものではなく、他の実施形態で、可変抵抗素子１０の可変抵抗物質層１２に含まれた物質の種類によっては、リセット電圧Ｖｒｅｓｅｔは、負の値を有し、セット電圧Ｖｓｅｔは、正の値を有することもできる。
図３は、図１の可変抵抗素子の実際的な電流・電圧特性を示すグラフである。
図３を参照すれば、Ｘ軸は電圧変化を示し、Ｙ軸はログ（log）スケールで表現された電流変化を示す。このとき、Ｘ軸に示された電圧は、可変抵抗素子１０の第１電極１１と第２電極１３とに印加される電圧の差であり、具体的には、第１電極１１の電圧を基準とするときに、第２電極１３の電圧である。参照符号「３１」は、１００ｍＶ間隔で電圧を変化させ、各電圧の印加時間が第１時間である場合の可変抵抗素子１０の電流変化を示し、参照符号「３２」は、５０ｍＶ間隔で電圧を変化させ、各電圧の印加時間が前記第１時間より長い第２時間である場合の可変抵抗素子１０の電流変化を示す。
まず、参照符号「３１」について述べれば、Ａ領域で電流は、約１／１０に大きく減少し、これによって、可変抵抗素子１０は、低抵抗状態から第１高抵抗状態にスイッチングされうる。ここで、第１高抵抗状態は、低抵抗状態より高い抵抗を有する。このように、可変抵抗素子１０を低抵抗状態から第１高抵抗状態にスイッチングさせる電圧を第１電圧といい、本実施形態で第１電圧は、約２Ｖである。このとき、第１電圧は、リセット電圧であるといえる。
次に、参照符号「３１」について述べれば、Ｂ領域で電流は、大きく増加し、これによって、可変抵抗素子１０は、第１高抵抗状態から低抵抗状態にスイッチングされうる。このように、可変抵抗素子１０を第１高抵抗状態から低抵抗状態にスイッチングさせる電圧を第２電圧といい、本実施形態で第２電圧は、約−１．５Ｖである。このとき、第２電圧は、セット電圧であるといえる。
次に、参照符号「３２」について述べれば、Ｃ領域で電流は、約１／１００に大きく減少し、これによって、可変抵抗素子１０は、第１高抵抗状態から第２高抵抗状態にスイッチングされうる。ここで、第２抵抗状態は、第１抵抗状態より高い抵抗を有する。このように、可変抵抗素子１０を第１高抵抗状態から第２高抵抗状態にスイッチングさせる電圧を第３電圧といい、本実施形態で、第３電圧は、約−０．５Ｖである。
前述の通り、本実施形態によれば、可変抵抗素子１０で高抵抗状態は、第１高抵抗状態または第２高抵抗状態に区分され、これによって、可変抵抗素子１０は、印加される電圧によって、低抵抗状態、第１高抵抗状態または第２高抵抗状態を有する。例えば、第１高抵抗状態は、低抵抗状態に比べて約１０倍以上の抵抗を有し、第２高抵抗状態は、低抵抗状態に比べて約１，０００倍以上の抵抗を有することができる。
図３に図示された可変抵抗素子１０の電流・電圧特性を基にして、可変抵抗素子１０を低抵抗状態から高抵抗状態にスイッチングさせるためのリセットパルス電圧、及び可変抵抗素子１０を高抵抗状態から低抵抗状態にスイッチングさせるためのセットパルス電圧が決定されうる。可変抵抗素子１０にリセットパルス電圧が印加されれば、可変抵抗素子１０には、データ「０」が書き込まれ、可変抵抗素子１０は、データ消去できる。また、可変抵抗素子１０に、セットパルス電圧が印加されれば、可変抵抗素子１０には、データ「１」が書き込まれ、可変抵抗素子１０は、プログラムされうる。
図４は、図１の可変抵抗素子に印加される動作パルスの一例を示すグラフである。
図４を参照すれば、Ｘ軸は、時間を示し、Ｙ軸は、電圧を示す。本例で、セットパルス電圧Ｐｓｅｔは、約−３Ｖであり、リセットパルス電圧Ｐｒｅｓｅｔは、約３Ｖであり、読み取りパルス電圧Ｐｒｅａｄは、約０．５Ｖである。ここで、各パルスのパルス幅は、互いに異なり、例えば、セットパルス電圧Ｐｓｅｔは、約１μｓの間印加され、リセットパルス電圧Ｐｒｅｓｅｔは、約１０μｓの間印加されうる。このように、セットパルス電圧Ｐｓｅｔとリセットパルス電圧Ｐｒｅｓｅｔは、互いに対称的な形状を有し、具体的には、セットパルス電圧Ｐｓｅｔとリセットパルス電圧Ｐｒｅｓｅｔは、同じ大きさを有し（例えば、同じ絶対値の電圧）、互いに異なる極性を有することができる。
セットパルス電圧Ｐｓｅｔは、図３の第２電圧を基にして決定されるが、具体的には、第２電圧の大きさ以上の大きさを有し、第２電圧と同じ極性を有することができる。リセットパルス電圧Ｐｒｅｓｅｔは、図３の第１電圧を基にして決定されるが、具体的には、第１電圧の大きさ以上の大きさを有し、第１電圧と同じ極性を有することができる。
図５は、図４による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。
図５を参照すれば、Ｘ軸は、スイッチング回数を示し、Ｙ軸は、ログスケールで表現された電流変化を示す。このとき、スイッチングは、可変抵抗素子１０の抵抗変化を意味するが、具体的には、低抵抗状態から高抵抗状態にスイッチングされ、あるいは高抵抗状態から低抵抗状態にスイッチングされることを意味する。
セットパルス電圧Ｐｓｅｔが印加されれば、可変抵抗素子１０は、高抵抗状態から低抵抗状態にスイッチングされるので、データ「１」が書き込まれたと見ることができ、この場合、可変抵抗素子１０に流れる電流は、約１０−４Ａほどである。リセットパルス電圧Ｐｒｅｓｅｔが印加されれば、可変抵抗素子１０は、低抵抗状態から高抵抗状態にスイッチングされるので、データ「０」が書き込まれたと見ることができ、この場合、可変抵抗素子１０に流れる電流は、約１０−５Ａほどである。従って、可変抵抗素子１０にデータ「１」が書き込まれた場合、可変抵抗素子１０の抵抗をオン（on）抵抗といい、データ「０」が書き込まれた場合、可変抵抗素子１０の抵抗をオフ（off）抵抗という場合、オン抵抗とオフ抵抗との比（on/off ratio）は、約１０ほどである。
図６は、図４による動作パルスを印加した場合、可変抵抗素子の抵抗分布を概略的に示すグラフである。
図６を参照すれば、Ｘ軸は、可変抵抗素子１０の抵抗を示し、Ｙ軸は、可変抵抗素子１０の分布を示す。可変抵抗素子１０は、低抵抗状態（６１）または高抵抗状態（６２）を有することができるが、本例で、オン抵抗とオフ抵抗との比は、約１０ほどであり、オン抵抗とオフ抵抗との比が大きくない。従って、データ「０」が書き込まれた可変抵抗素子１０のうち一部の抵抗は、データ「１」が書き込まれた可変抵抗素子１０のうち一部の抵抗と同一になりうる。この場合、可変抵抗素子１０の信頼性が確保されえないので、可変抵抗素子１０は、不揮発性メモリ装置のような半導体装置として利用され難い。
図７は、図１の可変抵抗素子に印加される動作パルスの他の例を示すグラフである。
図７を参照すれば、Ｘ軸は、時間を示し、Ｙ軸は、電圧を示す。本例で、セットパルス電圧Ｐｓｅｔは、約−３Ｖであり、リセットパルス電圧Ｐｒｅｓｅｔは、約６．５Ｖであり、読み取りパルス電圧Ｐｒｅａｄは、約０．５Ｖである。このように、セットパルス電圧Ｐｓｅｔとリセットパルス電圧Ｐｒｅｓｅｔは、互いに非対称的な形状を有し、具体的には、リセットパルス電圧Ｐｒｅｓｅｔの大きさは、セットパルス電圧Ｐｓｅｔの大きさより大きく、リセットパルス電圧Ｐｒｅｓｅｔとセットパルス電圧Ｐｓｅｔは、互いに異なる極性を有することができる。
セットパルス電圧Ｐｓｅｔは、図３に図示された第２電圧を基に決定されるが、具体的には、第２電圧の大きさ以上の大きさを有し、第２電圧と同じ極性を有することができる。リセットパルス電圧Ｐｒｅｓｅｔは、図３に図示された第１電圧を基に決定されるが、具体的には、第１電圧の大きさ以上の大きさを有し、第１電圧と同じ極性を有することができる。
さらに詳細には、リセットパルス電圧Ｐｒｅｓｅｔの大きさは、第１電圧の大きさの２倍以上と決定されうる。これにより、リセットパルス電圧Ｐｒｅｓｅｔの大きさは、セットパルス電圧Ｐｓｅｔの大きさの２倍以上でありうる。このように、リセットパルス電圧Ｐｒｅｓｅｔの大きさを大きく決定することによって、可変抵抗物質層１２で、酸素拡散によって、短時間にリセット現象がなされうるので、可変抵抗素子１０は、さらに早く低抵抗状態から高抵抗状態にスイッチングされうる。
他の実施形態で、リセットパルス電圧Ｐｒｅｓｅｔは、少なくとも２回以上印加され、少なくとも２回以上のリセットパルス電圧Ｐｒｅｓｅｔが印加された後、読み取りパルス電圧Ｐｒｅａｄが印加されうる。さらに他の実施形態で、リセットパルス電圧Ｐｒｅｓｅｔと読み取りパルス電圧Ｐｒｅａｄは、交互に反復して印加されもする。実施形態で、リセットパルス電圧Ｐｒｅｓｅｔ及びセットパルス電圧Ｐｓｅｔは、連続して何回も印加されもする。
図８は、図７による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。
図８を参照すれば、Ｘ軸は、スイッチング回数を示し、Ｙ軸は、ログスケールで表現された電流を示す。参照符号８１は、低抵抗状態を示し、参照符号８２は、高抵抗状態を示す。低抵抗状態の電流は、高抵抗状態の電流に比べて、約２０倍ないし約１００倍以上でありうる。図５で、低抵抗状態の電流が高抵抗状態の電流に比べて、約１０倍であった点に照らして見るとき、本実施形態による場合、高抵抗状態の抵抗と低抵抗状態の抵抗との差を増大させるので、可変抵抗素子の信頼性を向上させることができる。
図９は、図１の可変抵抗素子に印加される動作パルスのさらに他の例を示すグラフである。
図９を参照すれば、Ｘ軸は、時間を示し、Ｙ軸は、電圧を示す。本例で、セットパルス電圧Ｐｓｅｔは、約−３Ｖであり、第１リセットパルス電圧Ｐｒｅｓｅｔ１は、約６．５Ｖであり、第２リセットパルス電圧Ｐｒｅｓｅｔ２は、約−０．６Ｖであり、読み取りパルス電圧Ｐｒｅａｄは、約０．５Ｖである。このように、リセットパルス電圧は、第１リセットパルス電圧Ｐｒｅｓｅｔ１及び第２リセットパルス電圧Ｐｒｅｓｅｔ２を含み、第１リセットパルス電圧Ｐｒｅｓｅｔ１と第２リセットパルス電圧Ｐｒｅｓｅｔ２は、互いに反対になる極性を有することができる。
このとき、セットパルス電圧Ｐｓｅｔと第１リセットパルス電圧Ｐｒｅｓｅｔ１は、互いに非対称的な形状を有し、具体的には、第１リセットパルス電圧Ｐｒｅｓｅｔ１の大きさは、セットパルス電圧Ｐｓｅｔの大きさより大きく、第１リセットパルス電圧Ｐｒｅｓｅｔ１とセットパルス電圧Ｐｓｅｔは互いに異なる極性を有することができる。さらに、第２リセットパルス電圧Ｐｒｅｓｅｔ２の大きさは、セットパルス電圧Ｐｓｅｔの大きさより小さく、第２リセットパルス電圧Ｐｒｅｓｅｔ２はセットパルス電圧Ｐｓｅｔと同じ極性を有することができる。
セットパルス電圧Ｐｓｅｔは、図３に図示された第２電圧を基に決定されるが、具体的には、第２電圧の大きさ以上の大きさを有し、第２電圧と同じ極性を有することができる。第１リセットパルス電圧Ｐｒｅｓｅｔ１は、図３に図示された第１電圧を基に決定されるが、具体的には、第１電圧の大きさ以上の大きさを有し、第１電圧と同じ極性を有することができる。本実施形態で、第１リセットパルス電圧Ｐｒｅｓｅｔ１の大きさは、第１電圧の大きさの２倍以上と決定されうる。これによって、第１リセットパルス電圧Ｐｒｅｓｅｔ１の大きさは、セットパルス電圧Ｐｓｅｔの大きさの２倍以上でありうる。このように、第１リセットパルス電圧Ｐｒｅｓｅｔ１の大きさを大きく決定することによって、可変抵抗物質層１２で、酸素拡散によって、短時間にリセット現象がなされうるので、可変抵抗素子１０は、さらに早く低抵抗状態から高抵抗状態にスイッチングされうる。
第２リセットパルス電圧Ｐｒｅｓｅｔ２は、図３に図示された第３電圧を基に決定されるが、具体的には、第３電圧の大きさ以上の大きさを有し、第３電圧と同じ極性を有することができる。本実施形態で、第２リセットパルス電圧Ｐｒｅｓｅｔ２の大きさは、第３電圧の大きさと実質的に類似して決定されうる。図３の例で、可変抵抗素子１０は、約−０．５Ｖと約−１．２Ｖとの間で、第２高抵抗状態を有することができるので、第２リセットパルス電圧Ｐｒｅｓｅｔ２は、約−０．５Ｖないし約−１．２Ｖのレベルを有することができる。
他の実施形態で、第２リセットパルス電圧Ｐｒｅｓｅｔ２は、少なくとも２回以上印加され、少なくとも２回以上の第２リセットパルス電圧Ｐｒｅｓｅｔ２が印加された後、読み取りパルス電圧Ｐｒｅａｄが印加されうる。さらに他の実施形態で、第１リセットパルス電圧Ｐｒｅｓｅｔ１は、少なくとも２回以上印加され、少なくとも２回以上の第１リセットパルス電圧Ｐｒｅｓｅｔ１が印加された後、第２リセットパルス電圧Ｐｒｅｓｅｔ２が少なくとも２回以上印加され、少なくとも２回以上の第２リセットパルス電圧Ｐｒｅｓｅｔ２が印加された後、読み取りパルス電圧Ｐｒｅａｄが印加されうる。さらに他の実施形態で、第１リセットパルス電圧Ｐｒｅｓｅｔ１と第２リセットパルス電圧Ｐｒｅｓｅｔ２は、互いに交互に反復して印加されもする。さらに他の実施形態で、リセットパルス電圧Ｐｒｅｓｅｔ及びセットパルス電圧Ｐｓｅｔは連続して何回も印加されもする。
図１０は、図９による動作パルスを印加した場合、可変抵抗素子に流れる電流変化を示すグラフである。
図１０を参照すれば、Ｘ軸は、スイッチング回数を示し、Ｙ軸は、ログスケールで表現された電流を示す。参照符号１０１は、低抵抗状態を示し、参照符号１０２は、高抵抗状態を示す。低抵抗状態の電流は、高抵抗状態の電流に比べて、約２０倍ないし約１，０００倍以上でありうる。図５で、低抵抗状態の電流が高抵抗状態の電流に比べて、約１０倍であり、図８で、低抵抗状態の電流が高抵抗状態の電流に比べて、約１００倍であった点に照らして見るとき、本実施形態による場合、高抵抗状態の抵抗と低抵抗状態の抵抗との差をさらに増大させるので、可変抵抗素子のさらなる信頼性を向上させることができる。
図１１は、図９による動作パルスを印加した場合、可変抵抗素子の抵抗を示すグラフである。
図１１を参照すれば、Ｘ軸は、スイッチング回数を示し、Ｙ軸は、ログスケールで表現された抵抗を示す。参照符号の黒い四角は、低抵抗状態ＬＲを示し、参照符号の黒いひし形は、高抵抗状態ＨＲを示す。高抵抗状態の抵抗は、低抵抗状態の抵抗に比べて、約１，０００倍以上でありうる。さらに、高抵抗状態で、最も低い抵抗であっても、低抵抗状態の抵抗に比べて、約１８．９倍である。従って、図４に図示されているように、セットパルス電圧とリセットパルス電圧とを対称的に印加した場合に比べて、本実施形態によって、セットパルス電圧と第１リセットパルス電圧とを非対称的に印加し、第２リセットパルス電圧をさらに印加することによって、高抵抗状態と低抵抗状態との抵抗差がはるかに大きくなったことが分かる。
図１２は、図９による動作パルスを印加した場合、可変抵抗素子の抵抗分布を概略的に示すグラフである。
図１２を参照すれば、Ｘ軸は、可変抵抗素子１０の抵抗を示し、Ｙ軸は、可変抵抗素子１０の分布を示す。可変抵抗素子１０は、低抵抗状態（１２１）または高抵抗状態（１２２）を有することができるが、本例で、オン抵抗とオフ抵抗との比は、約１，０００ほどである。従って、データ「０」が書き込まれた可変抵抗素子１０のうち一部の抵抗が、データ「１」が書き込まれた可変抵抗素子１０のうち一部の抵抗と同一になる可能性は、ほとんどないことが分かる。この場合、可変抵抗素子１０の信頼性が確保されうるので、可変抵抗素子１０は、不揮発性メモリ装置のような半導体装置として利用され、不揮発性メモリ装置のビットエラー率を低下させることができる。
図１３は、図１の可変抵抗素子を含む半導体装置の第１例を示す回路図である。
図１３を参照すれば、半導体装置は、例えば、不揮発性メモリ装置であり、不揮発性メモリ装置の単位セルＭＣ１は、可変抵抗素子Ｒ及びダイオードＤを含む。ここで、可変抵抗素子Ｒは、図１に図示された可変抵抗素子１０と実質的に同一に具現されうる。可変抵抗素子Ｒの一端は、ビットラインＢＬに連結され、他端は、ダイオードＤに連結される。ダイオードＤは、双方向に動作可能であり、ワードラインＷＬに印加される電圧によって、単位セルＭＣ１に対する選択動作を遂行することができる。
図１４は、図１の可変抵抗素子を含む半導体装置の第２例を示す回路図である。
図１４を参照すれば、半導体装置は、例えば、不揮発性メモリ装置であり、不揮発性メモリ装置の単位セルＭＣ２は、可変抵抗素子Ｒ及びアクセス・トランジスタＴを含む。ここで、可変抵抗素子Ｒは、図１に図示された可変抵抗素子１０と実質的に同一に具現されうる。可変抵抗素子Ｒの一端は、ビットラインＢＬに連結され、他端は、アクセス・トランジスタＴに連結される。アクセス・トランジスタＴは、ワードラインＷＬに連結されるゲート、可変抵抗素子Ｒの他端に連結されるドレイン、及びソースラインＳＬに連結されるソースを有する。このとき、アクセス・トランジスタＴは、ワードラインＷＬに印加される電圧によってオン／オフになり、単位セルＭＣ２に対する選択動作を遂行することができる。
図１５は、図１４の半導体装置を示す断面図である。
図１５を参照すれば、半導体基板１００の所定領域に、素子分離膜１０５が提供されて活性領域を限定する。活性領域内に、互いに離隔されたドレイン領域１１０及びソース領域１１５が提供される。ドレイン領域１１０及びソース領域１１５間の活性領域上には、ゲート絶縁膜１２０が配され、ゲート絶縁膜１２０上には、ゲート電極１２５が配される。このとき、ゲート電極１２５は、延びてワードラインの役割を行い、あるいはワードラインと連結されうる。かようなゲート電極１２５、ドレイン領域１１０及びソース領域１１５は、アクセス・トランジスタＴを構成する。
アクセス・トランジスタＴ上には、第１層間絶縁膜１３０が形成され、第１層間絶縁膜１３０内には、第１コンタクトプラグＣＰ１及び第２コンタクトプラグＣＰ２が形成される。ソース領域１１５は、第１コンタクトプラグＣＰ１によって、ソースライン１３５に連結され、ドレイン領域１１０は、第２コンタクトプラグＣＰ２によって、第１電極１４０に連結されうる。
第１層間絶縁膜１３０上には、第２層間絶縁膜１６０が形成され、第２層間絶縁膜１６０内の一部領域には、第１電極１４０、可変抵抗物質層１４５及び第２電極１５０が順次に形成される。第２電極１５０は、第３コンタクトプラグＣＰ３を介して、ビットライン１７０と連結されうる。かような第１電極１４０、可変抵抗物質層１４５及び第２電極１５０は、可変抵抗素子Ｒを構成し、可変抵抗素子Ｒは、図１の可変抵抗素子１０に対応する。
一実施形態で、可変抵抗素子Ｒに、リセット電圧の大きさ以上のレベルを有する第１リセットパルス電圧が印加される場合には、低抵抗状態から高抵抗状態にスイッチングされてデータ「０」が書き込まれ、セット電圧の大きさ以上のレベルを有するセットパルス電圧が印加される場合には、高抵抗状態から低抵抗状態にスイッチングされてデータ「１」が書き込まれる。このとき、高抵抗状態の抵抗は、低抵抗状態の抵抗の約２０倍ないし約１００倍でありうる。
他の実施形態で、可変抵抗素子Ｒに、第１リセットパルス電圧と第２リセットパルス電圧とが順次に印加される場合には、低抵抗状態から高抵抗状態にスイッチングされてデータ「０」が書き込まれ、セット電圧の大きさ以上のレベルを有するセットパルス電圧が印加される場合には、高抵抗状態から低抵抗状態にスイッチングされてデータ「１」が書き込まれる。ここで、第２リセットパルス電圧は、第１リセットパルス電圧と反対になる極性を有し、セットパルス電圧と同じ極性を有することができ、セットパルス電圧の大きさより小さいものである。このとき、高抵抗状態の抵抗は、低抵抗状態の抵抗の約２０倍ないし約１，０００倍でありうる。
図１６は、本発明の一実施形態による半導体装置の動作方法を示すフローチャートである。
図１６を参照すれば、半導体装置は、例えば、不揮発性メモリ装置であり、不揮発性メモリ装置の動作方法は、図１３及び図１４に図示された不揮発性メモリ装置で、抵抗変化によるプログラム方法／消去方法に対応する。図１３及び図１４に図示された不揮発性メモリ装置は、図１に図示された可変抵抗素子を含むので、図１ないし図１５で詳述した内容は、本実施形態にも適用されうる。
段階１６１０で、データ「１」を書き込むために、可変抵抗素子にセットパルス電圧を印加する。ここで、セットパルス電圧は、セット電圧の大きさ以上であり、セット電圧と同じ極性を有することができる。例えば、セット電圧は、図３に図示された第２電圧でありうる。可変抵抗素子にセットパルス電圧が印加されれば、可変抵抗素子は、高抵抗状態から低抵抗状態にスイッチングされ、これによって、データ「１」が書き込まれ、換言すれば、不揮発性メモリ装置がプログラムされうる。
段階１６２０で、データ「０」を書き込むために、セットパルス電圧より大きい第１リセットパルス電圧を印加する。ここで、第１リセットパルス電圧は、リセット電圧の大きさ以上であり、リセット電圧と同じ極性を有することができる。さらに、第１リセットパルス電圧は、リセット電圧の大きさの２倍以上であり、これによって、第１リセットパルス電圧の大きさは、セットパルス電圧の大きさの２倍以上でありうる。例えば、リセット電圧は、図３に図示された第１電圧でありうる。可変抵抗素子に第１リセットパルス電圧が印加されれば、可変抵抗素子は、低抵抗状態から高抵抗状態にスイッチングされ、これによって、データ「０」が書き込まれ、換言すれば、不揮発性メモリ装置がデータ消去されうる。
このように、非対称的なセットパルス電圧及び第１リセットパルス電圧を利用することによって、低抵抗状態の抵抗と高抵抗状態との抵抗差を増大させることができ、これによって、可変抵抗素子の信頼性を向上させることができる。
段階１６３０で、データ「０」を書き込むために、第２リセットパルス電圧を印加する。ここで、第２リセットパルス電圧は、第１リセットパルス電圧と反対になる極性、すなわち、セットパルス電圧と同じ極性を有し、第２リセットパルス電圧の大きさは、セットパルス電圧の大きさより小さいものである。例えば、第２リセットパルス電圧は、図３に図示された第３電圧を基にして決定されうる。可変抵抗素子に第２リセットパルス電圧が印加されれば、可変抵抗素子は、高抵抗状態からさらに抵抗が高い超高抵抗状態にスイッチングされうる。このとき、段階１６３０は、選択的に遂行されうる。
このように、順次に印加される第１リセットパルス電圧と第２リセットパルス電圧とを利用することによって、低抵抗状態の抵抗と高抵抗状態との抵抗差をさらに増大させ、これによって、可変抵抗素子の信頼性を向上させることができる。しかし、段階１６３０が、選択的に遂行されず、段階１６２０だけが遂行されても、従来の可変抵抗素子に比べて、低抵抗状態の抵抗と高抵抗状態との抵抗差を増大させることができる。
本実施形態では、抵抗変化素子にリセットパルス電圧が印加される場合には、データ「０」が書き込まれ、抵抗変化素子にセットパルス電圧が印加される場合には、データ「１」が書き込まれる。しかし、他の実施形態では、抵抗変化素子にセットパルス電圧が印加される場合には、データ「０」が書き込まれ、抵抗変化素子にリセットパルス電圧が印加される場合には、データ「１」が書き込まれることも可能である。
以上、図１３ないし図１６は、本発明の一実施形態による可変抵抗素子を含む半導体装置の一例であり、不揮発性メモリ装置について詳細に説明した。しかし、本発明の一実施形態による可変抵抗素子は、論理ゲートに含まれてロジック回路にも適用され、このとき、ロジック回路の面積を減らし、集積度を向上させることができる。具体的には、本発明の一実施形態による可変抵抗素子は、メモリスタ（memristor）に適用されうる。従って、メモリスタの動作方法、図１６に図示された半導体装置の動作と実質的に類似して具現されうる。ここで、メモリスタとは、電流の方向と量とを記憶し、記憶された電流の方向と量とによって抵抗が変化する特性を有する素子を示す。
図１７は、本発明の一実施形態によるメモリカードを示す概略図である。
図１７を参照すれば、メモリカード１７００は、制御器１７１０とメモリ１７２０とを含むが、制御器１７１０とメモリ１７２０は、電気的な信号を交換するように配されうる。例えば、制御器１７１０から命令を送れば、メモリ１７２０は、データを制御器１７１０に伝送できる。メモリ１７２０は、図１ないし図１６に例示された実施形態のうちいずれか一つによる可変抵抗素子を含む不揮発性メモリ装置を含むことができる。
かようなメモリカード１７００は、多様な種類のカード、例えば、メモリスティック・カード（memory stick card）、スマートメディア・カード（ＳＭ：smart media card）、セキュアデジタル・カード（ＳＤ：secure digital）、ミニ・セキュアデジタル・カード（mini ＳＤ：mini secure digital card）及び／またはマルチメディア・カード（ＭＭＣ：multi media card）のようなメモリ装置に利用されうる。
図１８は、本発明の一実施形態による電子システムを概略的に示すブロック図である。
図１８を参照すれば、電子システム１８００は、プロセッサ１８１０、メモリ１８２０、入出力装置１８３０及びインターフェース１８４０を含むことができる。電子システム１８００は、モバイル・システム、または情報を伝送したり伝送されたりするシステムでありうる。前記モバイル・システムは、ＰＤＡ（personal digital assistant）、携帯用コンピュータ（portable computeｒ）、ウェブ・タブレット（web tableｔ）、無線電話（wireless phone）、携帯電話（mobile phone）、デジタル・ミュージック・プレーヤ（digital music player）またはメモリカード（memory card）でありうる。
プロセッサ１８１０は、プログラムを実行し、電子システム１８００を制御する役割を行うことができる。ここで、プロセッサ１８１０は、例えば、マイクロ・プロセッサ（microprocessor）、デジタル信号処理器（digital signal processor）、マイクロ・コントローラ（microcontroller）、またはこれらと類似した装置でありうる。
入出力装置１８３０は、電子システム１８００のデータを入力または出力するのに利用されうる。電子システム１８００は、入出力装置１８３０を利用して、外部装置、例えば、パソコンまたはネットワークに連結され、外部装置と互いにデータを交換できる。ここで、入出力装置１８３０は、例えば、キーパッド（keypad）、キーボード（keyboard）または表示装置（display）でありうる。
メモリ１８２０は、プロセッサ１８１０の動作のためのコード及び／またはデータを保存し、かつ／またはプロセッサ１８１０で処理されたデータを保存することができる。ここで、メモリ１８２０は、図１ないし図１６に例示された実施形態のうちいずれか一つによる可変抵抗素子を含む不揮発性メモリ装置を含むことができる。
インターフェース１８４０は、電子システム１８００と外部の他の装置とのデータ伝送通路でありうる。プロセッサ１８１０、メモリ１８３０、入出力装置１８３０及びインターフェース１８４０は、バス１８５０を介して互いに通信されうる。
例えば、電子システム１８００は、携帯電話、ＭＰ３プレーヤ、ナビゲーション（navigation）、携帯用マルチメディア再生機（ＰＭＰ：portable multimedia player）、固状ディスク（ＳＳＤ：solid state drive）及び／または家電製品（household appliances）に利用されうる。
以上で説明した本発明が、前述の実施形態及び添付された図面に限定されるものではなく、本発明の技術的思想を外れない範囲内で、さまざまな置換、変形及び変更が可能であるということは、本発明が属する技術分野で当業者であるならば、明白であろう。
１０，Ｒ 可変抵抗素子
１１，１４０ 第１電極
１２，１４５ 可変抵抗物質層
１３，１５０ 第２電極
１００ 半導体基板
１０５ 素子分離膜
１１０ ドレイン領域
１１５ ソース領域
１２０ ゲート絶縁膜
１２５ ゲート電極
１３０ 第１層間絶縁膜
１３５，ＳＬ ソースライン
１６０ 第２層間絶縁膜
１７０，ＢＬ ビットライン
１７００ メモリカード
１７１０ 制御器
１７２０，１８２０ メモリ
１８００ 電子システム
１８１０ プロセッサ
１８３０ 入出力装置
１８４０ インターフェース
１８５０ バス
Ｄ ダイオード
Ｔ アクセス・トランジスタ
ＣＰ１ 第１コンタクトプラグ
ＣＰ２ 第２コンタクトプラグ
ＣＰ３ 第３コンタクトプラグ
ＭＣ１，ＭＣ２ 単位セル
ＷＬ ワードライン

Claims (34)

  1. 半導体装置の動作方法であって、
    可変抵抗素子が第１抵抗から第２抵抗にスイッチングされるように、少なくとも１つのリセットパルス電圧を印加することによって、第１データを書き込む段階と、
    前記可変抵抗素子が、前記第２抵抗から前記第１抵抗にスイッチングされるように、少なくとも１つのセットパルス電圧を印加することによって、第２データを書き込む段階と、
    を含み、
    前記少なくとも１つのセットパルス電圧の大きさは、前記少なくとも１つのリセットパルス電圧の大きさより小さく、
    前記第２抵抗は、前記第１抵抗より大きいことを特徴とする半導体装置の動作方法。
  2. 前記少なくとも１つのリセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさの少なくとも２倍以上であることを特徴とする請求項１に記載の半導体装置の動作方法。
  3. 前記少なくとも１つのリセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧の極性と、互いに反対であることを特徴とする請求項１に記載の半導体装置の動作方法。
  4. 前記少なくとも１つのリセットパルス電圧は、複数のリセットパルス電圧であることを特徴とする請求項１に記載の半導体装置の動作方法。
  5. 前記第２抵抗は、前記第１抵抗の２０倍ないし１００倍以上の抵抗を有することを特徴とする請求項１に記載の半導体装置の動作方法。
  6. 前記第１データを書き込む段階は、前記可変抵抗素子が、前記第２抵抗から第３抵抗にスイッチングされるように、前記少なくとも１つのリセットパルス電圧を印加した後、少なくとも１つの第２リセットパルス電圧を印加する段階をさらに含み、
    前記第３抵抗は、前記第２抵抗より大きいことを特徴とする請求項１に記載の半導体装置の動作方法。
  7. 前記少なくとも１つのリセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧と、前記少なくとも１つの第２リセットパルス電圧との極性と、互いに反対であることを特徴とする請求項６に記載の半導体装置の動作方法。
  8. 前記少なくとも１つのセットパルス電圧の大きさは、前記少なくとも１つの第２リセットパルス電圧の大きさより大きいことを特徴とする請求項６に記載の半導体装置の動作方法。
  9. 前記少なくとも１つのリセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧のうち少なくとも一つは、複数のパルス電圧であることを特徴とする請求項６に記載の半導体装置の動作方法。
  10. 前記少なくとも１つのリセットパルス電圧は、複数のリセットパルス電圧であり、前記少なくとも１つの第２リセットパルス電圧は、複数の第２リセットパルス電圧であることを特徴とする請求項６に記載の半導体装置の動作方法。
  11. 前記第１データを書き込む段階は、前記少なくとも１つの第２リセットパルス電圧を印加した後、１つの第３リセットパルス電圧及び１つの第４リセットパルス電圧を連続して印加する段階をさらに含み、
    前記第３リセットパルス電圧は、前記少なくとも１つのリセットパルス電圧と同じ大きさ及び極性を有し、
    前記第４リセットパルス電圧は、前記少なくとも１つの第２リセットパルス電圧と同じ大きさ及び極性を有し、
    前記少なくとも１つのリセットパルス電圧は、１つのリセットパルス電圧であり、
    前記少なくとも１つの第２リセットパルス電圧は、１つの第２リセットパルス電圧であることを特徴とする請求項６に記載の半導体装置の動作方法。
  12. 前記第３抵抗は、前記第１抵抗の２０倍ないし１，０００倍以上の抵抗を有することを特徴とする請求項６に記載の半導体装置の動作方法。
  13. 半導体装置の動作方法であって、
    可変抵抗素子をリセットさせるために、少なくとも１つの第１リセットパルス電圧及び少なくとも１つの第２リセットパルス電圧を連続して印加することによって、第１データを書き込む段階と、
    前記可変抵抗素子をセットさせるために、少なくとも１つのセットパルス電圧を印加することによって、第２データを書き込む段階と、
    を含み、
    前記少なくとも１つの第１リセットパルス電圧の印加は、前記可変抵抗素子を、第１抵抗状態から第２抵抗状態にスイッチングさせ、
    前記少なくとも１つの第２リセットパルス電圧の印加は、前記可変抵抗素子を、前記第２抵抗状態から第３抵抗状態にスイッチングさせ、
    前記第３抵抗状態の抵抗は、前記第２抵抗状態の抵抗より大きく、
    前記少なくとも１つのセットパルス電圧の印加は、前記可変抵抗素子を、前記第３抵抗状態から前記第１抵抗状態にスイッチングさせ、
    前記第２抵抗状態の抵抗は、前記第１抵抗状態の抵抗より大きいことを特徴とする半導体装置の動作方法。
  14. 前記少なくとも１つの第１リセットパルス電圧の極性は、前記少なくとも１つのセットパルス電圧と、前記少なくとも１つの第２リセットパルス電圧との極性と、互いに反対であることを特徴とする請求項１３に記載の半導体装置の動作方法。
  15. 前記少なくとも１つの第１リセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさより大きく、前記少なくとも１つの第２リセットパルス電圧の大きさは、前記少なくとも１つのセットパルス電圧の大きさより小さいことを特徴とする請求項１３に記載の半導体装置の動作方法。
  16. 前記少なくとも１つの第１リセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧のうち少なくとも一つは、複数のパルス電圧であることを特徴とする請求項１３に記載の半導体装置の動作方法。
  17. 前記少なくとも１つの第１リセットパルス電圧及び前記少なくとも１つの第２リセットパルス電圧を連続して印加することによって、前記第１データを書き込む段階で、前記少なくとも１つの第１リセットパルスは、前記少なくとも１つの第２リセットパルスより先に印加され、
    前記少なくとも１つの第１リセットパルスは、複数の第１リセットパルスであり、
    前記少なくとも１つの第２リセットパルスは、複数の第２リセットパルスであることを特徴とする請求項１３に記載の半導体装置の動作方法。
  18. 前記第１データを書き込む段階は、前記少なくとも１つの第２リセットパルス電圧を印加した後、１つの第３リセットパルス電圧及び１つの第４リセットパルス電圧を連続して印加する段階をさらに含み、
    前記第３リセットパルス電圧は、前記少なくとも１つの第１リセットパルス電圧と同じ大きさ及び極性を有し、
    前記第４リセットパルス電圧は、前記少なくとも１つの第２リセットパルス電圧と同じ大きさ及び極性を有し、
    前記少なくとも１つの第１リセットパルス電圧は、１つの第１リセットパルス電圧であり、
    前記少なくとも１つの第２リセットパルス電圧は、１つの第２リセットパルス電圧であり、
    前記１つの第２リセットパルス電圧は、前記１つの第１リセットパルス電圧より遅く印加されることを特徴とする請求項１３に記載の半導体装置の動作方法。
  19. 前記第３抵抗状態の抵抗は、前記第１抵抗状態の抵抗の２０倍ないし１，０００倍以上の抵抗を有することを特徴とする請求項１３に記載の半導体装置の動作方法。
  20. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に配され、第１リセットパルス電圧が印加されれば、第１抵抗から第２抵抗にスイッチングされ、第２リセットパルス電圧が印加されれば、前記第２抵抗から第３抵抗にスイッチングされ、セットパルス電圧が印加されれば、前記第３抵抗から前記第１抵抗にスイッチングされる可変抵抗物質層と、
    を含み、
    前記第３抵抗は、前記第２抵抗より大きく、
    前記第２抵抗は、前記第１抵抗より大きいことを特徴とする可変抵抗素子。
  21. 前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさの２倍以上であることを特徴とする請求項２０に記載の可変抵抗素子。
  22. 前記第１リセットパルス電圧の極性は、前記セットパルス電圧及び前記第２リセットパルス電圧の極性と、互いに反対であることを特徴とする請求項２０に記載の可変抵抗素子。
  23. 前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより大きく、
    前記第２リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより小さいことを特徴とする請求項２０に記載の可変抵抗素子。
  24. 第１リセットパルス電圧が印加されれば、第１抵抗状態から第２抵抗状態にスイッチングされ、第２リセットパルス電圧が印加されれば、前記第２抵抗状態から第３抵抗状態に変化し、セットパルス電圧が印加されれば、前記第３抵抗状態から前記第１抵抗状態に変化する可変抵抗素子と、
    前記可変抵抗素子に直列に連結された選択素子と、
    を含み、
    前記第３抵抗状態は、前記第２抵抗状態より抵抗が大きく、
    前記第２抵抗状態は、前記第１抵抗状態より抵抗が大きいことを特徴とする半導体装置。
  25. 前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさの２倍以上であることを特徴とする請求項２４に記載の半導体装置。
  26. 前記第１リセットパルス電圧の極性は、前記セットパルス電圧及び前記第２リセットパルス電圧の極性と、互いに反対であることを特徴とする請求項２４に記載の半導体装置。
  27. 前記第１リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより大きく、前記第２リセットパルス電圧の大きさは、前記セットパルス電圧の大きさより小さいことを特徴とする請求項２４に記載の半導体装置。
  28. 前記第１リセットパルス電圧及び第２リセットパルス電圧が連続して印加されれば、第１データが書き込まれ、前記セットパルス電圧が印加されれば、第２データが書き込まれることを特徴とする請求項２４に記載の半導体装置。
  29. 前記選択素子は、トランジスタ及びダイオードのうち一つであることを特徴とする請求項２４に記載の半導体装置。
  30. 電子システムの動作方法であって、
    請求項１から請求項１２のうちいずれか１項に記載の半導体装置の動作方法を含み、
    前記電子システムは、プロセッサ、メモリ部、入出力部及びインターフェース部を含み、
    前記メモリ部は、前記半導体装置を含むことを特徴とする電子システムの動作方法。
  31. メモリカードの動作方法であって、
    請求項１３から請求項１９のうちいずれか１項に記載の半導体装置の動作方法を含み、
    前記メモリカードは、コントローラ及びメモリ部を含み、
    前記メモリ部は、前記メモリ装置を含むことを特徴とするメモリカードの動作方法。
  32. コントローラと、
    請求項２０から請求項２３のうちいずれか１項に記載の可変抵抗素子を含むメモリ部と、を含むメモリカード。
  33. コントローラと、
    請求項２４から請求項２９のうちいずれか１項に記載の半導体装置を含むメモリ部と、を含むメモリカード。
  34. プロセッサと、
    請求項２４から請求項２９のうちいずれか１項に記載の半導体装置を含むメモリ部と、
    入出力装置と、
    インターフェース部と、を含む電子システム。
JP2011014987A 2010-06-22 2011-01-27 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法 Pending JP2012009124A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0059108 2010-06-22
KR1020100059108A KR101744757B1 (ko) 2010-06-22 2010-06-22 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Publications (1)

Publication Number Publication Date
JP2012009124A true JP2012009124A (ja) 2012-01-12

Family

ID=43827981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011014987A Pending JP2012009124A (ja) 2010-06-22 2011-01-27 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法

Country Status (5)

Country Link
US (1) US8537591B2 (ja)
EP (1) EP2400499B1 (ja)
JP (1) JP2012009124A (ja)
KR (1) KR101744757B1 (ja)
CN (1) CN102298970B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124314A1 (ja) * 2011-03-14 2012-09-20 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP2012203926A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化メモリ
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US8942025B2 (en) 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
US9305644B2 (en) * 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
EP2766907A4 (en) * 2011-10-12 2015-04-01 Hewlett Packard Development Co SELECTION DEVICE FOR CROSS-POINT MEMORY STRUCTURES
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
US9672909B2 (en) * 2014-04-29 2017-06-06 Microchip Technology Incorporated Memory cell retention enhancement through erase state modification
FR3018943A1 (fr) * 2014-06-10 2015-09-25 Commissariat Energie Atomique Procede de programmation d'une cellule memoire
WO2016175742A1 (en) * 2015-04-27 2016-11-03 Hewlett-Packard Development Company, L.P.. Dynamic logic memcap
CN104966779B (zh) * 2015-07-31 2017-08-01 华中科技大学 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
US10867671B1 (en) 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11423988B2 (en) 2020-08-28 2022-08-23 Micron Technology, Inc. Programming techniques for polarity-based memory cells
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
KR100576369B1 (ko) 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
KR100905420B1 (ko) 2007-08-06 2009-07-02 재단법인서울대학교산학협력재단 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법
US7787291B2 (en) 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
CN101568971B (zh) * 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
US8098517B2 (en) 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
KR20090090563A (ko) 2008-02-21 2009-08-26 삼성전자주식회사 저항 기억 요소를 포함하는 반도체 소자
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
CN102057438A (zh) * 2008-06-11 2011-05-11 Nxp股份有限公司 相变存储器装置和控制方法
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124314A1 (ja) * 2011-03-14 2012-09-20 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP5490961B2 (ja) * 2011-03-14 2014-05-14 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JPWO2012124314A1 (ja) * 2011-03-14 2014-07-17 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US9153319B2 (en) 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP2012203926A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化メモリ
US9053786B2 (en) 2011-03-23 2015-06-09 Kabushiki Kaisha Toshiba Resistance-change memory
US9601192B2 (en) 2011-03-23 2017-03-21 Kabushiki Kaisha Toshiba Resistance-change memory having on-state, off-state, and intermediate state
US9928908B2 (en) 2011-03-23 2018-03-27 Toshiba Memory Corporation Resistance-change memory operating with read pulses of opposite polarity
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US9142289B2 (en) 2011-06-13 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for driving variable resistance element, and nonvolatile memory device
US8942025B2 (en) 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method

Also Published As

Publication number Publication date
CN102298970B (zh) 2016-05-25
KR20110138927A (ko) 2011-12-28
US20110310652A1 (en) 2011-12-22
CN102298970A (zh) 2011-12-28
KR101744757B1 (ko) 2017-06-09
EP2400499B1 (en) 2018-12-05
US8537591B2 (en) 2013-09-17
EP2400499A1 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US9001551B2 (en) Semiconductor devices including variable resistance elements and methods of operating semiconductor devices
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US8861253B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
US8773888B2 (en) Method of operating semiconductor device including variable resistance device
CN104347662A (zh) 具有增强电场的三维双端存储器
JP2014032724A (ja) 半導体記憶装置
JP2013157469A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JPWO2010038442A1 (ja) 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JPWO2013021648A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP5978063B2 (ja) 可変抵抗素子を含む半導体装置の動作方法
US8611131B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
US10490276B2 (en) Non-volatile storage device and driving method
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
JP2014063549A (ja) 半導体記憶装置
KR20120073086A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP2013197504A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
US9390797B2 (en) Driving method of variable resistance element and non-volatile memory device
US20150221701A1 (en) Memory device and memory cell array
JP2011233211A (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置