WO2012124314A1 - 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 - Google Patents

不揮発性記憶素子の駆動方法及び不揮発性記憶装置 Download PDF

Info

Publication number
WO2012124314A1
WO2012124314A1 PCT/JP2012/001729 JP2012001729W WO2012124314A1 WO 2012124314 A1 WO2012124314 A1 WO 2012124314A1 JP 2012001729 W JP2012001729 W JP 2012001729W WO 2012124314 A1 WO2012124314 A1 WO 2012124314A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
nonvolatile memory
voltage
resistance change
vlr
Prior art date
Application number
PCT/JP2012/001729
Other languages
English (en)
French (fr)
Inventor
村岡　俊作
三谷　覚
高木　剛
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/004,447 priority Critical patent/US9153319B2/en
Priority to JP2013504563A priority patent/JP5490961B2/ja
Publication of WO2012124314A1 publication Critical patent/WO2012124314A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Definitions

  • the present invention relates to a method for driving a nonvolatile memory element and a nonvolatile memory device that implements the method.
  • FIG. 22 is a cross-sectional view showing a configuration of a conventional example of such a nonvolatile memory element (see, for example, Patent Document 1 and Non-Patent Document 1).
  • a transistor 1020 and a nonvolatile memory portion 1010 are formed on the main surface of a semiconductor substrate 1024.
  • the transistor 1020 constitutes a circuit that controls conduction of the nonvolatile memory portion 1010 to the bit line, and includes a source region 1025b, a drain region 1025a, a gate insulating film 1026, and a gate electrode 1027.
  • the nonvolatile memory unit 1010 includes a lower electrode 1002 connected to the drain region 1025a, a resistance change layer 1003 whose resistance is reversibly changed by a voltage pulse or a current pulse, and an upper electrode 1004. Further, the transistor 1020 and the nonvolatile memory portion 1010 formed over the semiconductor substrate 1024 are covered with an interlayer insulating film 1028, and the upper electrode 1004 is connected to the electrode wiring 1029.
  • Patent Document 1 as a material constituting the resistance change layer 1003, nickel oxide (NiO), vanadium oxide (V 2 O 5 ), zinc oxide (ZnO), niobium oxide (Nb 2 O 5 ), titanium An oxide (TiO 2 ), tungsten oxide (WO 3 ), cobalt oxide (CoO), or the like is used. Such a transition metal oxide exhibits a specific resistance value when a voltage or current exceeding a threshold value is applied, and the resistance value maintains the resistance value until a new voltage or current is applied. It is known.
  • PCMO Pr 1-x Ca x MnO 3
  • Perovskite-type metal oxides are also known to exhibit the above resistance change characteristics.
  • endurance characteristics may be a problem.
  • the change in the resistance value of the variable resistance layer becomes unstable, so that a writing error is likely to occur.
  • the present invention has been made in view of such circumstances, and a main object thereof is to provide a driving method of a nonvolatile memory element capable of improving endurance characteristics and a nonvolatile memory device that implements the method. It is in.
  • a method for driving a nonvolatile memory element includes: a first terminal; a second terminal; and the first terminal.
  • a variable resistance layer provided between the second terminal and a resistance value that reversibly changes in response to a voltage pulse applied between the first terminal and the second terminal.
  • the resistance change element, the first input / output terminal connected to the second terminal, the second input / output terminal, and the conduction between the first input / output terminal and the second input / output terminal are controlled.
  • a field effect transistor having a gate terminal, wherein the nonvolatile memory element is driven by applying a write voltage pulse having a first polarity between the first terminal and the second input / output terminal.
  • An erase step for changing to a high resistance state wherein in the write step, the first input / output terminal is a source terminal, the write voltage pulse has a pulse width of PWLR, and the erase voltage pulse has a pulse width of In the case of PWHR, PWLR and PWHR satisfy the relationship of PWLR ⁇ PWHR.
  • a stable memory operation can be realized. Further, according to the nonvolatile memory device according to the present invention that implements this driving method, a memory device having good endurance characteristics can be realized.
  • FIG. 1 is a cross-sectional view showing a configuration of a variable resistance element included in the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing current-voltage characteristics of the resistance change element included in the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 3 is a circuit diagram illustrating an example of the configuration of the nonvolatile memory element according to Embodiment 1 of the present invention, where (a) is an equivalent circuit diagram of the nonvolatile memory element, and (b) is a diagram of the nonvolatile memory element.
  • FIG. 4C is a circuit diagram of a variable resistance element provided, and FIG.
  • FIG. 5C is a circuit diagram of a field effect transistor provided in a nonvolatile memory element.
  • FIG. 4 is a cross-sectional view showing the configuration of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 5 is a diagram showing current-voltage characteristics of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 6 is a circuit diagram showing a configuration example of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view showing a configuration example of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 4 is a cross-sectional view showing the configuration of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 5 is a diagram showing current-voltage characteristics of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 6 is a circuit diagram showing a
  • FIG. 8 shows the endurance of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 50 ns, the voltage value VHR of the erase voltage pulse is +2.0 V, and the pulse width PWHR is 300 ns. It is a graph which shows a characteristic.
  • FIG. 9 shows the endurance of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 300 ns, the voltage value VHR of the erase voltage pulse is +2.0 V, and the pulse width PWHR is 50 ns. It is a graph which shows a characteristic.
  • FIG. 10 shows the endurance of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 100 ns, the voltage value VHR of the erase voltage pulse is +1.8 V, and the pulse width PWHR is 100 ns. It is a graph which shows a characteristic.
  • FIG. 11 is a graph showing the results of examining the endurance characteristics of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4V and the voltage value VHR of the erase voltage pulse is + 2.4V.
  • FIG. 12 is a graph showing the results of examining the endurance characteristics of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +2.2 V. .
  • FIG. 13 is a graph showing the results of examining the endurance characteristics of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +2.0 V.
  • FIG. 14 is a graph showing the results of examining the endurance characteristics of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +1.8 V.
  • FIG. 15 is a graph showing the endurance characteristics of the variable resistance element when the voltage value VLR of the write voltage pulse is ⁇ 2.2V and the voltage value VHR of the erase voltage pulse is + 2.2V.
  • FIG. 16 is a graph showing the endurance characteristics of the resistance change element when the voltage value VLR of the write voltage pulse is ⁇ 2.2V and the voltage value VHR of the erase voltage pulse is + 1.7V.
  • FIG. 17 is a graph showing the endurance characteristics of the variable resistance element when the voltage value VLR of the write voltage pulse is ⁇ 2.2V and the voltage value VHR of the erase voltage pulse is + 2.0V.
  • FIG. 18 is a graph showing the endurance characteristics of the variable resistance element when the voltage value VLR of the write voltage pulse is ⁇ 2.2V and the voltage value VHR of the erase voltage pulse is + 2.3V.
  • FIG. 19 is a graph showing the results of examining the quality of endurance characteristics.
  • FIG. 20 is a block diagram showing an example of the configuration of the nonvolatile memory device according to Embodiment 2 of the present invention.
  • FIG. 21 is a block diagram showing an example of the configuration of the nonvolatile memory device according to Embodiment 2 of the present invention.
  • FIG. 22 is a cross-sectional view showing a configuration of a conventional nonvolatile memory element.
  • the nonvolatile memory element includes a first terminal, a second terminal, and the first terminal and the second terminal.
  • a resistance change element comprising: a resistance change layer that is reversibly changed in response to a voltage pulse applied between the first terminal and the second terminal; and An electric field comprising: a first input / output terminal connected to the terminal; a second input / output terminal; and a gate terminal for controlling conduction between the first input / output terminal and the second input / output terminal.
  • the nonvolatile memory element is driven by applying a write voltage pulse having a first polarity between the first terminal and the second input / output terminal.
  • the first input / output terminal is a source terminal
  • the pulse width of the write voltage pulse is PWLR
  • the pulse width of the erase voltage pulse is PWHR.
  • PWHR satisfies the relationship PWLR ⁇ PWHR.
  • the high resistance state of the variable resistance layer at the time of erasing can be changed to a dense high resistance state with less leakage current. Therefore, even when the write current value is limited by the substrate bias effect at the time of writing, an effective voltage for reducing the resistance can be sufficiently applied to the variable resistance layer. As a result, good endurance characteristics can be realized. In other words, the resistance value in the low resistance change state can be kept constant by the substrate bias effect, and a sufficient effective voltage can be applied for the resistance change.
  • the absolute values of VLR and VHR may satisfy the relationship of
  • the absolute values of VLR and VHR may satisfy the relationship of
  • the current value when changing the variable resistance layer from the high resistance state to the low resistance state can be increased.
  • good endurance characteristics can be realized.
  • the resistance value in the low resistance change state can be kept constant by the substrate bias effect, and the current value limited by the substrate bias effect can be increased to a level sufficient to reduce the resistance.
  • the resistance change layer may include tantalum oxide, and the absolute values of VLR and VHR may further satisfy a relationship of
  • the field effect transistor may be an N-type MISFET, and the first polarity may be such that the potential of the second input / output terminal is higher than the potential of the first terminal.
  • the N-type MISFET is the P-type.
  • Current drive capability is larger than MISFET. Therefore, according to this aspect, when manufacturing MISFETs having the same current drive capability, the element size of the N-type MISFET can be reduced.
  • the field effect transistor may be a P-type MISFET, and the first polarity may be such that the potential of the second input / output terminal is lower than the potential of the first terminal.
  • variable resistance layer may include tantalum oxide.
  • the variable resistance layer includes a first region containing an oxygen-deficient tantalum oxide having a composition represented by TaO x , and a second region having a composition represented by TaO y (where x ⁇ y). And a second region containing tantalum oxide.
  • the resistance change phenomenon can be stably generated in the second region. it can.
  • the nonvolatile memory device includes a first terminal, a second terminal, the first terminal provided between the first terminal and the second terminal, A resistance change element including a resistance change layer whose resistance value reversibly changes in response to a voltage pulse applied between the second terminal and a first input connected to the second terminal; A non-volatile memory element comprising: an output terminal; a second input / output terminal; and a field effect transistor including a gate terminal for controlling conduction between the first input / output terminal and the second input / output terminal.
  • the first pole is between the first terminal and the second input / output terminal.
  • the input / output terminal is a source terminal in the writing step, and the voltage application unit is configured such that PWLR and PWHR are PWLR when the pulse width of the write voltage pulse is PWLR and the pulse width of the erase voltage pulse is PWHR. ⁇ The write voltage and the erase voltage are applied to the nonvolatile memory element so as to satisfy the relationship of PWHR.
  • the high resistance state of the variable resistance layer at the time of erasing can be changed to a dense high resistance state with less leakage current. Therefore, even when the write current value is limited by the substrate bias effect at the time of writing, an effective voltage for reducing the resistance can be sufficiently applied to the variable resistance layer. As a result, good endurance characteristics can be realized. In other words, the resistance value in the low resistance change state can be kept constant by the substrate bias effect, and a sufficient effective voltage can be applied for the resistance change.
  • the voltage application unit has the relationship that the absolute values of VLR and VHR are
  • the write voltage and the erase voltage may be applied to the nonvolatile memory element so as to satisfy the condition.
  • the voltage application unit has a relationship in which the absolute values of VLR and VHR are
  • the write voltage and the erase voltage may be applied to the nonvolatile memory element so as to satisfy the condition.
  • the current value when changing the variable resistance layer from the high resistance state to the low resistance state can be increased.
  • good endurance characteristics can be realized.
  • the resistance value in the low resistance change state can be kept constant by the substrate bias effect, and the current value limited by the substrate bias effect can be increased to a level sufficient to reduce the resistance.
  • variable resistance layer includes tantalum oxide
  • the voltage application unit includes the nonvolatile memory so that the absolute values of VLR and VHR satisfy a relationship of
  • the write voltage and the erase voltage may be applied to the memory element.
  • the field effect transistor is an N-type MISFET, and the voltage application unit applies a voltage having a polarity such that the potential of the second input / output terminal is higher than the potential of the first terminal in the writing step. May be.
  • the N-type MISFET is the P-type.
  • Current drive capability is larger than MISFET. Therefore, according to this aspect, when manufacturing MISFETs having the same current drive capability, the element size of the N-type MISFET can be reduced.
  • the field effect transistor is a P-type MISFET, and the voltage application unit applies a voltage having a polarity such that the potential of the second input / output terminal is lower than the potential of the first terminal in the erasing step. May be.
  • variable resistance layer may include a transition metal oxide.
  • the transition metal oxide may be selected from the group consisting of tantalum oxide, zirconium oxide, and hafnium oxide.
  • the transition metal oxide has a first region including an oxygen-deficient transition metal oxide having a composition represented by MO x and a composition represented by MO y (where x ⁇ y). And a second region containing a transition metal oxide.
  • the resistance change phenomenon can be stably generated in the second region. it can.
  • the transition metal element M of the transition metal oxide may be selected from the group consisting of tantalum, zirconium, and hafnium.
  • the transition metal oxide includes a first region including an oxygen-deficient transition metal oxide having a composition represented by MO x when the first transition metal is represented by M; the transition metal different from the second transition metal when expressed as N, and a second region including a transition metal oxide having a composition represented by NO y, the degree of oxygen deficiency of the NO y is The oxygen deficiency of MO x may be smaller.
  • the standard electrode potential of the second transition metal N may be lower than the standard electrode potential of the first transition metal M.
  • the resistance change phenomenon can be caused more stably.
  • FIG. 1 is a cross-sectional view illustrating a configuration of a resistance change element 10 included in the nonvolatile memory element according to the present embodiment.
  • a resistance change element 10 according to the present embodiment includes a substrate 1, a lower electrode 2 formed on the substrate 1, a resistance change layer 3 formed on the lower electrode 2, and And an upper electrode 4 formed on the resistance change layer 3.
  • the lower electrode 2 and the upper electrode 4 are electrically connected to the resistance change layer 3.
  • the substrate 1 is composed of, for example, a silicon substrate.
  • the lower electrode 2 and the upper electrode 4 are, for example, one of Au (gold), Pt (platinum), Ir (iridium), Cu (copper), TiN (titanium nitride), and TaN (tantalum nitride) or Consists of a plurality of materials.
  • the resistance change layer 3 includes a metal oxide.
  • the resistance change layer 3 preferably includes an oxygen-deficient transition metal oxide. Thereby, a stable resistance change can be realized. More preferably, the resistance change layer 3 includes a first transition metal oxide layer 3a and a second transition metal oxide layer 3b having a higher oxygen content than the first transition metal oxide layer 3a. Configured. At this time, the second transition metal oxide layer 3b has a higher oxygen content than the first transition metal oxide layer 3a. That is, the second transition metal oxide layer 3b has a lower oxygen deficiency than the first transition metal oxide layer 3a. Moreover, the transition metal contained in the first transition metal oxide layer 3a and the transition metal contained in the second transition metal oxide layer 3b may be the same or different.
  • variable resistance layer 3 corresponds to the first transition metal oxide layer 3a by a forming process (for example, a process of alternately applying a high resistance voltage pulse and a low resistance pulse).
  • a forming process for example, a process of alternately applying a high resistance voltage pulse and a low resistance pulse.
  • the first region and the second region corresponding to the second transition metal oxide layer 3b may be electrically formed.
  • the resistance change phenomenon is considered to occur when a metal oxide having a plurality of oxidation states undergoes a state change due to a redox reaction.
  • the oxidation-reduction reaction is generated by a voltage (or current) applied to the resistance change layer 3.
  • a voltage equal to or higher than a predetermined threshold voltage or current equal to or higher than a predetermined threshold current
  • the resistance change layer 3 has a stacked structure of the first transition metal oxide layer 3a and the second transition metal oxide layer 3b, the voltage applied to the resistance change layer 3 has a relatively high resistance value.
  • the second transition metal oxide layer 3b is distributed more and the resistance change phenomenon is stably generated in the second transition metal oxide layer 3b. In this case, it is considered that the resistance of the entire second transition metal oxide layer 3b does not change, but a part of the second transition metal oxide layer 3b changes in resistance.
  • the resistance change layer 3 illustrates a case where the first tantalum oxide layer 3a and the second tantalum oxide layer 3b are stacked. That is, the first tantalum oxide layer 3a is composed of an oxygen-deficient tantalum oxide. At this time, the oxygen content of the second tantalum oxide layer 3b is higher than the oxygen content of the first tantalum oxide layer 3a. In other words, the oxygen deficiency of the second tantalum oxide layer 3b is smaller than the oxygen deficiency of the first tantalum oxide layer 3a.
  • the “oxygen deficiency” refers to the ratio of oxygen deficiency with respect to the amount of oxygen constituting the oxide of the stoichiometric composition in each transition metal.
  • the transition metal is tantalum (Ta)
  • the stoichiometric oxide composition is Ta 2 O 5 , and thus can be expressed as TaO 2.5 .
  • the degree of oxygen deficiency of TaO 2.5 is 0%.
  • An oxide having a small oxygen deficiency has a high resistance because it is closer to an oxide having a stoichiometric composition.
  • an oxide having a large oxygen deficiency has a low resistance value because it is closer to the metal constituting the oxide.
  • the oxygen content of Ta 2 O 5 is the ratio of oxygen to the total number of atoms (O / (Ta + O)), which is 71.4 atm%. Therefore, the oxygen-deficient tantalum oxide has an oxygen content greater than 0 and less than 71.4 atm%.
  • x is 0.8 or more and 1.9 or less
  • y is It is desirable that it is 2.1 or more and 2.5 or less.
  • x and y are within the above ranges, the resistance value of the resistance change layer 3 can be stably changed at high speed. Therefore, x and y are preferably within the above range.
  • the thickness of the resistance change layer 3 is preferably 1 ⁇ m or less in order to obtain a change in resistance value. Furthermore, when the thickness of the resistance change layer 3 is 200 nm or less, the formation of the resistance change layer 3 by the patterning process can be simplified. Further, when the thickness of the resistance change layer 3 is 200 nm or less, the voltage value of the voltage pulse necessary for changing the resistance value of the resistance change layer 3 can be lowered. On the other hand, the thickness of the resistance change layer 3 is preferably at least 5 nm or more from the viewpoint of more reliably avoiding breakdown (dielectric breakdown) during voltage pulse application.
  • the thickness of the second tantalum oxide layer 3b is disadvantageous in that the initial resistance value becomes too high if it is too large, and if it is too small, there is a disadvantage that a stable resistance change cannot be obtained. 8 nm or less is preferable.
  • the resistance change layer 3 may be configured to include an oxygen-deficient transition metal oxide.
  • hafnium oxide, zirconium oxide, or the like can be used.
  • the oxygen content of the second transition metal oxide layer 3b (HfO y ) is 64.3 atm% or more and 66.7 atm. % Or less (1.8 ⁇ y ⁇ 2.0)
  • the oxygen content of the first transition metal oxide layer 3a (HfO x ) which is a low-concentration oxygen-containing layer, is 47.4 atm% or more and 61 0.5 atm% or less (0.9 ⁇ x ⁇ 1.6) is preferable.
  • the oxygen content of the second transition metal oxide layer 3b (ZrO y ), which is a high-concentration oxygen-containing layer, is 65.5 atm% or more and 66.7 atm. % Or less (1.9 ⁇ y ⁇ 2.0)
  • the oxygen content of the first transition metal oxide layer 3a (ZrO x ) which is a low-concentration oxygen-containing layer is 47.4 atm% or more and 58 .3 atm% or less (0.9 ⁇ x ⁇ 1.4) is preferable.
  • the transition metal constituting the first transition metal oxide layer 3a may be different from the transition metal constituting the second transition metal oxide layer 3b.
  • the transition metal oxide constituting the resistance change layer 3 has a first region including an oxygen-deficient transition metal oxide having a composition represented by MO x and a composition represented by NO y. And a second region containing a transition metal oxide.
  • the first transition metal is represented as M
  • the second transition metal different from the first transition metal is represented as N.
  • tantalum (Ta), titanium (Ti), hafnium (Hf), zirconium (Zr), niobium (Nb), tungsten (W), or the like can be used.
  • the standard electrode potential of the second transition metal constituting the second transition metal oxide layer 3b is smaller than the standard electrode potential of the first transition metal constituting the first transition metal oxide layer 3a.
  • the standard electrode potential shows a characteristic that it is less likely to be oxidized as its value increases. That is, the standard electrode potential of the second transition metal constituting the second transition metal oxide layer 3b is made smaller than the standard electrode potential of the first transition metal constituting the first transition metal oxide layer 3a. Thus, the redox reaction in the second transition metal oxide layer 3b is more likely to occur.
  • TiO 2 is used for the second transition metal oxide layer 3b, and oxygen-deficient tantalum oxide (TaO x , 0.8 ⁇ x ⁇ 1.9) is used for the first transition metal oxide layer 3a.
  • oxygen-deficient tantalum oxide TaO x , 0.8 ⁇ x ⁇ 1.9
  • the lower electrode 2 (TaN) is formed on the substrate 1 by sputtering. Thereafter, a first tantalum oxide layer 3a is formed on the lower electrode 2 by a so-called reactive sputtering method in which a Ta target is sputtered in argon gas and oxygen gas.
  • the oxygen content in the first tantalum oxide layer 3a can be easily adjusted by changing the flow ratio of the oxygen gas to the argon gas.
  • the substrate temperature can be set to room temperature without any particular heating.
  • the outermost surface of the first tantalum oxide layer 3a is oxidized.
  • a region having a high oxygen content (second tantalum oxide layer 3b) is formed on the surface of the tantalum oxide layer.
  • a region where the oxidation has not progressed by the oxidation step that is, a region other than the second tantalum oxide layer 3b in the tantalum oxide layer is a region having a low oxygen content (first tantalum oxide layer 3a).
  • the variable resistance layer 3 is constituted by the first tantalum oxide layer 3a and the second tantalum oxide layer 3b.
  • the composition of the first tantalum oxide layer 3a (TaO x ) and the composition of the second tantalum oxide layer 3b (TaO y ) are within the range where the value of x is 0.8 or more and 1.9 or less ( 0.8 ⁇ x ⁇ 1.9), and when the value of y is adjusted within the range of 2.1 or more (2.1 ⁇ y), stable resistance change can be realized.
  • the upper electrode 4 (Ir) is formed on the resistance change layer 3 by sputtering.
  • size and shape of the lower electrode 2, the upper electrode 4, and the resistance change layer 3 can be adjusted with patterning process conditions.
  • the resistance change element 10 is obtained through the above steps.
  • the size of the upper electrode 4 and the resistance change layer 3 is 0.5 ⁇ m ⁇ 0.5 ⁇ m (area 0.25 ⁇ m 2 ), and the size of the portion where the lower electrode 2 and the resistance change layer 3 are in contact is also 0. 0.5 ⁇ m ⁇ 0.5 ⁇ m (area 0.25 ⁇ m 2 ).
  • the thicknesses of the upper electrode 4 and the lower electrode 2 were both 50 nm.
  • the thickness of the resistance change layer 3 was 50 nm, the thickness of the first tantalum oxide layer 3a was 44 nm, and the thickness of the second tantalum oxide layer 3b was 6 nm.
  • the second tantalum oxide layer 3b may be formed by sputtering in an argon gas and an oxygen gas using a tantalum oxide target, or may be formed using a CVD method or an ALD method.
  • FIG. 2 is a diagram showing current-voltage characteristics of the resistance change element 10 included in the nonvolatile memory element 30 according to the present embodiment.
  • the horizontal axis indicates the voltage value of the upper electrode 4 with respect to the lower electrode 2
  • the vertical axis indicates the current value flowing from the upper electrode 4 to the lower electrode 2.
  • the mechanism of this resistance change is estimated as follows. First, in the second tantalum oxide layer 3b, a filament path that is a minute region that causes a resistance change is formed. When a voltage pulse in which the upper electrode 4 has a positive polarity is applied to the lower electrode 2, the filament path in the second tantalum oxide layer 3b receives oxygen ions from the first tantalum oxide layer 3a, and the second The tantalum oxide layer 3b is considered to have a high resistance. On the contrary, when a voltage pulse in which the upper electrode 4 has a negative polarity with respect to the lower electrode 2 is applied, the filament path in the second tantalum oxide layer 3b causes the received oxygen ions to pass through the first tantalum oxide layer 3a. It is considered that the resistance of the second tantalum oxide layer 3b is reduced.
  • FIG. 3A is a circuit diagram showing a configuration of the nonvolatile memory element 30 including one transistor / 1 resistance change element (1T1R) according to the present embodiment.
  • the nonvolatile memory element 30 includes a resistance change element 10 and a switching element (field effect transistor) 20.
  • WL indicates a word line
  • SL indicates a source line
  • BL indicates a bit line.
  • FIG. 3B is a circuit diagram showing a configuration of the variable resistance element 10 that constitutes the nonvolatile memory element 30.
  • FIG. 3C is a circuit diagram illustrating a configuration of the field effect transistor 20 included in the nonvolatile memory element 30. In other words, when the variable resistance element 10 shown in FIG. 3B and the field effect transistor 20 shown in FIG. 3C are connected, the nonvolatile memory element 30 shown in FIG. 3A is obtained. .
  • the resistance change element 10 is an element having a two-terminal structure in which the upper electrode 4 and the lower electrode 2 have terminals.
  • One terminal 12 of the variable resistance element 10 is connected to one terminal 21 of the field effect transistor 20.
  • one terminal 12 connected to the field effect transistor 20 is referred to as a second terminal 12, and the other terminal not connected to the field effect transistor 20.
  • the terminal 11 is called the first terminal 11.
  • the circuit diagram symbol of the resistance change element 10 shown in FIG. 3B is lower in resistance when a voltage pulse in which the first terminal 11 has a negative polarity with respect to the second terminal 12 is applied to the resistance change element 10.
  • the resistance change layer 3 is increased in resistance.
  • the field effect transistor 20 is an element having at least three terminals of a source terminal, a drain terminal, and a gate terminal.
  • one terminal 21 connected to the resistance change element 10 is referred to as a first input / output terminal 21 and can be electrically connected to the first input / output terminal 21 by transistor operation.
  • the other terminal 22 is referred to as a second input / output terminal 22.
  • a terminal 23 that controls conduction between the first input / output terminal 21 and the second input / output terminal 22 is referred to as a gate terminal 23.
  • the field effect transistor 20 has one of the first input / output terminal 21 and the second input / output terminal 22 serving as a source terminal and the other serving as a drain terminal.
  • the source terminal or drain terminal
  • the source terminal is determined by the direction of current flow and the polarity of carriers.
  • the field-effect transistor 20 is, for example, a MISFET (metal-insulator-semiconductor field-effect transistor) or a MOSFET (metal-oxide-semiconductor field-effect transistor: Metal that is a kind of MISFET). -Oxide-Semiconductor (Field-Effect Transistor).
  • the field effect transistor 20 may be simply referred to as the transistor 20.
  • the field effect transistor 20 may be specifically referred to as a MISFET 20, an N-type MISFET 20, or a P-type MISFET 20 in accordance with the embodiment.
  • variable resistance element 10 and the field effect transistor 20 have been described separately and independently, but this is an expression on the circuit diagram for simple explanation. Therefore, for example, the resistance change element 10 and the field effect transistor 20 may be integrated as a device.
  • the first input / output terminal 21 of the field effect transistor 20 may also serve as the lower electrode 2 of the resistance change element 10.
  • the second terminal 12 of the resistance change element 10 and the first input / output terminal 21 of the field effect transistor 20 may be electrically connected.
  • another conductive member may be interposed between the variable resistance element 10 and the field effect transistor 20.
  • FIG. 4 is a cross-sectional view showing an example of the configuration of the nonvolatile memory element 30 according to the present embodiment.
  • the nonvolatile memory element 30 includes a resistance change element 10 and a field effect transistor 20.
  • FIG. 4 shows a case where the field effect transistor 20 is a MISFET 20 as an example.
  • the resistance change element 10 includes the lower electrode 2, the resistance change layer 3, and the upper electrode 4 in the same manner as the resistance change element 10 illustrated in FIG. 1, and the resistance change layer 3 includes the first tantalum oxide layer 3a. And a second tantalum oxide layer 3b. Therefore, when a voltage pulse in which the upper electrode 4 has a negative polarity with respect to the lower electrode 2 is applied to the resistance change layer 3, the resistance change layer 3 is reduced in resistance. On the contrary, when a positive polarity voltage pulse is applied, the resistance change layer 3 is increased in resistance.
  • the MISFET 20 includes a semiconductor substrate 24, a first diffusion layer 25a and a second diffusion layer 25b disposed on the semiconductor substrate 24, and a first diffusion layer 25a and a second diffusion layer 25b on the semiconductor substrate 24.
  • a gate insulating film 26 disposed so as to straddle and a gate electrode 27 disposed on the gate insulating film 26 are provided.
  • the MISFET 20 is also called a MOSFET.
  • the MISFET 20 can be formed by various known methods.
  • An interlayer insulating film 28 is formed on the MISFET 20, and a conductive via 29 is formed through the interlayer insulating film 28 to connect the lower electrode 2 of the resistance change element 10 and the first diffusion layer 25 a of the MISFET 20. Has been.
  • the resistance change layer 3 increases in resistance.
  • a positive polarity voltage pulse is applied, the resistance change layer 3 is lowered in resistance.
  • the semiconductor substrate 24 and the first diffusion layer 25a and the second diffusion layer 25b are of the opposite conductivity type.
  • the semiconductor substrate 24 is P-type
  • the first diffusion layer 25a and the second diffusion layer 25b are N-type.
  • the MISFET 20 is an N-type MISFET.
  • the semiconductor substrate 24 is N-type
  • the first diffusion layer 25a and the second diffusion layer 25b are P-type.
  • the MISFET 20 is a P-type MISFET.
  • FIG. 3A and FIG. 4 show connection relationships when the MISFET 20 is an N-type MISFET 20.
  • the vertical arrangement of the resistance change layer 3 is opposite to the vertical arrangement of the resistance change layer 3 when the MISFET 20 is an N-type MISFET 20. Connected.
  • the MISFET 20 when the MISFET 20 is N-type, majority carriers are electrons. On the other hand, when the MISFET 20 is P-type, the majority carriers are holes. In general, since the mobility of electrons is larger than the mobility of holes, when the MISFET 20 having the same gate insulating film 26 structure (material and film thickness) and the same size is formed, the N-type MISFET is more P Current drive capability is larger than type MISFET. Therefore, when manufacturing the MISFET 20 having the same current drive capability, the element size of the N-type MISFET can be reduced.
  • the cross-sectional structure of the nonvolatile memory element 30 shown in FIG. 4 is an example, and the nonvolatile memory element 30 according to the present embodiment includes the structure of the resistance change element 10, the structure of the field effect transistor 20, and the resistance change element.
  • the structure of the connection part between 10 and the field effect transistor is not limited to this.
  • the field effect transistor 20 shown in FIGS. 3 and 4 will be described as an N-type MISFET 20 unless otherwise specified.
  • the resistance state of the resistance change layer 3 can be changed as follows by applying a voltage to the nonvolatile memory element 30 using a power source or the like.
  • a voltage pulse having a first polarity, a voltage value of VLR, and a pulse width of PWLR is applied between the first terminal 11 of the resistance change element 10 and the second input / output terminal 22 of the transistor 20 to thereby generate resistance.
  • the change layer 3 is changed from the high resistance state to the low resistance state.
  • this is called a write step
  • a voltage pulse applied at this time is called a write voltage pulse
  • a current flowing at this time is called a write current.
  • the first polarity means the polarity of a voltage pulse required to change the resistance change layer 3 from the high resistance state to the low resistance state. For example, in the connection relationship shown in FIGS.
  • the potential of the upper electrode 4 in the resistance change element 10 is relatively relative to the potential of the second diffusion layer 25 b of the N-type MISFET 20.
  • the polarity of the voltage that decreases is the first polarity.
  • the voltage applied to the resistance change element 10 is such that the upper electrode 4 has a negative polarity with respect to the lower electrode 2, so that the resistance change layer 3 changes from the high resistance state to the low resistance state.
  • a voltage pulse having a second polarity different from the first polarity and a voltage value of VHR and a pulse width of PWHR is applied to the first terminal 11 of the resistance change element 10 and the second input / output terminal 22 of the transistor 20. Apply between. Thereby, the resistance change layer 3 is changed from the low resistance state to the high resistance state.
  • this is called an erasing step
  • a voltage pulse applied at this time is called an erasing voltage pulse
  • a current flowing at this time is called an erasing current.
  • the second polarity means the polarity of a voltage pulse required to change the resistance change layer 3 from the low resistance state to the high resistance state. For example, in the connection relationship shown in FIGS.
  • the potential of the upper electrode 4 in the resistance change element 10 is relatively relative to the potential of the second diffusion layer 25 b of the N-type MISFET 20.
  • the polarity of the voltage that becomes higher is the second polarity.
  • the voltage applied to the resistance change element 10 is such that the upper electrode 4 has a positive polarity with respect to the lower electrode 2, so that the resistance change layer 3 changes from the low resistance state to the high resistance state.
  • the nonvolatile memory element 30 operates by repeating the above writing step and erasing step.
  • Whether the resistance change layer 3 is in a low resistance state or a high resistance state is determined by applying a voltage pulse for reading with a predetermined value (hereinafter referred to as a reading voltage pulse). Specifically, by applying a read voltage pulse between the first terminal 11 of the resistance change element 10 and the second input / output terminal 22 of the transistor 20, a current flowing through the resistance change layer 3 at this time (hereinafter referred to as the following) Whether the resistance change element 10 is in the high resistance state or the low resistance state is determined according to the current value of the read current).
  • the magnitude (absolute value) of the voltage value applied to the resistance change element 10 by the read voltage pulse is smaller than the threshold voltage that causes a resistance change in the resistance change layer 3. Therefore, the read voltage pulse does not affect the resistance state of the resistance change element 10. For example, when the resistance change layer 3 is in a low resistance state, even if a read voltage pulse having the first polarity is applied between the resistance change element 10 and the transistor 20, the resistance state of the resistance change layer 3 does not change. , Maintained in a low resistance state. Similarly, when the resistance change layer 3 is in a high resistance state, even if a read voltage pulse having the second polarity is applied between the resistance change element 10 and the transistor 20, the resistance state of the resistance change layer 3 changes. Without being maintained in a high resistance state.
  • the nonvolatile memory element 30 can be used as one memory cell. For example, a case where the resistance change layer 3 is in a low resistance state is associated with “1”, and a case where the resistance change layer 3 is in a high resistance state is associated with “0”, thereby forming a 1-bit memory cell.
  • Non-volatile memory element connection and substrate bias effect The nonvolatile memory element 30 according to the present embodiment is connected so that the first input / output terminal 21 becomes a source terminal in the writing step.
  • the terminal on the side connected to the resistance change element 10 among the terminals of the field effect transistor 20 is the source terminal.
  • the “source” means a supply source of majority carriers in the field effect transistor 20.
  • the “drain” means an inlet for majority carriers in the field effect transistor 20.
  • the field effect transistor 20 is N-type, the majority carriers are electrons.
  • the field effect transistor 20 is P-type, the majority carriers are holes.
  • the source and the drain are switched depending on the direction in which the current flows.
  • the source and the drain are reversed accordingly. That is, the source or drain in the writing step becomes the drain or source in the erasing step.
  • the field effect transistor 20 is an N-type MISFET 20
  • the first input / output terminal 21 is a drain terminal
  • the input / output terminal 22 is a source terminal.
  • the second input / output terminal 22 is a drain terminal.
  • the field effect transistor 20 is a P-type MISFET 20
  • the first input / output terminal 21 is a source terminal
  • the input / output terminal 22 is a drain terminal.
  • the on-current flows from the second input / output terminal 22 to the first input / output terminal 21
  • the first input / output terminal 21 is a drain terminal
  • the second input / output terminal 22 is a source terminal.
  • the write voltage pulse applied to the nonvolatile memory element 30 in FIGS. 3A and 4 in the write step is the upper part in the resistance change element 10 as described above.
  • the potential of the electrode 4 (the potential of the first terminal 11) is a voltage pulse relatively lower than the potential of the second diffusion layer 25b of the N-type MISFET 20 (the potential of the second input / output terminal 22).
  • the current flows from the second input / output terminal 22 to the first input / output terminal 21, the second terminal 12, and the first terminal 11 in this order. That is, in the writing step, the first input / output terminal 21 of the N-type MISFET 20 becomes the source terminal.
  • the erase voltage pulse applied to the nonvolatile memory element 30 in FIGS. 3A and 4 in the erase step has the opposite polarity to that in the write step.
  • the second input / output terminal 22 of the MISFET 20 becomes a source terminal.
  • the write voltage pulse applied to the nonvolatile memory element 30 is such that the potential of the upper electrode 4 in the resistance change element 10 (the potential of the first terminal 11) is the second diffusion of the P-type MISFET 20.
  • the voltage pulse is relatively high with respect to the potential of the layer 25b (the potential of the second input / output terminal 22).
  • the current flows in the order from the first terminal 11 to the second terminal 12, the first input / output terminal 21, and the second input / output terminal 22.
  • the majority carriers flowing through the P-type MISFET 20 are holes. Therefore, in the write step, the first input / output terminal 21 of the P-type MISFET 20 becomes the source terminal.
  • the erase voltage pulse applied to the nonvolatile memory element 30 in the erase step has a voltage polarity opposite to that in the write step, and therefore the second input / output terminal 22 of the P-type MISFET 20. Becomes the source terminal.
  • the connection relationship of the nonvolatile memory element 30 of the present embodiment and the relationship between the substrate bias effect (body effect) will be described with reference to the nonvolatile memory element 30 of FIG. 3A and FIG.
  • the influence of the substrate bias effect described below will be described by taking the case where the field effect transistor 20 is an N-type MISFET 20 as an example, but is not limited to the case where the field effect transistor 20 is an N-type MISFET 20 as will be described later.
  • the write voltage applies a relatively low potential to the first terminal 11 of the resistance change element 10 and a relatively high potential to the second input / output terminal 22 of the N-type MISFET 20.
  • the source potential of the N-type MISFET 20 (the potential of the first input / output terminal 21) is determined by the voltage dividing relationship between the on-resistance value of the N-type MISFET 20 and the resistance value of the resistance change element 10. Specifically, the source potential is higher than the first terminal 11 of the resistance change element 10 by the amount of voltage increase due to the resistance change element 10.
  • the source potential of the N-type MISFET 20 (the potential of the second input / output terminal 22) is not affected by the voltage drop caused by the resistance change element 10, and is the potential applied to the second input / output terminal 22. It depends on. This is because the source terminal (second input / output terminal 22) of the N-type MISFET 20 is one end of the nonvolatile memory element 30.
  • the source potential of the N-type MISFET 20 (the potential of the second input / output terminal 22) is maintained substantially the same as the potential of the semiconductor substrate 24. Therefore, the influence of the substrate bias effect generated in the MISFET 20 is small, and the on-current value of the N-type MISFET 20 can be relatively large. As a result, the value of the current flowing through the resistance change element 10 connected thereto can be relatively large.
  • connection relation and the driving method are such that the write current is limited in the write step and a larger erase current is passed in the erase step. Thereby, the resistance change of the resistance change element 10 can be obtained stably. The reason will be described below.
  • the resistance value of the resistance change layer 3 rapidly decreases.
  • the increase in the current value of the write current flowing through the variable resistance element 10 proceeds rapidly.
  • the current value is limited by using the substrate bias effect, these progresses can be kept in an appropriate state.
  • the resistance value in the low resistance state can be kept at a constant low resistance value.
  • the absolute value of the erase current is larger than the write current (current restricted when the resistance is lowered), and the write current is written.
  • the current needs to have a polarity opposite to that of the current. Therefore, the high resistance state can be stably exhibited by reducing the substrate bias effect of the transistor and increasing the value of the current flowing through the transistor.
  • FIG. 5 shows current-voltage characteristics of the nonvolatile memory element 30 according to the present embodiment.
  • the nonvolatile memory element 30 according to the present embodiment has a voltage pulse having a voltage value larger than a certain value when the resistance change element 10 is reduced in resistance (in FIG. 5, ⁇ 1. Even if a voltage having an absolute value greater than 8V is applied, the value of the current flowing through the resistance change element 10 is limited, so that the resistance change element 10 remains in a substantially constant low resistance state (the current value is about ⁇ 170 ⁇ A). Around). The reason why the current flowing through the nonvolatile memory element 30 is almost constant even when the voltage applied to the nonvolatile memory element 30 is increased is that the transistor functions as a constant current source.
  • the resistance change element 10 when the resistance change element 10 is increased in resistance, if a current (about 210 ⁇ A) equal to or higher than the current value that has flowed through the resistance change element 10 when the resistance change is reduced is passed through the resistance change element 10, a more stable high Shows resistance state.
  • the nonvolatile memory element 30 When it is desired to develop a stable resistance change using the above-described substrate bias effect, the nonvolatile memory element 30 is connected so that the first input / output terminal 21 becomes the source terminal (so-called source follower) in the writing step. Connection) and is not limited to the configuration shown in FIGS. Hereinafter, other connection examples will be described.
  • 6A to 6F include the nonvolatile memory element 30 including the nonvolatile memory element 30 described in FIG. 3, and the nonvolatile memory element 30 connected so that the first input / output terminal 21 becomes a source terminal.
  • FIG. 3 the nonvolatile memory element 30 including the nonvolatile memory element 30 described in FIG. 3, and the nonvolatile memory element 30 connected so that the first input / output terminal 21 becomes a source terminal.
  • 6A to 6C show a nonvolatile memory element 30 including an N-type MISFET 20 as the field effect transistor 20.
  • the polarity of the write voltage pulse applied to the nonvolatile memory element 30 is such that the potential of the second input / output terminal 22 of the N-type MISFET 20 is higher than the potential of the first terminal 11 of the resistance change element 10.
  • Polarity. 6A to 6C when a voltage pulse in which the first terminal 11 has a negative polarity with respect to the second terminal 12 is applied to the resistance change element 10. Any element may be used as long as it satisfies the condition that the resistance change layer 3 is increased in resistance when the resistance is lowered and a positive polarity voltage pulse is applied.
  • the resistance change element 10 is desirably an element whose resistance value in a low resistance state is determined depending on the value of the current flowing through the resistance change element 10 in the writing step (reducing the resistance of the resistance change element 10). This is to make use of the current limiting effect due to the substrate bias effect.
  • FIG. 6A shows a configuration of the resistance change element 10 and a connection example of the resistance change element 10 and the N-type MISFET when the field effect transistor 20 is an N-type MISFET in the configuration of FIG. 6B
  • the resistance change element 10 has the same configuration as that in FIG. 6A, and the connection between the bit line and the source line is opposite to that in FIG. 6A.
  • a connection example of an N-type MISFET is shown.
  • the variable resistance element 10 has the same configuration as that of FIG. 6A, and the variable resistance element 10 and the N type when the source line is connected to a reference power source that supplies a fixed reference voltage.
  • a connection example of MISFET is shown. In this case, the write state is controlled by increasing or decreasing the bit line voltage with respect to the reference voltage.
  • FIGS. 6 (a) to 6 (c) show a nonvolatile memory element 30 including a P-type MISFET 20 as the field effect transistor 20.
  • the resistance change element 10 is connected in the opposite direction to the resistance change element 10 shown in FIGS. 6 (a) to 6 (c). This is because the definition of the source and drain in the direction of current flow in the P-type MISFET 20 is opposite to the definition of source and drain in the direction of current flow in the N-type MISFET 20.
  • the polarity of the write voltage pulse applied to the nonvolatile memory element 30 is such that the potential of the second input / output terminal 22 of the P-type MISFET 20 is the first of the resistance change element 10.
  • the polarity is lower than the potential of the terminal 11.
  • the resistance change element 10 shown in FIGS. 6D to 6F is obtained when a voltage pulse in which the first terminal 11 has a positive polarity with respect to the second terminal 12 is applied to the resistance change element 10. It is sufficient if the element satisfies the condition that the resistance change layer 3 is increased in resistance when the resistance is decreased and the negative polarity voltage pulse is applied.
  • the resistance change element 10 is desirably an element whose resistance value in a low resistance state is determined depending on the value of the current flowing through the resistance change element 10 in the writing step (reducing the resistance of the resistance change element 10). This is to make use of the current limiting effect due to the substrate bias effect.
  • the polarity of voltage and the direction of current flow in the write step and the erase step are opposite to those of the resistance change element 10 shown in FIG.
  • the substrate voltage of the P-type MISFET is supplied with a high potential such as the power supply voltage VDD, for example.
  • the nonvolatile memory element 30 in FIG. 6D is used as a memory cell
  • the word line is selected when the memory cell is selected as compared with the case where the nonvolatile memory element 30 in FIG. 6A is used as a memory cell.
  • the polarity of the applied voltage is reversed.
  • Other control methods are the same as in the case of the N-type MISFET shown in FIG. FIG.
  • 6E shows the variable resistance element 10 in the case where the variable resistance element 10 has the same configuration as in FIG. 6D and the connection relationship between the bit line and the source line is opposite to that in FIG.
  • a connection example of the P-type MISFET 20 is shown.
  • 6 (f) the variable resistance element 10 has the same configuration as that of FIG. 6 (e)
  • a connection example of the MISFET 20 is shown. In this case, the write state is controlled by increasing or decreasing the bit line voltage with respect to the reference voltage.
  • the nonvolatile memory element 30 shown in FIGS. 6A to 6F is merely an example, and the present embodiment can be applied to other connection examples.
  • the reference power supply can be connected to the second input / output terminal 22 of the field effect transistor 20 by reversing the bit line and the reference potential.
  • 7 (a) to 7 (f) are cross-sectional views showing examples of the configuration of the resistance change element 10 for realizing the circuits of FIGS. 6 (a) to 6 (f), respectively.
  • 7A to 7C show, for example, the second tantalum oxide layer 3b having a high oxygen content on the upper electrode 4 side in the variable resistance layer 3, as in the configuration shown in FIG.
  • the first tantalum oxide layer 3a having a low oxygen content is provided on the lower electrode 2 side.
  • 7D to 7F for example, the first tantalum oxide layer 3a having a low oxygen content is formed on the upper electrode 4 side of the resistance change layer 3 contrary to the configuration shown in FIG.
  • the second tantalum oxide layer 3b having a high oxygen content is provided on the lower electrode 2 side.
  • the configuration of the variable resistance element 10 is not limited to this. As described above, it is only necessary that the first input / output terminal 21 is connected to be the source terminal. This connection relationship is determined by the polarity (current direction) of the voltage pulse applied to the resistance change element 10 and the direction of resistance change (low resistance or high resistance) of the resistance change element 10. In other words, the variable resistance element 10 may have any configuration, and the bipolar connection variable resistance element 10 can be applied by appropriately selecting the connection relationship. Therefore, the resistance change layer 3 may be a single layer or a laminated structure of two or more layers. In addition to tantalum oxide, a perovskite metal oxide such as PCMO can be used as the material of the resistance change layer 3. When the resistance change layer 3 is a single layer, the high resistance layer may be electrically formed by forming processing (for example, processing for alternately applying a high resistance voltage pulse and a low resistance pulse).
  • zirconium (Zr) oxide, hafnium (Hf) oxidation is a material whose resistance value in the low resistance state of the resistance change layer 3 depends on the current value flowing through the resistance change layer 3.
  • An oxygen-deficient transition metal oxide such as a product can be used.
  • the oxygen-deficient transition metal oxide refers to a transition metal oxide having a lower oxygen content than the composition of a transition metal oxide (usually an insulator) having a stoichiometric composition.
  • These materials can also have a laminated structure. In the laminated structure, a favorable resistance change can be realized by appropriately setting the oxygen content. Further, the direction of resistance change (low resistance or high resistance) of the resistance change layer 3 can be defined in advance.
  • x is about 0.9 or more and 1.4 or less.
  • y is preferably about 1.8 or more and 2.0 or less.
  • x is 0.9 or more and 1.6 or less. It is preferable that y is about 1.89 or more and 1.97 or less.
  • Non-volatile memory element drive voltage when the pulse width of the write voltage pulse is PWLR and the pulse width of the erase voltage pulse is PWHR, these pulse widths satisfy PWLR ⁇ PWHR.
  • the pulse width is PWLR> PWHR
  • the high resistance state of the resistance change layer 3 is a relatively high resistance state with a relatively large leakage current, and therefore the resistance change layer 3 is set to a low resistance at the time of writing.
  • the effective voltage necessary for resistance cannot be sufficiently applied, and as a result, there is a problem that a phenomenon (hereinafter referred to as “HR sticking error”) that the resistance change layer 3 remains high and does not decrease in resistance is caused. is there.
  • the resistance change layer 3 is made of tantalum oxide, it is desirable that the absolute values of the write voltage pulse and the erase voltage pulse satisfy
  • FIG. 8 shows the endurance characteristic results of the resistance change layer 3 when the voltage value VLR and pulse width PWLR of the write voltage pulse and the voltage value VHR and pulse width PWHR of the erase voltage pulse are changed.
  • FIG. 8 shows the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 50 ns, the voltage value VHR of the erase voltage pulse is +2.0 V, and the pulse width PWHR is 300 ns. It is a graph which shows an endurance characteristic.
  • FIG. 9 shows the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 300 ns, the voltage value VHR of the erase voltage pulse is +2.0 V, and the pulse width PWHR is 50 ns. It is a graph which shows an endurance characteristic.
  • FIG. 10 shows the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V, the pulse width PWLR is 100 ns, the voltage value VHR of the erase voltage pulse is +1.8 V, and the pulse width PWHR is 100 ns. It is a graph which shows an endurance characteristic. The number of repetitions on the horizontal axis is displayed in logarithm.
  • E + 02 means 100, 1.
  • E + 03 is 1000;
  • E + 04 means 10,000.
  • the nonvolatile memory element 30 shown in FIGS. 6A and 7A was used. That is, the field effect transistor 20 is an N-type MISFET 20. In this embodiment, the gate voltage Vg of the N-type MISFET 20 is 2.4V.
  • the vertical axis indicates the current value of the read current that flows when the read voltage (0.4 V) is applied to the nonvolatile memory element 30, and the horizontal axis indicates the write step and the erase step. The number of repetitions when these are alternately repeated is shown. As for the number of repetitions, one cycle of the writing step and the erasing step is counted as one time.
  • each point of the graph represents a distribution of read current values for a plurality of times for each point for convenience. Specifically, when the number of repetitions is 100 to 1000, the current value distribution of the read current when the writing step and the erasing step are repeated 34 times is shown for each point, and the number of repetitions is 1000 times. From 1 to 10,000 times, the current value distribution of the read current when the write step and the erase step are repeated 490 times is shown for each point. In the following, 10000 times as a reference for the number of repetitions in this embodiment is referred to as “reference endurance number”.
  • the bar at each point indicates the distribution of the current value of the read current
  • the circle at each point indicates the median value of the current value.
  • the black circles indicate the median value of the read current after the write step
  • the white circles indicate the median value of the read current after the erase step. .
  • FIG. 8 is a graph showing the endurance characteristics of the resistance change layer 3 when PWLR is 50 ns and PWHR is 300 ns (PWLR ⁇ PWHR). As shown in FIG. 8, the HR sticking error did not occur up to the reference endurance number of 10,000 times, and the window was maintained. This indicates that good endurance characteristics can be realized when PWLR ⁇ PWHR.
  • FIG. 9 is a graph showing the endurance characteristics of the resistance change layer 3 when PWLR is 300 ns and PWHR is 50 ns (PWLR> PWHR).
  • the HR sticking error did not occur until the number of repetitions was 10,000, which is the reference endurance number.
  • the reference endurance number of 10,000 there is a state in which the bar extending from the black circle to the bar extending from the white circle is close or overlapped. It was seen (see the part added as “no window” in FIG. 10).
  • the fact that both bars are close or overlapped is referred to as “no window”, and the fact that both bars are sufficiently separated is referred to as “the window is present”.
  • FIG. 10 shows that the stability of the storage operation is lowered due to a read error or the like.
  • FIG. 11 to FIG. 14 are graphs showing the quality of endurance characteristics in which the results obtained by changing the combination of PWLR and PWHR are summarized with the PWHR on the vertical axis and the PWLR on the horizontal axis.
  • the case where the HR sticking error does not occur until the reference endurance number reaches 10,000 times and the window is driven is indicated by a white circle symbol, and the HR until the reference endurance number reaches 10,000 times.
  • a sticking error does not occur, a windowless state is indicated by a black triangle symbol, and a case where an HR sticking error occurs at a reference endurance of less than 10,000 times is indicated by a cross symbol. Yes.
  • 11 to 14 show the case where the voltage value VLR of the write voltage pulse is ⁇ 2.4V and the voltage value of the erase voltage pulse is + 2.4V, + 2.2V, + 2.0V, and + 1.8V, respectively.
  • 3 is a graph showing endurance characteristics of a resistance change layer 3. Further, the gate voltage Vg of the field effect transistor 20 was set to 2.4 V in all cases.
  • FIG. 11 shows the endurance characteristics of the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +2.4 V (
  • PWLR ⁇ PWHR the HR sticking error did not occur until the reference endurance number was reached, and the driving was performed with a window (white circle symbol).
  • FIG. 12 shows the endurance characteristics of the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +2.2 V (
  • the HR sticking error occurs when the HR sticking error occurs less than the reference endurance count (the symbol of the cross in FIG. 12), and the HR sticking error occurs until the reference endurance count is reached. Although there was no window, the result was a mixture of those without a window (black triangle symbol).
  • FIG. 13 shows the endurance characteristics of the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +2.0 V (
  • FIG. 14 shows the endurance characteristics of the resistance change layer 3 when the voltage value VLR of the write voltage pulse is ⁇ 2.4 V and the voltage value VHR of the erase voltage pulse is +1.8 V (
  • PWLR> PWHR the HR sticking error did not occur until the reference number of endurances was reached, but a windowless state occurred (a black triangle symbol in FIG. 14).
  • PWHR PWLR
  • an HR sticking error does not occur until the reference endurance count is reached, and the drive is performed with a window (white circle symbol), and an HR sticking error occurs less than the reference endurance count (X The result was a mixture of symbols with a sign.
  • PWLR ⁇ PWHR the HR sticking error did not occur until the reference endurance number was reached, and the driving was performed with a window (white circle symbol).
  • the effect by having made PWLR ⁇ PWHR confirmed by the above-mentioned Example implement achieves a favorable endurance characteristic by applying sufficient effective voltage for resistance reduction to the resistance change layer 3. It is. Therefore, it is estimated that the same effect can be obtained not only in the resistance change material of the present embodiment but also in the case of using another resistance change material.
  • FIG. 12 to 14 show results when the voltage value VLR of the write voltage pulse and the voltage value VHR of the erase voltage pulse satisfy
  • FIG. 11 shows the result when the voltage value VLR of the write voltage pulse and the voltage value VHR of the erase voltage pulse satisfy
  • the nonvolatile memory element 30 shown in FIGS. 6A and 7A is used. That is, the field effect transistor 20 is an N-type MISFET 20.
  • the gate voltage Vg of the N-type MISFET 20 is 2.4 V
  • the pulse width PWLR of the write voltage pulse and the pulse width PWHR of the erase voltage pulse are both 100 ns.
  • the vertical axis indicates the current value of the read current that flows when the read voltage (0.4 V) is applied to the nonvolatile memory element 30, and the horizontal axis indicates the write step and the erase step. The number of repetitions when these are alternately repeated is shown. As for the number of repetitions, one cycle of the writing step and the erasing step is counted as one time.
  • each point of the graph shows a distribution of read current values for a plurality of times for each point for convenience. Specifically, when the number of repetitions is 100 to 1000, the distribution of read current values when the writing step and the erasing step are repeated 34 times is shown for each point, and the number of repetitions is 1000 to 10,000. Shows the current value distribution of the read current when the write step and the erase step are repeated 490 times for each point. In the following, 1000 times and 10000 times that are used as the reference for the number of repetitions in this embodiment are referred to as “first reference endurance number” and “second reference endurance number”, respectively.
  • the bar at each point indicates the distribution of the current value of the read current
  • the circle at each point indicates the median value of the current value.
  • the black circles indicate the median value of the read current after the write step
  • the white circles indicate the median value of the read current after the erase step. .
  • FIG. 15 is a graph showing the endurance characteristics of the resistance change layer 3 when VLR is ⁇ 2.2 V and VHR is +2.2 V (
  • the high resistance state does not change from the high resistance state to the low resistance state even after the writing step is performed before the number of repetitions reaches 1000 which is the first reference endurance number. (See the part marked “HR sticking error” in FIG. 15). As described above, this indicates that, when
  • FIG. 16 is a graph showing the endurance characteristics of the resistance change layer 3 when VLR is ⁇ 2.2 V and VHR is +1.7 V (
  • FIG. 17 is a graph showing the endurance characteristics of the resistance change layer 3 when VLR is ⁇ 2.2 V and VHR is +2.0 V (
  • FIG. 18 is a graph showing the endurance characteristics of the resistance change layer 3 when VLR is ⁇ 2.2 V and VHR is +2.3 V (
  • FIG. 19 shows the endurance characteristics evaluated by changing the VLR in 0.2 V steps and the VHR values in 0.1 V steps, and the obtained results are shown with the vertical axis representing the absolute value of the VLR and the horizontal axis representing the VHR. It is the graph put together as an absolute value.
  • a case where the HR sticking error does not occur until the second reference endurance number reaches 10,000 times is indicated by a white circle symbol, and the first reference endurance number from 1000 times to the second reference endurance number.
  • the case where an HR sticking error occurs between 10,000 times is indicated by a white triangle symbol, and the case where an HR sticking error occurs when the HR sticking error occurs less than the first reference endurance number of 1000 times Is shown.
  • the VLR step is 0.2 V and the VHR step is 0.1 V here, the voltage values of other steps may be used depending on the characteristics of the resistance change element 10.
  • VLR and VHR are to suppress the sticking error by increasing the current value limited by the substrate bias effect. Therefore, it is presumed that the same effect can be obtained not only in the variable resistance material of the present embodiment but also when another variable resistance material is used.
  • the value of 0.3 V is a value when the resistance change layer 3 includes tantalum oxide, and other resistance change materials may take different values. .
  • + 0.3V is more desirable when PWLR PWHR.
  • the voltage value for stabilizing the endurance characteristic is more preferably
  • + 0.3V in the case of PWLR PWHR.
  • the nonvolatile property causes a substrate bias effect in the transistor 20.
  • the nonvolatile memory element 30 having good endurance characteristics can be realized by driving the pulse width PWLR of the write voltage pulse and the pulse width PWHR of the erase voltage pulse to satisfy PWLR ⁇ PWHR.
  • the second embodiment is a non-volatile memory device including the one-transistor / 1 resistance change element (1T1R) including the non-volatile memory element 30 described in the first embodiment.
  • the configuration and operation of this nonvolatile memory device will be described below.
  • FIG. 20 is a block diagram showing an example of the configuration of the nonvolatile memory device 100 according to this embodiment.
  • the nonvolatile memory device 100 includes a memory array 101 and a voltage application unit 102.
  • the memory array 101 a plurality of nonvolatile memory elements described in Embodiment 1 are arranged in an array, and each nonvolatile memory element constitutes a memory cell.
  • the voltage application unit 102 includes an address input circuit 103, a control circuit 104, a write power supply unit 105, and a memory drive circuit 106.
  • the nonvolatile memory device 100 includes the memory main body 107, the address An input circuit 103, a control circuit 104, and a writing power supply unit 105 are provided.
  • the memory driving circuit 106 selects a predetermined memory cell of the memory array 101 based on an address signal and a data signal input from the external circuit to the address input circuit 103 and the data input / output circuit 110, and from the write power supply unit 105 and the like. Predetermined data is programmed (that is, written) to the selected memory cell using the inputted write voltage and erase voltage, or information on the memory cell is read from the data input / output circuit 110 by applying a read voltage to the selected memory. , Output data to the outside.
  • the memory drive circuit 106 includes, for example, a row selection circuit 108, a row driver 109, a data input / output circuit 110, a write circuit 111, a column selection circuit 112, a column driver 113, and a read circuit 114.
  • the write power supply unit 105 sets a write voltage pulse and an erase voltage pulse.
  • the write power supply unit 105 includes, for example, a pulse width setting circuit 115, an LR power supply 116, and an HR power supply 117.
  • the pulse width setting circuit 115 functions as one block different from the LR power supply 116 and the HR power supply 117 will be described, but the present invention is not limited to this.
  • the pulse width may be set for the power supply voltages output from the LR power supply 116 and the HR power supply 117, respectively.
  • the memory array 101 includes two word lines W1 and W2 extending in the horizontal direction, two bit lines B1 and B2 extending in the vertical direction across the word lines W1 and W2, A matrix corresponding to each of the intersections of the two source lines S1, S2 extending in the vertical direction and corresponding to the bit lines B1, B2 and the word lines W1, W2 and the bit lines B1, B2.
  • a matrix corresponding to each of the intersections of the two source lines S1, S2 extending in the vertical direction and corresponding to the bit lines B1, B2 and the word lines W1, W2 and the bit lines B1, B2. are provided with four memory cells MC111, MC112, MC121, MC122.
  • each of these components is not limited to the above.
  • four memory cells are described in the memory array 101 of FIG. 20 as described above, this is an example, and a configuration including five or more memory cells may be employed. In the following, a case where there are four memory cells will be described for the sake of simplicity.
  • the above-described memory cells MC111, MC112, MC121, and MC122 include the nonvolatile memory element 30 in the first embodiment.
  • the configuration of the memory array 101 will be further described with reference to FIG.
  • a memory cell MC111 is provided between the bit line B1 and the source line S1, and the memory cell MC111 is formed of a nonvolatile memory element in which a transistor T111 and a resistance change element R111 are connected in series. More specifically, the transistor T111 is connected to the bit line B1 and the resistance change element R111 between the bit line B1 and the resistance change element R111.
  • the resistance change element R111 is connected to the transistor T111 and the source line S1. In the meantime, the transistor T111 and the source line S1 are connected.
  • the gate terminal of the transistor T111 is connected to the word line W1.
  • connection states of the transistors T112, T121, T122 and the resistance change elements R112, R121, R122 that constitute the other three memory cells MC112, MC121, MC122 are the same as those of the transistor T111 and the resistance change element that constitute the memory cell MC111. Since it is the same as that of R111, description is abbreviate
  • the address input circuit 103 receives an address signal from an external device (not shown), outputs a row address signal to the row selection circuit 108 based on the address signal, and outputs a column address signal to the column selection circuit 112.
  • the address signal is a signal indicating the address of the selected memory cell among the memory cells MC111, MC112, MC121, and MC122.
  • the row address signal is a signal indicating a row address among the addresses indicated by the address signal
  • the column address signal is also a signal indicating a column address.
  • the row selection circuit 108 receives the row address signal supplied from the address input circuit 103, and determines a word line (for example, word line W1) of a row to be selected based on the row address signal. Specifically, the row driver 109 is controlled to apply a predetermined voltage (gate voltage) for turning on the transistors (transistors T111 and T112). On the other hand, the row driver 109 applies a predetermined voltage for turning off the transistors constituting the memory cell to the word line (for example, the word line W2) of the non-selected row, or does not apply the voltage. To control.
  • the row driver 109 includes a word line driver WLD connected to each word line, and a voltage is applied to the word line by the word line driver WLD.
  • the column selection circuit 112 receives the column address signal supplied from the address input circuit 103, and determines the source line (for example, source line S1) and bit line (for example, bit line B1) of the column to be selected based on the column address signal. To do. Specifically, the column driver 113 is controlled so that a writing voltage, an erasing voltage, or a reading voltage is applied between the source line and the bit line, and a transistor connected between the source line and the bit line ( For example, a predetermined voltage (for example, source voltage / drain voltage) is applied to the transistors T111 and T121).
  • a predetermined voltage for example, source voltage / drain voltage
  • the column driver 113 is controlled to apply a non-selection voltage to the source line (for example, the source line S2) and the non-selected bit line (for example, the bit line B2) of the non-selected column.
  • the column driver 113 includes a source line driver SLD connected to each source line, and a voltage is applied to the source line by the source line driver SLD.
  • a memory cell for example, memory cell MC111 connected to a position where the selected row and column intersect is selected.
  • the read circuit 114 determines whether the selected memory cell is in a low resistance state or a high resistance state, outputs this as a logical result, and determines the state of data stored in the memory cell. .
  • the output data obtained here is output to an external device via the data input / output circuit 110.
  • the read circuit 114 can also determine the level of the high resistance state (high resistance value). In this case, it is determined whether or not the high resistance value of the nonvolatile memory element exceeds a predetermined threshold value causing low resistance sticking, and information on the determination result is supplied to the control circuit 104.
  • the write circuit 111 applies a write voltage corresponding to the input data input from the external device to the source line and the bit line selected by the column selection circuit 112 via the data input / output circuit 110.
  • the control circuit 104 selects one of a write mode (corresponding to the above “write step” and “erase step”) and a read mode in accordance with a control signal received from the external device or the read circuit 114. select. Specifically, the control circuit 104 controls the write power supply unit 105 and the write circuit 111 so that data is written to the selected memory cell. Here, the control circuit 104 supplies a voltage / pulse width setting signal indicating the voltage level of the voltage pulse at the time of writing to the power supply unit 105 for writing.
  • control circuit 104 In the write mode, the control circuit 104 outputs a control signal instructing “write voltage pulse application” to the write circuit 111 and the column driver 113 in accordance with the input data received from the external circuit.
  • the control circuit 104 In the read mode, the control circuit 104 outputs a control signal instructing “read voltage pulse application” to the column driver 113. In this read mode, the control circuit 104 further receives a signal indicating the value of the current flowing through the source lines S1 and S2 from the column driver 113. This current value is measured by a sense amplifier or the like (not shown). The control circuit 104 converts the received signal into output data indicating a bit value and outputs it to an external device. This output data corresponds to the value of the write voltage pulse applied to the selected / unselected source line.
  • the “write step” and “erase step” described in the first embodiment are executed in the write mode. Control is performed so that the pulse width PWLR of the write voltage pulse applied to each memory cell in the “write step” and the pulse width PWHR of the erase voltage pulse applied in the “erase step” satisfy PWLR ⁇ PWHR. Is done. Thereby, the non-volatile storage device 100 can realize good endurance characteristics.
  • FIG. 21 is a block diagram showing a modified example of the configuration of the nonvolatile memory device according to the present embodiment.
  • the nonvolatile memory device 200 in FIG. 21 is partially different in structure from the above-described nonvolatile memory device 100 and the memory main body 207.
  • the configuration of the memory array 201 is different, and accordingly, the voltage application unit 202 including the memory drive circuit 206 is different.
  • portions having the same configuration as the nonvolatile storage device 100 are denoted by the same reference numerals, and description thereof is omitted.
  • adjacent two rows of memory cells are connected to a common source line extending in the horizontal direction.
  • the memory cell MC211 and the memory cell MC221 adjacent to the memory cell MC211 are connected to the common source line S1.
  • the source line driver SLD is disposed on the row driver 209 side.
  • the row selection circuit 108 receives the row address signal supplied from the address input circuit 103, and determines a word line (for example, word line W1) and a source line (for example, source line S1) of a row to be selected based on the row address signal. To do. Specifically, a predetermined voltage (gate voltage) for turning on the transistors (transistors T211, T212, T213) is applied to a word line (for example, the word line W1), and a write voltage and an erase voltage are applied. The row driver 209 is controlled to apply a voltage or a read voltage to the source line (for example, the source line S1).
  • a predetermined voltage gate voltage
  • the row driver 209 is controlled to apply a voltage or a read voltage to the source line (for example, the source line S1).
  • a predetermined voltage for turning off the transistors constituting the memory cell is applied to the word lines (for example, word lines W2, W3, W4) of the non-selected rows, or no voltage is applied.
  • the row driver 209 is controlled. Further, the row driver 209 is controlled so that a non-selection voltage is applied to the source lines (for example, the source lines S1 and S2) of the non-selected rows.
  • the column selection circuit 112 receives the column address signal supplied from the address input circuit 103, and selects a bit line of a column to be selected based on the column address signal. Specifically, a write voltage, an erase voltage, or a read voltage is applied to a bit line (for example, bit line B1) of a selected column, and a non-selected bit line (for example, bit lines B2 and B3) is applied. Apply a non-selection voltage.
  • a memory cell for example, memory cell MC211 connected to a position where the selected row and column intersect is selected.
  • the pulse width PWLR of the write voltage pulse and the pulse width PWHR of the erase voltage pulse can be controlled to satisfy PWLR ⁇ PWHR. Thereby, good endurance characteristics can be realized also in the nonvolatile memory device 200.
  • the configuration and circuit configuration of the memory array in the second embodiment are examples, and are not limited to the above.
  • a known circuit can be used as the circuit in each block diagram.
  • a new embodiment can be realized by appropriately combining the above-described embodiment and a known configuration.
  • the method for driving the nonvolatile memory element and the nonvolatile memory device according to the present invention have been described based on the embodiment.
  • the present invention is not limited to this embodiment. Unless it deviates from the meaning of this invention, the form which carried out the various deformation
  • nonvolatile memory element driving method and nonvolatile memory device are useful as a nonvolatile memory element driving method and memory device used in various electronic devices such as personal computers and portable telephones, respectively. .

Abstract

　安定した記憶動作を実現できる不揮発性記憶素子の駆動方法及び不揮発性記憶装置を提供する。　不揮発性記憶素子の駆動方法であって、不揮発性記憶素子は、第１の端子と第２の端子と抵抗変化層とを具備する抵抗変化素子と、第１の入出力端子と第２の入出力端子とゲート端子とを具備する電界効果トランジスタと、を備え、不揮発性記憶素子の駆動方法は、第１の極性の書き込み電圧パルスを印加することにより、抵抗変化層を低抵抗状態へ変化させる書き込みステップと、第２の極性の消去電圧パルスを印加することにより、抵抗変化層を高抵抗状態へ変化させる消去ステップとを含み、書き込みステップにおいて、第１の入出力端子はソース端子であり、書き込み電圧パルスのパルス幅をＰＷＬＲとし、消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲはＰＷＬＲ＜ＰＷＨＲの関係を満たす。

Description

不揮発性記憶素子の駆動方法及び不揮発性記憶装置
　本発明は、不揮発性記憶素子の駆動方法、及びその方法を実施する不揮発性記憶装置に関する。
　近年、デジタル技術の進展に伴って、携帯情報機器や情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性記憶装置の用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の不揮発性記憶装置として、電気的信号によって抵抗値が可逆的に変化する性質を有する抵抗変化型の不揮発性記憶素子を備えた不揮発性記憶装置の研究開発が進んでいる。
　図２２は、このような不揮発性記憶素子の従来例（例えば、特許文献１及び非特許文献１を参照。）の構成を示す断面図である。この不揮発性記憶素子１０３０は、図２２に示すように、半導体基板１０２４の主面にトランジスタ１０２０と不揮発性記憶部１０１０が形成されている。トランジスタ１０２０は不揮発性記憶部１０１０のビット線への導通を制御する回路を構成するもので、ソース領域１０２５ｂ、ドレイン領域１０２５ａ、ゲート絶縁膜１０２６及びゲート電極１０２７で構成されている。不揮発性記憶部１０１０は、ドレイン領域１０２５ａに接続された下部電極１００２と、電圧パルス又は電流パルスによって抵抗が可逆的に変化する抵抗変化層１００３と、上部電極１００４とを備えている。さらに、半導体基板１０２４上に形成されたトランジスタ１０２０及び不揮発性記憶部１０１０は層間絶縁膜１０２８により覆われ、上部電極１００４は電極配線１０２９に接続されている。
　特許文献１では、抵抗変化層１００３を構成する物質として、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）、又はコバルト酸化物（ＣｏＯ）等が用いられている。このような遷移金属酸化物は閾値以上の電圧又は電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに電圧又は電流が印加されるまでは、その抵抗値を維持しつづけることが知られている。また、非特許文献１では、抵抗変化層１００３を構成する物質として、ＰＣＭＯ（Ｐｒ１－ｘＣａｘＭｎＯ３）が用いられている。ペロブスカイト型金属酸化物も、上記のような抵抗変化特性を示すことが知られている。
特開２００４－３６３６０４号公報
W.W.Zhuang et al., "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance RandomAccess Memory(RRAM)", IEDM Technical Digest,pp.193-196, December 2002
　ところで、抵抗変化型の不揮発性記憶素子の場合、エンデュランス特性(繰り返し書き込み耐性)が問題になることがある。すなわち、所定回数書き込みを繰り返した場合に抵抗変化層の抵抗値の変化が不安定になるため、書き込みエラーが生じ易くなるという問題である。
　本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、エンデュランス特性の向上を図ることができる不揮発性記憶素子の駆動方法及びその方法を実施する不揮発性記憶装置を提供することにある。
　上述した課題を解決するために、本発明の一の態様の不揮発性記憶素子の駆動方法は、前記不揮発性記憶素子は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられ前記第１の端子と前記第２の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層と、を具備する抵抗変化素子と、前記第２の端子に接続された第１の入出力端子と、第２の入出力端子と、前記第１の入出力端子と前記第２の入出力端子間の導通を制御するゲート端子と、を具備する電界効果トランジスタと、を備え、前記不揮発性記憶素子の駆動方法は、前記第１の端子と前記第２の入出力端子間に第１の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、前記第１の端子と前記第２の入出力端子間に前記第１の極性とは異なる第２の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップと、を含み、前記書き込みステップにおいて、前記第１の入出力端子はソース端子であり、前記書き込み電圧パルスのパルス幅をＰＷＬＲとし、前記消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲはＰＷＬＲ＜ＰＷＨＲの関係を満たす。
　本発明に係る不揮発性記憶素子の駆動方法によれば、安定した記憶動作を実現できる。また、この駆動方法を実施する本発明に係る不揮発性記憶装置によれば、良好なエンデュランス特性を有する記憶装置を実現できる。
図１は、本発明の実施の形態１に係る不揮発性記憶素子が具備する抵抗変化素子の構成を示す断面図である。 図２は、本発明の実施の形態１に係る不揮発性記憶素子が具備する抵抗変化素子の電流－電圧特性を示す図である。 図３は、本発明の実施の形態１に係る不揮発性記憶素子の構成の一例を示す回路図であり、（ａ）は不揮発性記憶素子の等価回路図、（ｂ）は不揮発性記憶素子が具備する抵抗変化素子の回路図、（ｃ）は不揮発性記憶素子が具備する電界効果トランジスタの回路図である。 図４は、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。 図５は、本発明の実施の形態１に係る不揮発性記憶素子の電流－電圧特性を示す図である。 図６は、本発明の実施の形態１に係る不揮発性記憶素子の構成例を示す回路図である。 図７は、本発明の実施の形態１に係る不揮発性記憶素子の構成例を示す断面図である。 図８は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを５０ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖ、パルス幅ＰＷＨＲを３００ｎｓとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図９は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを３００ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖ、パルス幅ＰＷＨＲを５０ｎｓとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１０は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを１００ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋１．８Ｖ、パルス幅ＰＷＨＲを１００ｎｓとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１１は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．４Ｖとした場合の抵抗変化素子のエンデュランス特性の良否を調べた結果を示すグラフである。 図１２は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．２Ｖとした場合の抵抗変化素子のエンデュランス特性の良否を調べた結果を示すグラフである。 図１３は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖとした場合の抵抗変化素子のエンデュランス特性の良否を調べた結果を示すグラフである。 図１４は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋１．８Ｖとした場合の抵抗変化素子のエンデュランス特性の良否を調べた結果を示すグラフである。 図１５は、書き込み電圧パルスの電圧値ＶＬＲを－２．２Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．２Ｖとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１６は、書き込み電圧パルスの電圧値ＶＬＲを－２．２Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋１．７Ｖとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１７は、書き込み電圧パルスの電圧値ＶＬＲを－２．２Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１８は、書き込み電圧パルスの電圧値ＶＬＲを－２．２Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．３Ｖとした場合の抵抗変化素子のエンデュランス特性を示すグラフである。 図１９は、エンデュランス特性の良否を調べた結果を示すグラフである。 図２０は、本発明の実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。 図２１は、本発明の実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。 図２２は、従来の不揮発性記憶素子の構成を示す断面図である。
　本発明の一態様に係る不揮発性記憶素子の駆動方法は、前記不揮発性記憶素子は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられ前記第１の端子と前記第２の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層と、を具備する抵抗変化素子と、前記第２の端子に接続された第１の入出力端子と、第２の入出力端子と、前記第１の入出力端子と前記第２の入出力端子間の導通を制御するゲート端子と、を具備する電界効果トランジスタと、を備え、前記不揮発性記憶素子の駆動方法は、前記第１の端子と前記第２の入出力端子間に第１の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、前記第１の端子と前記第２の入出力端子間に前記第１の極性とは異なる第２の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップと、を含み、前記書き込みステップにおいて、前記第１の入出力端子はソース端子であり、前記書き込み電圧パルスのパルス幅をＰＷＬＲとし、前記消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲはＰＷＬＲ＜ＰＷＨＲの関係を満たす。
　この態様によれば、消去時における抵抗変化層の高抵抗状態を、よりリーク電流の少ない緻密な高抵抗状態にすることができる。したがって、書き込み時に、基板バイアス効果によって書き込み電流値が制限されたとしても、抵抗変化層には低抵抗化のための実効電圧を十分印加することができる。その結果、良好なエンデュランス特性を実現できる。言い換えると、基板バイアス効果によって低抵抗変化状態の抵抗値を一定値に留め、かつ、抵抗変化のために十分な実効電圧を印加することができる。
　また、前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値は｜ＶＬＲ｜＝｜ＶＨＲ｜の関係を満たしてもよい。
　この態様によれば、より良好なエンデュランス特性を得ることができる。
　また、前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値は｜ＶＬＲ｜＞｜ＶＨＲ｜の関係を満たしてもよい。
　この態様によれば、電界効果トランジスタにおいて基板バイアス効果が発生したとしても、抵抗変化層を高抵抗状態から低抵抗状態へ変化させる際の電流値を大きくできる。その結果、良好なエンデュランス特性を実現できる。言い換えると、基板バイアス効果によって低抵抗変化状態の抵抗値を一定値に留め、かつ、基板バイアス効果によって制限される電流値を低抵抗化に十分な程度に大きくできる。
　また、前記抵抗変化層がタンタル酸化物を含んで構成され、ＶＬＲ及びＶＨＲの絶対値は、さらに｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖの関係を満たしてもよい。
　この態様によれば、より良好なエンデュランス特性を得ることができる。
　また、前記電界効果トランジスタはＮ型ＭＩＳＦＥＴであり、前記第１の極性は、前記第２の入出力端子の電位が前記第１の端子の電位よりも高くなる極性であってもよい。
　一般的に、電子の移動度は正孔の移動度よりも大きいため、同じゲート絶縁膜の構造（材料および膜厚）で、同じサイズのＭＩＳＦＥＴを作成した場合、Ｎ型ＭＩＳＦＥＴの方がＰ型ＭＩＳＦＥＴより電流駆動能力が大きい。したがってこの態様によれば、そのため、同じ電流駆動能力を有するＭＩＳＦＥＴを作製する場合、Ｎ型ＭＩＳＦＥＴの方が素子サイズを小さくできる。
　また、前記電界効果トランジスタはＰ型ＭＩＳＦＥＴであり、前記第１の極性は、前記第２の入出力端子の電位が前記第１の端子の電位よりも低くなる極性であってもよい。
　また、前記抵抗変化層がタンタル酸化物を含んで構成されてもよい。
　この態様によれば、安定した抵抗変化が実現できる。
　また、前記抵抗変化層は、ＴａＯｘで表される組成を有する酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２のタンタル酸化物を含む第２の領域とを備えてもよい。
　この態様によれば、抵抗変化層に印加された電圧は、相対的に抵抗値の高い第２の領域により多く分配されるため、第２の領域内において抵抗変化現象を安定に発生させることができる。
　また、本発明の一態様に係る不揮発性記憶装置は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられ前記第１の端子と前記第２の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層とを具備する抵抗変化素子と、前記第２の端子に接続された第１の入出力端子と、第２の入出力端子と、前記第１の入出力端子と前記第２の入出力端子間の導通を制御するゲート端子とを具備する電界効果トランジスタと、を備える不揮発性記憶素子と、前記第１の端子と前記第２の入出力端子間に第１の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、前記第１の端子と前記第２の入出力端子間に前記第１の極性とは異なる第２の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップとを実行する電圧印加ユニットと、を備え、前記第１の入出力端子は、前記書き込みステップにおいてソース端子であり、前記電圧印加ユニットは、前記書き込み電圧パルスのパルス幅をＰＷＬＲとし、前記消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲがＰＷＬＲ＜ＰＷＨＲの関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加する。
　この態様によれば、消去時における抵抗変化層の高抵抗状態を、よりリーク電流の少ない緻密な高抵抗状態にすることができる。したがって、書き込み時に、基板バイアス効果によって書き込み電流値が制限されたとしても、抵抗変化層には低抵抗化のための実効電圧を十分印加することができる。その結果、良好なエンデュランス特性を実現できる。言い換えると、基板バイアス効果によって低抵抗変化状態の抵抗値を一定値に留め、かつ、抵抗変化のために十分な実効電圧を印加することができる。
　また、前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、前記電圧印加ユニットは、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＝｜ＶＨＲ｜の関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加してもよい。
　この態様によれば、より良好なエンデュランス特性を得ることができる。
　また、前記電圧印加ユニットは、前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＞｜ＶＨＲ｜の関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加してもよい。
　この態様によれば、電界効果トランジスタにおいて基板バイアス効果が発生したとしても、抵抗変化層を高抵抗状態から低抵抗状態へ変化させる際の電流値を大きくできる。その結果、良好なエンデュランス特性を実現できる。言い換えると、基板バイアス効果によって低抵抗変化状態の抵抗値を一定値に留め、かつ、基板バイアス効果によって制限される電流値を低抵抗化に十分な程度に大きくできる。
　また、前記抵抗変化層は、タンタル酸化物を含んで構成され、前記電圧印加ユニットは、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖの関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加してもよい。
　この態様によれば、より良好なエンデュランス特性を得ることができる。
　また、前記電界効果トランジスタはＮ型ＭＩＳＦＥＴであり、前記電圧印加ユニットは、書き込みステップにおいて、前記第２の入出力端子の電位が前記第１の端子の電位よりも高くなる極性の電圧を印加してもよい。
　一般的に、電子の移動度は正孔の移動度よりも大きいため、同じゲート絶縁膜の構造（材料および膜厚）で、同じサイズのＭＩＳＦＥＴを作成した場合、Ｎ型ＭＩＳＦＥＴの方がＰ型ＭＩＳＦＥＴより電流駆動能力が大きい。したがってこの態様によれば、そのため、同じ電流駆動能力を有するＭＩＳＦＥＴを作製する場合、Ｎ型ＭＩＳＦＥＴの方が素子サイズを小さくできる。
　また、前記電界効果トランジスタはＰ型ＭＩＳＦＥＴであり、前記電圧印加ユニットは、消去ステップにおいて、前記第２の入出力端子の電位が前記第１の端子の電位よりも低くなる極性の電圧を印加してもよい。
　また、前記抵抗変化層は、遷移金属酸化物を含んで構成されていてもよい。
　この態様によれば、安定した抵抗変化が実現できる。
　また、前記遷移金属酸化物は、タンタル酸化物、ジルコニウム酸化物およびハフニウム酸化物からなる群より選択されてもよい。
　また、前記遷移金属酸化物は、ＭＯｘで表される組成を有する酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯｙ（但し、ｘ＜ｙ）で表される組成を有する遷移金属酸化物を含む第２の領域とを有していてもよい。
　この態様によれば、抵抗変化層に印加された電圧は、相対的に抵抗値の高い第２の領域により多く分配されるため、第２の領域内において抵抗変化現象を安定に発生させることができる。
　また、前記第１の領域及び前記第２の領域において、前記遷移金属酸化物の遷移金属元素Ｍが、タンタル、ジルコニウムおよびハフニウムからなる群より選択されてもよい。
　また、前記遷移金属酸化物は、第１の遷移金属をＭと表した場合に、ＭＯｘで表される組成を有する酸素不足型の遷移金属酸化物を含む第１の領域と、前記第１の遷移金属と異なる第２の遷移金属をＮと表した場合に、ＮＯｙで表される組成を有する遷移金属酸化物を含む第２の領域とを有し、前記ＮＯｙの酸素不足度は、前記ＭＯｘの酸素不足度より小さくてもよい。
　また、前記第２の遷移金属Ｎの標準電極電位は、前記第１の遷移金属Ｍの標準電極電位より低くてもよい。
　この態様によれば、第２の領域内における酸化還元反応がより起こりやすくなるため、抵抗変化現象をより安定に起こすことができる。
　以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
　（実施の形態１）
　［抵抗変化素子の構成］
　まず、実施の形態１に係る不揮発性記憶素子が具備する抵抗変化素子の構成について説明する。
　図１は、本実施の形態に係る不揮発性記憶素子が具備する抵抗変化素子１０の構成を示す断面図である。図１に示すように、本実施の形態に係る抵抗変化素子１０は、基板１と、基板１の上に形成された下部電極２と、下部電極２の上に形成された抵抗変化層３と、抵抗変化層３の上に形成された上部電極４とを備えている。下部電極２及び上部電極４は、抵抗変化層３と電気的に接続されている。
　基板１は、例えばシリコン基板により構成される。また、下部電極２及び上部電極４は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｃｕ（銅）、ＴｉＮ（窒化チタン）及びＴａＮ（窒化タンタル）のうちの１つまたは複数の材料を用いて構成される。
　抵抗変化層３は、金属酸化物を含んで構成される。抵抗変化層３は、望ましくは、酸素不足型の遷移金属酸化物を含んで構成される。これにより、安定した抵抗変化が実現できる。抵抗変化層３は、より望ましくは、第１の遷移金属酸化物層３ａと、当該第１の遷移金属酸化物層３ａよりも酸素含有率が大きい第２の遷移金属酸化物層３ｂとが積層されて構成される。このとき、第２の遷移金属酸化物層３ｂは、第１の遷移金属酸化物層３ａよりも酸素含有率が高い。つまり、第２の遷移金属酸化物層３ｂは、第１の遷移金属酸化物層３ａよりも酸素不足度が小さい。また、第１の遷移金属酸化物層３ａの含有する遷移金属と、第２の遷移金属酸化物層３ｂの含有する遷移金属とが同じであっても、異なっていてもよい。なお、抵抗変化層３を単層として形成した後に、フォーミング処理（例えば、高抵抗化電圧パルスと低抵抗化パルスを交互に印加する処理）によって、第１の遷移金属酸化物層３ａに対応する第１の領域と、第２の遷移金属酸化物層３ｂに対応する第２の領域とを電気的に形成してもよい。
　抵抗変化現象は、複数の酸化状態を有する金属酸化物が、酸化還元反応によって状態変化することにより発生すると考えられる。酸化還元反応は、抵抗変化層３に印加される電圧（または電流）により発生する。抵抗変化層３に所定の閾値電圧以上の電圧（または所定の閾値電流以上の電流）が印加された場合、抵抗変化層３に酸化還元反応が発生し、抵抗が変化すると考えられる。抵抗変化層３が、第１の遷移金属酸化物層３ａと第２の遷移金属酸化物層３ｂの積層構造である場合、抵抗変化層３に印加された電圧は、相対的に抵抗値の高い第２の遷移金属酸化物層３ｂにより多く分配され、第２の遷移金属酸化物層３ｂ内において抵抗変化現象を安定に発生させると考えられる。この場合、第２の遷移金属酸化物層３ｂ全体が抵抗変化するのではなく、第２の遷移金属酸化物層３ｂの一部が抵抗変化すると考えられる。
　以下では、第１の遷移金属酸化物層３ａが第１タンタル酸化物層３ａであり、第２の遷移金属酸化物層３ｂが第２タンタル酸化物層３ｂである場合であって、抵抗変化層３が、第１タンタル酸化物層３ａと第２タンタル酸化物層３ｂとが積層されて構成されている場合について説明する。すなわち、第１タンタル酸化物層３ａは酸素不足型のタンタル酸化物で構成されている。このとき、第２タンタル酸化物層３ｂの酸素含有率は、第１タンタル酸化物層３ａの酸素含有率よりも高くなっている。言い換えれば、第２タンタル酸化物層３ｂの酸素不足度は、第１タンタル酸化物層３ａの酸素不足度より小さい。ここで、「酸素不足度」とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対して、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。酸素不足度の小さい酸化物は、化学量論的組成の酸化物により近いため、抵抗値が高い。他方、酸素不足度の大きい酸化物は、酸化物を構成する金属により近いため、抵抗値が低い。また、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。
　第１タンタル酸化物層３ａの組成をＴａＯｘとした場合にｘが０．８以上、１．９以下であり、且つ、第２タンタル酸化物層３ｂの組成をＴａＯｙとした場合にｙが２．１以上、２．５以下であることが望ましい。ｘ及びｙが上記範囲内にあるとき、抵抗変化層３の抵抗値を安定して高速に変化させることができる。したがって、ｘ及びｙは上記の範囲内にあることが好ましい。
　抵抗変化層３の厚みは、抵抗値の変化を得るためには１μｍ以下が好ましい。さらに、抵抗変化層３の厚みを２００ｎｍ以下とすると、パターニングプロセスによる抵抗変化層３の形成を簡便化できる。また、抵抗変化層３の厚みを２００ｎｍ以下とすると、抵抗変化層３の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くできる。他方、電圧パルス印加時のブレークダウン（絶縁破壊）をより確実に回避するという観点からは、抵抗変化層３の厚みは少なくとも５ｎｍ以上であることが好ましい。
　また、第２タンタル酸化物層３ｂの厚みについては、大きすぎると初期抵抗値が高くなりすぎる等の不都合があり、また小さすぎると安定した抵抗変化が得られないという不都合があるため、１ｎｍ以上、８ｎｍ以下程度が好ましい。
　なお、上述のように、抵抗変化層３は、酸素不足型の遷移金属酸化物を含んで構成されればよく、例えば、ハフニウム酸化物、またはジルコニウム酸化物などを用いることができる。酸素不足型の遷移金属酸化物としてハフニウム酸化物を用いた場合、高濃度酸素含有層である第２の遷移金属酸化物層３ｂ（ＨｆＯｙ）の酸素含有率は６４．３ａｔｍ％以上６６．７ａｔｍ％以下（１．８＜ｙ≦２．０）であるのが好ましく、低濃度酸素含有層である第１の遷移金属酸化物層３ａ（ＨｆＯｘ）の酸素含有率は４７．４ａｔｍ％以上６１．５ａｔｍ％以下(０．９≦ｘ≦１．６)であることが好ましい。酸素不足型の遷移金属酸化物としてジルコニウム酸化物を用いた場合、高濃度酸素含有層である第２の遷移金属酸化物層３ｂ（ＺｒＯｙ）の酸素含有率は６５．５ａｔｍ％以上６６．７ａｔｍ％以下（１．９＜ｙ≦２．０）であるのが好ましく、低濃度酸素含有層である第１の遷移金属酸化物層３ａ（ＺｒＯｘ）の酸素含有率は４７．４ａｔｍ％以上５８．３ａｔｍ％以下(０．９≦ｘ≦１．４)であることが好ましい。
　また、第１の遷移金属酸化物層３ａを構成する遷移金属と、第２の遷移金属酸化物層３ｂを構成する遷移金属とは、異なっていてもよい。言い換えると、抵抗変化層３を構成する遷移金属酸化物は、ＭＯｘで表される組成を有する酸素不足型の遷移金属酸化物を含む第１の領域と、ＮＯｙで表される組成を有する遷移金属酸化物を含む第２の領域とを有していてもよい。ここで、第１の遷移金属はＭと表され、第１の遷移金属と異なる第２の遷移金属はＮと表されている。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。その場合、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属の標準電極電位は、第１の遷移金属酸化物層３ａを構成する第１の遷移金属の標準電極電位より小さい方が好ましい。標準電極電位は、その値が大きいほど酸化されにくい特性を示す。すなわち、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属の標準電極電位を、第１の遷移金属酸化物層３ａを構成する第１の遷移金属の標準電極電位より小さくすることで、第２の遷移金属酸化物層３ｂ内における酸化還元反応がより起こりやすくなる。例えば、第２の遷移金属酸化物層３ｂにＴｉＯ２を用い、第１の遷移金属酸化物層３ａに酸素不足型のタンタル酸化物（ＴａＯｘ、０．８≦ｘ≦１．９）を用いるとよい。Ｔｉの標準電極電位は－１．６３ｅＶであり、Ｔａの標準電極電位は－０．６ｅＶであるので、ＴｉＯ２層内での抵抗変化現象がより安定に起きる。
　［抵抗変化素子の製造方法］
　次に、抵抗変化素子１０の製造方法の一例について説明する。
　まず、基板１上に、スパッタリング法により、下部電極２（ＴａＮ）を形成する。その後、Ｔａターゲットをアルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極２の上に第１タンタル酸化物層３ａを形成する。ここで、第１タンタル酸化物層３ａにおける酸素含有率は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、基板温度は特に加熱することなく室温とすることができる。
　次に、第１タンタル酸化物層３ａの最表面を酸化する。当該酸化工程によって、タンタル酸化物層の表面に酸素含有率の高い領域（第２タンタル酸化物層３ｂ）が形成される。一方、当該酸化工程によって酸化が進まなかった領域、すなわち、タンタル酸化物層のうち第２タンタル酸化物層３ｂ以外の領域は、酸素含有率の低い領域（第１タンタル酸化物層３ａ）となる。第１タンタル酸化物層３ａ及び第２タンタル酸化物層３ｂによって抵抗変化層３が構成される。
　このとき、第１タンタル酸化物層３ａ（ＴａＯｘ）の組成、及び第２タンタル酸化物層３ｂ（ＴａＯｙ）の組成を、ｘの値が０．８以上、１．９以下の範囲内（０．８≦ｘ≦１．９）であり、ｙの値が２．１以上の範囲内（２．１≦ｙ）に調整すると、安定した抵抗変化を実現できる。
　次に、抵抗変化層３の上に、スパッタリング法により、上部電極４（Ｉｒ）を形成する。
　なお、下部電極２及び上部電極４並びに抵抗変化層３の大きさ及び形状は、パターニングプロセス条件によって調整できる。
　以上の工程により、抵抗変化素子１０が得られる。
　後述の駆動方法の実施例では、以下の抵抗変化素子１０を用いた。抵抗変化素子１０において、上部電極４及び抵抗変化層３の大きさを０．５μｍ×０．５μｍ（面積０．２５μｍ２）とし、下部電極２と抵抗変化層３とが接する部分の大きさも０．５μｍ×０．５μｍ（面積０．２５μｍ２）とした。上部電極４及び下部電極２の厚みは、いずれも５０ｎｍとした。第１タンタル酸化物層３ａ（ＴａＯｘ）の組成をｘ＝１．５７とし、第２タンタル酸化物層３ｂ（ＴａＯｙ）の組成をｙ＝２．４７とした。抵抗変化層３の厚みを５０ｎｍとし、第１タンタル酸化物層３ａの厚みを４４ｎｍ、第２タンタル酸化物層３ｂの厚みを６ｎｍとした。
　なお、第２タンタル酸化物層３ｂは、タンタル酸化物ターゲットを用いてアルゴンガス及び酸素ガス中でスパッタして形成してもよく、ＣＶＤ法やＡＬＤ法を用いて形成してもよい。
　［抵抗変化素子の特性］
　次に、上述したように構成された本実施の形態に係る抵抗変化素子１０の特性について説明する。
　図２は、本実施の形態に係る不揮発性記憶素子３０が具備する抵抗変化素子１０の電流－電圧特性を示す図である。横軸は、下部電極２に対する上部電極４の電圧値を示しており、縦軸は上部電極４から下部電極２に流れる電流値を示している。図２を参照すると、下部電極２に対して上部電極４がマイナス極性となる電圧パルスを抵抗変化層３に印加したときに、抵抗変化層３が低抵抗化するために電流値が高くなることが確認できる。反対にプラス極性の電圧パルスを抵抗変化層３に印加したときに、抵抗変化層３が高抵抗化するために電流値が低くなることが確認できる。
　この抵抗変化のメカニズムは、以下のように推定される。まず、第２タンタル酸化物層３ｂ中に、抵抗変化を起こす微小領域であるフィラメントパスが形成される。下部電極２に対して上部電極４がプラス極性となる電圧パルスが印加されたとき、第２タンタル酸化物層３ｂ中のフィラメントパスは第１タンタル酸化物層３ａから酸素イオンを受容し、第２タンタル酸化物層３ｂは高抵抗化すると考えられる。反対に、下部電極２に対して上部電極４がマイナス極性となる電圧パルスが印加されたとき、第２タンタル酸化物層３ｂ中のフィラメントパスは、受容した酸素イオンを第１タンタル酸化物層３ａへ拡散し、第２タンタル酸化物層３ｂは低抵抗化すると考えられる。
　［不揮発性記憶素子の構成］
　図３（ａ）は、本実施の形態に係る１トランジスタ／１抵抗変化素子（１Ｔ１Ｒ）で構成される不揮発性記憶素子３０の構成を示す回路図である。不揮発性記憶素子３０は、抵抗変化素子１０とスイッチング素子（電界効果トランジスタ）２０を備える。なお、ＷＬがワード線を、ＳＬがソース線を、ＢＬがビット線をそれぞれ示している。
　図３（ｂ）は、不揮発性記憶素子３０を構成する抵抗変化素子１０の構成を示す回路図である。図３（ｃ）は、不揮発性記憶素子３０を構成する電界効果トランジスタ２０の構成を示す回路図である。言い換えると、図３（ｂ）に示した抵抗変化素子１０と、図３（ｃ）に示した電界効果トランジスタ２０とを接続すると、図３（ａ）に示した不揮発性記憶素子３０が得られる。
　図３（ｂ）に示すように、抵抗変化素子１０は、上部電極４及び下部電極２にそれぞれ端子を有する２端子構造の素子である。抵抗変化素子１０の一方の端子１２は、電界効果トランジスタ２０の１つの端子２１と接続されている。本明細書においては、抵抗変化素子１０の具備する２端子のうち、電界効果トランジスタ２０に接続されている一方の端子１２を第２の端子１２と呼び、電界効果トランジスタ２０に接続されていない他方の端子１１を第１の端子１１と呼ぶ。図３（ｂ）に示す抵抗変化素子１０の回路図記号は、第２の端子１２に対して第１の端子１１がマイナス極性となる電圧パルスを抵抗変化素子１０に印加したときに低抵抗化し、反対にプラス極性の電圧パルスを印加したときに抵抗変化層３が高抵抗化することを表している。
　図３（ｃ）に示すように、電界効果トランジスタ２０は、少なくともソース端子、ドレイン端子、ゲート端子の３端子を有する素子である。本明細書においては、これらの端子のうち、抵抗変化素子１０に接続されている一方の端子２１を第１の入出力端子２１と呼び、トランジスタ動作によって第１の入出力端子２１と導通可能な他方の端子２２を第２の入出力端子２２と呼ぶ。また、トランジスタ動作において、第１の入出力端子２１と第２の入出力端子２２間の導通を制御する端子２３をゲート端子２３と呼ぶ。電界効果トランジスタ２０は、オン状態において、第１の入出力端子２１及び第２の入出力端子２２のうち、一方がソース端子として働き、他方はドレイン端子として働く。ただし、後で詳しく説明するように、どちらがソース端子（あるいはドレイン端子）であるかは、電流の流れる向き、及びキャリアの極性によって決まる。
　電界効果トランジスタ２０は、例えば、ＭＩＳＦＥＴ（金属－絶縁体－半導体　電界効果トランジスタ：Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、あるいはＭＩＳＦＥＴの一種であるＭＯＳＦＥＴ（金属－酸化物－半導体　電界効果トランジスタ：Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。以下、簡便のため、電界効果トランジスタ２０を、単にトランジスタ２０として呼ぶことがある。また、電界効果トランジスタ２０を、実施の形態に合わせて具体的にＭＩＳＦＥＴ２０、Ｎ型ＭＩＳＦＥＴ２０、Ｐ型ＭＩＳＦＥＴ２０と呼ぶこともある。
　図３（ｂ）及び図３（ｃ）では、抵抗変化素子１０及び電界効果トランジスタ２０について、それぞれ別個独立に説明したが、これは簡便に説明するための回路図上の表現である。したがって、例えば、抵抗変化素子１０及び電界効果トランジスタ２０がデバイスとして一体となっていてもよい。例えば、電界効果トランジスタ２０の第１の入出力端子２１が、抵抗変化素子１０の下部電極２を兼ねていてもよい。また、抵抗変化素子１０の第２の端子１２と、電界効果トランジスタ２０の第１の入出力端子２１とは、電気的に接続されていればよい。例えば、抵抗変化素子１０及び電界効果トランジスタ２０間にその他の導電性を有する部材が介在していてもよい。
　図４は、本実施の形態に係る不揮発性記憶素子３０の構成の一例を示す断面図である。不揮発性記憶素子３０は、抵抗変化素子１０と電界効果トランジスタ２０とを備える。なお、図４では、一例として、電界効果トランジスタ２０がＭＩＳＦＥＴ２０である場合について示している。
　抵抗変化素子１０は、図１に示した抵抗変化素子１０と同様に、下部電極２と、抵抗変化層３と、上部電極４とを備え、抵抗変化層３は、第１タンタル酸化物層３ａと第２タンタル酸化物層３ｂを有している。したがって、下部電極２に対して上部電極４がマイナス極性となる電圧パルスを抵抗変化層３に印加したときに、抵抗変化層３が低抵抗化する。反対にプラス極性の電圧パルスを印加したときに抵抗変化層３が高抵抗化する。
　ＭＩＳＦＥＴ２０は、半導体基板２４と、半導体基板２４上に配置された第１の拡散層２５ａ及び第２の拡散層２５ｂと、半導体基板２４上に第１の拡散層２５ａ及び第２の拡散層２５ｂを跨ぐように配置されたゲート絶縁膜２６と、ゲート絶縁膜２６上に配置されたゲート電極２７とを備える。なお、ゲート絶縁膜２６が酸化膜である場合、ＭＩＳＦＥＴ２０は、ＭＯＳＦＥＴとも呼ばれる。ＭＩＳＦＥＴ２０は、種々の公知の方法によって形成できる。ＭＩＳＦＥＴ２０上には、層間絶縁膜２８が形成されており、層間絶縁膜２８内を貫通して、抵抗変化素子１０の下部電極２とＭＩＳＦＥＴ２０の第１拡散層２５ａとを接続する導電ビア２９が形成されている。
　なお、図４に示す抵抗変化素子１０は、第２タンタル酸化物層３ｂが上側に、第１タンタル酸化物層３ａが下側に設けられているが、これとは上下逆に配置してもよい。その場合、下部電極２に対して上部電極４がマイナス極性となる電圧パルスを抵抗変化層３に印加したときに、抵抗変化層３が高抵抗化する。反対にプラス極性の電圧パルスを印加したときに抵抗変化層３が低抵抗化する。
　ＭＩＳＦＥＴ２０において、半導体基板２４と、第１の拡散層２５ａ及び第２の拡散層２５ｂとは反対導電型である。半導体基板２４がＰ型である場合、第１の拡散層２５ａ及び第２の拡散層２５ｂはＮ型である。この場合、ＭＩＳＦＥＴ２０はＮ型ＭＩＳＦＥＴである。反対に、半導体基板２４がＮ型である場合、第１の拡散層２５ａ及び第２の拡散層２５ｂがＰ型である。この場合、ＭＩＳＦＥＴ２０はＰ型ＭＩＳＦＥＴである。図３（ａ）及び図４には、ＭＩＳＦＥＴ２０がＮ型ＭＩＳＦＥＴ２０である場合の接続関係が示されている。なお、後述するように、ＭＩＳＦＥＴ２０がＰ型ＭＩＳＦＥＴ２０である場合には、抵抗変化層３の上下配置が、ＭＩＳＦＥＴ２０がＮ型ＭＩＳＦＥＴ２０である場合の抵抗変化層３の上下配置と反対向きになるように接続される。
　なお、ＭＩＳＦＥＴ２０がＮ型であるとき、多数キャリアは電子である。他方、ＭＩＳＦＥＴ２０がＰ型であるとき、多数キャリアは正孔である。一般的に、電子の移動度は正孔の移動度よりも大きいため、同じゲート絶縁膜２６の構造（材料および膜厚）で、同じサイズのＭＩＳＦＥＴ２０を作成した場合、Ｎ型ＭＩＳＦＥＴの方がＰ型ＭＩＳＦＥＴより電流駆動能力が大きい。そのため、同じ電流駆動能力を有するＭＩＳＦＥＴ２０を作製する場合、Ｎ型ＭＩＳＦＥＴの方が素子サイズを小さくできる。
　図４で示した不揮発性記憶素子３０の断面構造は一例であり、本実施の形態に係る不揮発性記憶素子３０は、抵抗変化素子１０の構造、及び電界効果トランジスタ２０の構造、並びに抵抗変化素子１０と電界効果トランジスタの接続部の構造はこれに限定されない。以下では、説明の簡便のため、特に断らない限り、図３及び図４に示す電界効果トランジスタ２０はＮ型ＭＩＳＦＥＴ２０であるものとして説明する。
　［不揮発性記憶素子の駆動方法］
　次に、上述したように構成された不揮発性記憶素子３０の駆動方法について説明する。なお、以下では、抵抗変化素子１０の抵抗値が所定の高い値（例えば、２００００Ω）にある場合を高抵抗状態といい、同じく所定の低い値（例えば、７００Ω）にある場合を低抵抗状態という。また、本明細書中では、抵抗変化素子１０（または抵抗変化層３）が高抵抗状態から低抵抗状態へ変化することを低抵抗化と呼び、低抵抗状態から高抵抗状態へ変化することを高抵抗化と呼ぶことがある。
　本実施の形態では、不揮発性記憶素子３０に対して、電源等を用いて電圧を印加することにより、抵抗変化層３の抵抗状態を以下のように変化させることができる。
　まず、第１の極性で電圧値がＶＬＲ、パルス幅がＰＷＬＲの電圧パルスを、抵抗変化素子１０の第１の端子１１とトランジスタ２０の第２の入出力端子２２間に印加することにより、抵抗変化層３を高抵抗状態から低抵抗状態へ変化させる。以下では、これを書き込みステップと呼び、このときに印加される電圧パルスを書き込み電圧パルスと呼び、このときに流れる電流を書き込み電流と呼ぶ。本明細書中において、第１の極性とは、抵抗変化層３を高抵抗状態から低抵抗状態へ変化させるのに要する電圧パルスの極性を意味する。例えば、図３（ａ）及び図４に示した接続関係にある場合、抵抗変化素子１０内の上部電極４の電位が、Ｎ型ＭＩＳＦＥＴ２０の第２の拡散層２５ｂの電位に対して相対的に低くなるような電圧の極性が、第１の極性である。このとき、抵抗変化素子１０に印加される電圧は、下部電極２に対して上部電極４がマイナス極性の電圧であるため、抵抗変化層３は高抵抗状態から低抵抗状態へ変化する。
　次に、第１の極性とは異なる第２の極性で電圧値がＶＨＲ、パルス幅がＰＷＨＲの電圧パルスを、抵抗変化素子１０の第１の端子１１とトランジスタ２０の第２の入出力端子２２間に印加する。これにより、抵抗変化層３を低抵抗状態から高抵抗状態へ変化させる。以下では、これを消去ステップと呼び、このときに印加される電圧パルスを消去電圧パルスと呼び、このときに流れる電流を消去電流と呼ぶ。本明細書中において、第２の極性とは、抵抗変化層３を低抵抗状態から高抵抗状態へ変化させるのに要する電圧パルスの極性を意味する。例えば、図３（ａ）及び図４に示した接続関係にある場合、抵抗変化素子１０内の上部電極４の電位が、Ｎ型ＭＩＳＦＥＴ２０の第２の拡散層２５ｂの電位に対して相対的に高くなるような電圧の極性が第２の極性である。このとき、抵抗変化素子１０に印加される電圧は、下部電極２に対して上部電極４がプラス極性の電圧であるため、抵抗変化層３は低抵抗状態から高抵抗状態へ変化する。
　以上の書き込みステップ及び消去ステップを繰り返すことにより、不揮発性記憶素子３０が動作する。
　抵抗変化層３が低抵抗状態及び高抵抗状態の何れの状態にあるかは、所定値の読み出し用の電圧パルス（以下、読み出し電圧パルスと呼ぶ）を印加して判定される。具体的には、読み出し電圧パルスを抵抗変化素子１０の第１の端子１１とトランジスタ２０の第２の入出力端子２２間に印加することにより、このときに抵抗変化層３を流れる電流（以下、読み出し電流と呼ぶ）の電流値に応じて抵抗変化素子１０が高抵抗状態か低抵抗状態かが判定される。
　読み出し電圧パルスによって抵抗変化素子１０に印加される電圧値の大きさ（絶対値）は、抵抗変化層３に抵抗変化をもたらす閾値電圧よりも小さい。したがって、読み出し電圧パルスは、抵抗変化素子１０の抵抗状態に影響を及ぼさない。例えば、抵抗変化層３が低抵抗状態にある場合に、第１の極性の読み出し電圧パルスが抵抗変化素子１０及びトランジスタ２０間に印加されたとしても、抵抗変化層３の抵抗状態は変化せず、低抵抗状態のままで維持される。同様にして、抵抗変化層３が高抵抗状態にある場合に、第２の極性の読み出し電圧パルスが抵抗変化素子１０及びトランジスタ２０間に印加されたとしても、抵抗変化層３の抵抗状態は変化せず、高抵抗状態のままで維持される。
　本実施の形態に係る不揮発性記憶素子３０に対して上記の駆動方法を実行すると、不揮発性記憶素子３０を１つのメモリセルとして使用できる。例えば、抵抗変化層３が低抵抗状態にある場合を「１」に対応させ、高抵抗状態にある場合を「０」に対応させることにより、１ビットのメモリセルとなる。
　［不揮発性記憶素子の接続関係と基板バイアス効果］
　本実施の形態に係る不揮発性記憶素子３０は、書き込みステップにおいて、第１の入出力端子２１がソース端子となるように接続されている。言い換えると、書き込みステップにおいて、電界効果トランジスタ２０の端子のうち、抵抗変化素子１０と接続されている側の端子が、ソース端子となっている。
　本明細書中において、「ソース」とは、電界効果トランジスタ２０における多数キャリアの供給源を意味する。一方、「ドレイン」とは、電界効果トランジスタ２０における多数キャリアの吸入口を意味する。第１の入出力端子２１及び第２の入出力端子２２のうち、一方がソース端子であるとき、他方がドレイン端子である。同様にして、第１の拡散層２５ａ及び第２の拡散層２５ｂのうち、一方がソース領域であるとき、他方がドレイン領域である。なお、電界効果トランジスタ２０がＮ型であるとき、多数キャリアは電子である。他方、電界効果トランジスタ２０がＰ型であるとき、多数キャリアは正孔である。
　本実施の形態に係る電界効果トランジスタ２０のように電流が双方向に流れる場合、電流の流れる方向によってソース及びドレインが切り替わる。本実施の形態では、不揮発性記憶素子３０に印加される電圧の極性が、書き込みステップと消去ステップとで反対極性であるため、これに伴ってソースとドレインとが逆転する。すなわち、書き込みステップにおけるソース又はドレインは、消去ステップにおけるドレイン又はソースとなる。
　電界効果トランジスタ２０がＮ型ＭＩＳＦＥＴ２０である場合、オン電流が第１の入出力端子２１から第２の入出力端子２２へ流れるとき、第１の入出力端子２１はドレイン端子であり、第２の入出力端子２２はソース端子である。一方、オン電流が第２の入出力端子２２から第１の入出力端子２１へ流れるとき、第１の入出力端子２１はソース端子であり、第２の入出力端子２２はドレイン端子である。
　電界効果トランジスタ２０がＰ型ＭＩＳＦＥＴ２０である場合、オン電流が第１の入出力端子２１から第２の入出力端子２２へ流れるとき、第１の入出力端子２１はソース端子であり、第２の入出力端子２２はドレイン端子である。一方、オン電流が第２の入出力端子２２から第１の入出力端子２１へ流れるとき、第１の入出力端子２１はドレイン端子であり、第２の入出力端子２２はソース端子である。
　電界効果トランジスタ２０がＮ型ＭＩＳＦＥＴ２０である場合、書き込みステップにおいて、図３（ａ）及び図４の不揮発性記憶素子３０に印加される書き込み電圧パルスは、上述の通り、抵抗変化素子１０内の上部電極４の電位（第１の端子１１の電位）が、Ｎ型ＭＩＳＦＥＴ２０の第２の拡散層２５ｂの電位（第２の入出力端子２２の電位）に対して相対的に低い電圧パルスである。このとき、電流は、第２の入出力端子２２から、第１の入出力端子２１、第２の端子１２、第１の端子１１の順で流れる。すなわち、書き込みステップにおいて、Ｎ型ＭＩＳＦＥＴ２０の第１の入出力端子２１がソース端子となる。
　同様に考えると、消去ステップにおいて、図３（ａ）及び図４の不揮発性記憶素子３０に印加される消去電圧パルスは、書き込みステップの場合と比べて電圧の極性が反対になるため、Ｎ型ＭＩＳＦＥＴ２０の第２の入出力端子２２がソース端子となる。
　電界効果トランジスタ２０がＰ型ＭＩＳＦＥＴ２０である場合、後述するように、抵抗変化層３の上下配置が、電界効果トランジスタ２０がＰ型ＭＩＳＦＥＴ２０である場合の反対になる。したがって、書き込みステップにおいて、不揮発性記憶素子３０に印加される書き込み電圧パルスは、抵抗変化素子１０内の上部電極４の電位（第１の端子１１の電位）が、Ｐ型ＭＩＳＦＥＴ２０の第２の拡散層２５ｂの電位（第２の入出力端子２２の電位）に対して相対的に高い電圧パルスである。このとき、電流は、第１の端子１１から第２の端子１２、第１の入出力端子２１、第２の入出力端子２２の順で流れる。このとき、Ｐ型ＭＩＳＦＥＴ２０を流れる多数キャリアは正孔である。したがって、書き込みステップにおいて、Ｐ型ＭＩＳＦＥＴ２０の第１の入出力端子２１がソース端子となる。
　同様に考えると、消去ステップにおいて、不揮発性記憶素子３０に印加される消去電圧パルスは、書き込みステップの場合と比べて電圧の極性が反対になるため、Ｐ型ＭＩＳＦＥＴ２０の第２の入出力端子２２がソース端子となる。
　以下に、本実施形態の不揮発性記憶素子３０の接続関係と、基板バイアス効果（ｂｏｄｙ　ｅｆｆｅｃｔ）の関連について、図３（ａ）及び図４の不揮発性記憶素子３０を用いて説明する。以下で説明する基板バイアス効果の影響は、電界効果トランジスタ２０がＮ型ＭＩＳＦＥＴ２０である場合を例として説明するが、後述するように、電界効果トランジスタ２０がＮ型ＭＩＳＦＥＴ２０である場合に限らない。
　書き込みステップにおいて、書き込み電圧は、抵抗変化素子１０の第１の端子１１に相対的に低い電位を、Ｎ型ＭＩＳＦＥＴ２０の第２の入出力端子２２に相対的に高い電位を与える。このとき、Ｎ型ＭＩＳＦＥＴ２０のソース電位（第１の入出力端子２１の電位）は、Ｎ型ＭＩＳＦＥＴ２０のオン抵抗値と抵抗変化素子１０の抵抗値との分圧関係で決まる。具体的には、抵抗変化素子１０による電圧上昇の分、抵抗変化素子１０の第１の端子１１に比べて、ソース電位が高くなる。これにより、Ｎ型ＭＩＳＦＥＴ２０において、基板バイアス効果の影響が大きくなり、Ｎ型ＭＩＳＦＥＴ２０のオン電流値が制限される。その結果、Ｎ型ＭＩＳＦＥＴ２０に接続されている抵抗変化素子１０に流れる電流値も制限される。
　一方、消去ステップにおいて、Ｎ型ＭＩＳＦＥＴ２０のソース電位（第２の入出力端子２２の電位）は、抵抗変化素子１０による電圧降下の影響を受けず、第２の入出力端子２２に印加される電位によって決まる。これは、Ｎ型ＭＩＳＦＥＴ２０のソース端子（第２の入出力端子２２）が、不揮発性記憶素子３０の一端であることに起因する。例えば、Ｎ型ＭＩＳＦＥＴ２０のソース電位（第２の入出力端子２２の電位）は、半導体基板２４の電位とほぼ同じに維持される。そのため、ＭＩＳＦＥＴ２０に生じる基板バイアス効果の影響は小さく、Ｎ型ＭＩＳＦＥＴ２０のオン電流値を比較的大きく採ることができる。その結果、これに接続されている抵抗変化素子１０に流れる電流値も比較的大きく採ることができる。
　本実施の形態によれば、書き込みステップで書き込み電流を制限し、消去ステップでより大きな消去電流を流すような接続関係および駆動方法としている。これにより、抵抗変化素子１０の抵抗変化を安定的に得ることができる。以下に、その理由について説明する。
　書き込みステップにおいて、抵抗変化層３に印加される電圧値の大きさが低抵抗化に要する閾値以上の大きさの電圧値であれば、抵抗変化層３の抵抗値の減少が急激に発生し、抵抗変化素子１０を流れる書き込み電流の電流値の増大が急激に進行する。このとき、基板バイアス効果を用いて、この電流値を制限すると、これらの進行を適切な状態に留めることができる。その結果、低抵抗状態の抵抗値を、一定の低抵抗値に留めることができる。
　他方、消去ステップにおいて、抵抗変化層３を安定に高抵抗化させるためには、消去電流を、書き込み電流（低抵抗化時に制限を受けた電流）に比べて電流値の絶対値が大きく、書き込み電流とは逆極性の電流とする必要がある。したがって、トランジスタの基板バイアス効果を小さくし、トランジスタを流れる電流値を大きくすることにより、高抵抗状態を安定して発現させることができる。
　図５に、本実施の形態に係る不揮発性記憶素子３０の電流－電圧特性を示す。このように、本実施の形態に係る不揮発性記憶素子３０は、抵抗変化素子１０を低抵抗化する際に、ある値以上の大きさの電圧値を有する電圧パルス（図５において、－１．８Ｖより絶対値が大きい電圧）を印加しても、抵抗変化素子１０を流れる電流値が制限されるため、抵抗変化素子１０はほぼ一定の低抵抗状態に留まっている（電流値が約－１７０μＡの辺り）。不揮発性記憶素子３０に印加される電圧が増加しても不揮発性記憶素子３０に流れる電流がほぼ一定なのは、トランジスタが定電流源として機能しているためである。また、抵抗変化素子１０を高抵抗化する際に、低抵抗化の際に抵抗変化素子１０を流れた電流値以上の電流（約２１０μＡ）を、抵抗変化素子１０に流すと、より安定した高抵抗状態を示すようになる。
　［不揮発性記憶素子のその他の構成］
　上述の基板バイアス効果を利用して安定的な抵抗変化を発現させたい場合、不揮発性記憶素子３０は、書き込みステップにおいて、第１の入出力端子２１がソース端子となるように接続（いわゆるソースフォロワ接続）されていればよく、図３及び図４の構成に限らない。以下に、その他の接続例について説明する。
　図６（ａ）～図６（ｆ）は、図３で説明した不揮発性記憶素子３０を含め、第１の入出力端子２１がソース端子となるように接続されている、不揮発性記憶素子３０を示す回路図である。
　図６（ａ）～図６（ｃ）は、電界効果トランジスタ２０としてＮ型ＭＩＳＦＥＴ２０を備える不揮発性記憶素子３０である。このとき、不揮発性記憶素子３０に印加される書き込み電圧パルスの極性は、Ｎ型ＭＩＳＦＥＴ２０の第２の入出力端子２２の電位が、抵抗変化素子１０の第１の端子１１の電位よりも高くなる極性である。また、図６（ａ）～図６（ｃ）の抵抗変化素子１０は、第２の端子１２に対して第１の端子１１がマイナス極性となる電圧パルスを抵抗変化素子１０に印加したときに低抵抗化し、反対にプラス極性の電圧パルスを印加したときに抵抗変化層３が高抵抗化する条件を満たす素子であればよい。なお、抵抗変化素子１０は、書き込みステップ（抵抗変化素子１０の低抵抗化）において、抵抗変化素子１０に流れる電流値に依存して低抵抗状態の抵抗値が決まる素子であることが望ましい。基板バイアス効果による電流制限の効果を活かすためである。
　図６（ａ）に、図３の構成において電界効果トランジスタ２０をＮ型ＭＩＳＦＥＴとした場合における、抵抗変化素子１０の構成、及び抵抗変化素子１０とＮ型ＭＩＳＦＥＴの接続例を示す。図６（ｂ）に、抵抗変化素子１０が図６（ａ）と同一の構成であり、ビット線とソース線の接続関係が図６（ａ）と反対である場合における、抵抗変化素子１０とＮ型ＭＩＳＦＥＴの接続例を示す。図６（ｃ）に、抵抗変化素子１０が図６（ａ）と同一の構成であり、固定された基準電圧を供給する基準電源にソース線を接続した場合における、抵抗変化素子１０とＮ型ＭＩＳＦＥＴの接続例を示す。この場合、基準電圧に対するビット線電圧を高くするか、低くするかで書き込み状態を制御する。
　図６（ｄ）～図６（ｆ）は、電界効果トランジスタ２０としてＰ型ＭＩＳＦＥＴ２０を備える不揮発性記憶素子３０である。Ｐ型ＭＩＳＦＥＴ２０を用いる場合、抵抗変化素子１０は、図６（ａ）～図６（ｃ）に示す抵抗変化素子１０とは逆向きに接続される。これは、Ｐ型ＭＩＳＦＥＴ２０における、電流の流れる方向に対するソースとドレインの規定が、Ｎ型ＭＩＳＦＥＴ２０をおける、電流の流れる方向に対するソースとドレインの規定と反対になるためである。このような接続関係を選ぶことにより、一方で書き込みステップにおいて基板バイアス効果の影響を大きくし、他方で消去ステップにおいて基板バイアス効果を小さくすることができる。
　電界効果トランジスタ２０としてＰ型ＭＩＳＦＥＴ２０を備える場合、不揮発性記憶素子３０に印加される書き込み電圧パルスの極性は、Ｐ型ＭＩＳＦＥＴ２０の第２の入出力端子２２の電位が、抵抗変化素子１０の第１の端子１１の電位よりも低くなる極性である。また、図６（ｄ）～図６（ｆ）に示す抵抗変化素子１０は、第２の端子１２に対して第１の端子１１がプラス極性となる電圧パルスを抵抗変化素子１０に印加したときに低抵抗化し、反対にマイナス極性の電圧パルスを印加したときに抵抗変化層３が高抵抗化する条件を満たす素子であればよい。なお、抵抗変化素子１０は、書き込みステップ（抵抗変化素子１０の低抵抗化）において、抵抗変化素子１０に流れる電流値に依存して低抵抗状態の抵抗値が決まる素子であることが望ましい。基板バイアス効果による電流制限の効果を活かすためである。
　図６（ｄ）に示す抵抗変化素子１０は、書き込みステップ及び消去ステップにおける電圧の極性、電流の流れる方向が、図６（ａ）に示す抵抗変化素子１０と逆になっている。この場合、Ｐ型ＭＩＳＦＥＴの基板電圧は、例えば、電源電圧ＶＤＤなどの高電位が供給される。また、図６（ｄ）の不揮発性記憶素子３０をメモリセルとして用いる場合、図６（ａ）の不揮発性記憶素子３０をメモリセルとして用いる場合に対して、メモリセル選択の際にワード線に印加する電圧の極性が逆になっている。その他の制御方法は図６（ａ）のＮ型ＭＩＳＦＥＴで構成した場合と同じである。図６（ｅ）に、抵抗変化素子１０が図６（ｄ）と同一の構成であり、ビット線とソース線の接続関係が図６（ｄ）と反対である場合における、抵抗変化素子１０とＰ型ＭＩＳＦＥＴ２０の接続例を示す。図６（ｆ）に、抵抗変化素子１０が図６（ｅ）と同一の構成であり、固定された基準電圧を供給する基準電源にソース線を接続した場合における、抵抗変化素子１０とＰ型ＭＩＳＦＥＴ２０の接続例を示す。この場合、基準電圧に対するビット線電圧を高くするか、低くするかで書き込み状態を制御する。
　なお、図６（ａ）～図６（ｆ）に示す不揮発性記憶素子３０はあくまでも一例であり、本実施の形態はその他の接続例にも適用できる。例えば、図６（ｃ）および図６（ｆ）において、ビット線と基準電位とを逆にして、電界効果トランジスタ２０の第２の入出力端子２２に基準電源を接続することもできる。
　図７（ａ）～図７（ｆ）は、それぞれ図６（ａ）～図６（ｆ）の回路を実現するための、抵抗変化素子１０の構成の例を示す断面図である。図７（ａ）～図７（ｃ）は、例えば、図２に示した構成と同様に、抵抗変化層３のうち、上部電極４側に酸素含有率の高い第２タンタル酸化物層３ｂを、下部電極２側に酸素含有率の低い第１タンタル酸化物層３ａを備えている。図７（ｄ）～図７（ｆ）は、例えば、図２に示した構成と反対に、抵抗変化層３のうち、上部電極４側に酸素含有率の低い第１タンタル酸化物層３ａを、下部電極２側に酸素含有率の高い第２タンタル酸化物層３ｂを備えている。
　なお、本実施の形態に係る抵抗変化素子１０の構成はこれに限定されない。上述のとおり、第１の入出力端子２１がソース端子となるように接続されていればよい。この接続関係は、抵抗変化素子１０に印加される電圧パルスの極性（電流の方向）と、抵抗変化素子１０の抵抗変化の方向（低抵抗化または高抵抗化）とによって決まる。すなわち、抵抗変化素子１０はどのような構成であっても良く、バイポーラ駆動の抵抗変化素子１０であれば、接続関係を適宜選んで適用できる。したがって、抵抗変化層３は、単層であっても、２層以上の積層構造であってもよい。また、抵抗変化層３の材料としては、タンタル酸化物の他にも、ＰＣＭＯ等のペロブスカイト系金属酸化物を用いることができる。抵抗変化層３が単層の場合は、フォーミング処理（例えば、高抵抗化電圧パルスと低抵抗化パルスを交互に印加する処理）により、電気的に高抵抗層を形成してもよい。
　抵抗変化層３の低抵抗状態の抵抗値が、抵抗変化層３を流れる電流値に依存するような材料としては、タンタル酸化物の他にも、ジルコニウム（Ｚｒ）酸化物、ハフニウム（Ｈｆ）酸化物等の、酸素不足型の遷移金属酸化物を用いることができる。酸素不足型の遷移金属酸化物とは、化学量論的組成を有する遷移金属酸化物（通常は絶縁体）の組成より酸素含有量が少ない遷移金属酸化物を指す。これらの材料についても、積層構造で構成することができる。積層構造において、適切に酸素含有率を設定することによって、良好な抵抗変化を実現できる。また、抵抗変化層３の抵抗変化の方向（低抵抗化または高抵抗化）を予め規定することもできる。
　ジルコニウム酸化物の積層構造を採用する場合は、第１ジルコニウム酸化物の組成をＺｒＯｘとし、第２ジルコニウム酸化物の組成をＺｒＯｙとすると、ｘが０．９以上、１．４以下程度であって、ｙが１．８以上、２.０以下程度であることが好ましい。
　また、ハフニウム酸化物の積層構造を採用する場合は、第１ハフニウム酸化物の組成をＨｆＯｘとし、第２ハフニウム酸化物の組成をＨｆＯｙとすると、ｘが０．９以上、１．６以下程度であって、ｙが１．８９以上、１．９７以下程度であることが好ましい。
　［不揮発性記憶素子の駆動電圧］
　本実施の形態では、書き込み電圧パルスのパルス幅をＰＷＬＲとし、消去電圧パルスのパルス幅をＰＷＨＲとした場合に、それらパルス幅がＰＷＬＲ＜ＰＷＨＲを満たすようにする。これにより、消去時における抵抗変化層３の高抵抗状態を、よりリーク電流の少ない緻密な高抵抗状態にすることができるため、書き込み時に、基板バイアス効果によって書き込み電流値が制限されたとしても、抵抗変化層３には低抵抗化のための実効電圧を十分印加することができる。その結果、良好なエンデュランス特性を実現できる。言い換えると、基板バイアス効果によって低抵抗変化状態の抵抗値を一定値に留め、かつ、抵抗変化のために十分な実効電圧を印加することができる。
　これに対し、パルス幅をＰＷＬＲ＞ＰＷＨＲとした場合、抵抗変化層３の高抵抗状態は、リーク電流が比較的大きな、あまり緻密でない高抵抗状態になるため、書き込み時には、抵抗変化層３を低抵抗化させるために必要な実効電圧を十分印加できず、その結果、抵抗変化層３が高抵抗化したままで低抵抗化しないという現象（以下、「ＨＲ張り付きエラー」という）が引き起こされる問題がある。
　また、抵抗変化層３がタンタル酸化物から構成される場合、書き込み電圧パルスおよび消去電圧パルスの電圧値の絶対値が｜ＶＬＲ｜＝｜ＶＨＲ｜を満たすことが望ましい。これにより、より良好なエンデュランス特性が得られる。
　以下、不揮発性記憶素子３０に印加される書き込み電圧パルスおよび消去電圧パルスと、エンデュランス特性との関係について、以下の実施例を用いて説明する。
　図８から図１０に、書き込み電圧パルスの電圧値ＶＬＲおよびパルス幅ＰＷＬＲ、ならびに消去電圧パルスの電圧値ＶＨＲおよびパルス幅ＰＷＨＲを変化させた場合の抵抗変化層３のエンデュランス特性結果を示す。図８は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを５０ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖ、パルス幅ＰＷＨＲを３００ｎｓとした場合の抵抗変化層３のエンデュランス特性を示すグラフである。図９は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを３００ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖ、パルス幅ＰＷＨＲを５０ｎｓとした場合の抵抗変化層３のエンデュランス特性を示すグラフである。図１０は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖ、パルス幅ＰＷＬＲを１００ｎｓとし、消去電圧パルスの電圧値ＶＨＲを＋１．８Ｖ、パルス幅ＰＷＨＲを１００ｎｓとした場合の抵抗変化層３のエンデュランス特性を示すグラフである。また、横軸の繰り返し回数は対数表示されており、１．Ｅ＋０２とは、１００、１．Ｅ＋０３とは、１０００、１．Ｅ＋０４とは、１００００を意味する。
　なお、本実施例においては、図６（ａ）及び図７（ａ）に示す不揮発性記憶素子３０を用いた。すなわち、電界効果トランジスタ２０は、Ｎ型ＭＩＳＦＥＴ２０である。また、本実施例では、Ｎ型ＭＩＳＦＥＴ２０のゲート電圧Ｖｇはいずれも２．４Ｖとした。
　以下で説明する図８～図１０において、縦軸は、不揮発性記憶素子３０に読み出し電圧（０．４Ｖ）を印加したときに流れる読み出し電流の電流値を、横軸は、書き込みステップ及び消去ステップを交互に繰り返し行ったときの繰り返し回数をそれぞれ示している。なお、繰り返し回数は、書き込みステップと消去ステップの１サイクルを１回とカウントしている。
　図８～図１０において、グラフの各ポイントは、便宜上、１ポイント毎に複数回数分の読み出し電流値の分布を示している。具体的には、繰り返し回数が１００回から１０００回までは、書き込みステップ及び消去ステップを３４回繰り返したときの読み出し電流の電流値の分布をポイント毎に示しており、また、繰り返し回数が１０００回から１００００回までは、書き込みステップ及び消去ステップを４９０回繰り返したときの読み出し電流の電流値の分布をポイント毎に示している。以下では、本実施例において繰り返し回数の基準とした１００００回を、「基準エンデュランス回数」と呼ぶ。
　図８～図１０において、各ポイントにおけるバーは、読み出し電流の電流値の分布を示しており、各ポイントにおける丸印は該電流値の中央値を示している。黒色で塗りつぶされた丸印は書き込みステップを行った後における読み出し電流の電流値の中央値を、白色の丸印は消去ステップを行った後における読み出し電流の電流値の中央値をそれぞれ示している。
　図８は、ＰＷＬＲを５０ｎｓとし、ＰＷＨＲを３００ｎｓとした場合（ＰＷＬＲ＜ＰＷＨＲ）の抵抗変化層３のエンデュランス特性を示すグラフである。図８に示すとおり、基準エンデュランス回数である１００００回まで、ＨＲ張り付きエラーが発生せず、しかも、ウインドウがある状態が維持された。これは、ＰＷＬＲ＜ＰＷＨＲとした場合に、良好なエンデュランス特性を実現できることを示している。
　図９は、ＰＷＬＲを３００ｎｓとし、ＰＷＨＲを５０ｎｓとした場合（ＰＷＬＲ＞ＰＷＨＲ）の抵抗変化層３のエンデュランス特性を示すグラフである。
　図９に示すとおり、繰り返し回数が基準エンデュランス回数である１００００回に到達する前において、書き込みステップを行った後であっても高抵抗状態から低抵抗状態へ変化せず、高抵抗状態のままの現象が見られた（図９において「ＨＲ張り付きエラー」と付記した箇所を参照）。これは、上述したとおり、ＰＷＬＲ＞ＰＷＨＲとした場合に、このようなＨＲ張り付きエラーが発生し、エンデュランス特性の低下を招くことを示している。
　図１０は、ＰＷＬＲを１００ｎｓとし、ＰＷＨＲを１００ｎｓとした場合（ＰＷＬＲ＝ＰＷＨＲ）の抵抗変化層３のエンデュランス特性を示すグラフである。図１０に示すとおり、繰り返し回数が基準エンデュランス回数である１００００回まで、ＨＲ張り付きエラーが発生しなかった。しかしながら、図１０に示されるように、基準エンデュランス回数である１００００回に到達する前に、黒色の丸印から下に伸びるバーと白色の丸印から上に伸びるバーとが近接または重なった状態が見られた（図１０において「ウインドウがない」と付記した箇所を参照）。以下では、双方のバーが近接または重なっていることを「ウインドウがない」と呼び、双方のバーが十分に離れていることを「ウインドウがある」と呼ぶ。ウインドウがない状態が発生すると、低抵抗状態と高抵抗状態との区別が困難になるため、読み出しエラー等が発生するおそれがある。したがって、図１０に示される例では、読み出しエラー等により、記憶動作の安定性の低下を招くことを示している。
　図１１～図１４は、ＰＷＬＲおよびＰＷＨＲの組み合わせを変えて得られた結果を、縦軸をＰＷＨＲ、横軸をＰＷＬＲとしてまとめた、エンデュランス特性の良否を示すグラフである。ここで、基準エンデュランス回数である１００００回に達するまでＨＲ張り付きエラーが発生せず、ウインドウありの状態で駆動する場合を、白い丸印の記号で示し、基準エンデュランス回数である１００００回に達するまでＨＲ張り付きエラーが発生しないものの、ウインドウなしの状態が発生する場合を、黒い三角印の記号で示し、基準エンデュランス回数である１００００回未満でＨＲ張り付きエラーが発生する場合を、バツ印の記号で示している。
　図１１～図１４は、書き込み電圧パルスの電圧値ＶＬＲをいずれも－２．４Ｖとし、消去電圧パルスの電圧値をそれぞれ＋２．４Ｖ、＋２．２Ｖ、＋２．０Ｖ、＋１．８Ｖとした場合の抵抗変化層３のエンデュランス特性を示すグラフである。また、電界効果トランジスタ２０のゲート電圧Ｖｇは、いずれの場合も２．４Ｖとした。
　図１１は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．４Ｖとした場合（│ＶＬＲ│＝│ＶＨＲ│）の抵抗変化層３のエンデュランス特性を示すグラフである。図１１に示すように、ＰＷＨＲ＝ＰＷＬＲ及びＰＷＬＲ＞ＰＷＨＲの場合において、基準エンデュランス回数未満でＨＲ張り付きエラーが発生した（図１１中のバツ印の記号）。ＰＷＬＲ＜ＰＷＨＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動した（白い丸印の記号）。
　図１２は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．２Ｖとした場合（│ＶＬＲ│＞│ＶＨＲ│）の抵抗変化層３のエンデュランス特性を示すグラフである。図１２に示すように、ＰＷＬＲ＞ＰＷＨＲの場合において、基準エンデュランス回数未満でＨＲ張り付きエラーが発生したもの（図１２中のバツ印の記号）と、基準エンデュランス回数に達するまでＨＲ張り付きエラーが発生しなかったが、ウインドウなしの状態が発生したもの（黒い三角印の記号）とが混在した結果が得られた。ＰＷＨＲ＝ＰＷＬＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動したもの（白い丸印の記号）と、基準エンデュランス回数未満でＨＲ張り付きエラーが発生したもの（バツ印の記号）とが混在した結果が得られた。ＰＷＬＲ＜ＰＷＨＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動した（白い丸印の記号）。
　図１３は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋２．０Ｖとした場合（│ＶＬＲ│＞│ＶＨＲ│）の抵抗変化層３のエンデュランス特性を示すグラフである。図１３に示すように、ＰＷＬＲ＞ＰＷＨＲの場合において、基準エンデュランス回数未満でＨＲ張り付きエラーが発生したもの（図１３中のバツ印の記号）と、基準エンデュランス回数に達するまでＨＲ張り付きエラーが発生しなかったが、ウインドウなしの状態が発生したもの（黒い三角印の記号）とが混在した結果が得られた。ＰＷＨＲ＝ＰＷＬＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動したもの（白い丸印の記号）と、基準エンデュランス回数未満でＨＲ張り付きエラーが発生したもの（バツ印の記号）とが混在した結果が得られた。ＰＷＬＲ＜ＰＷＨＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動した（白い丸印の記号）。
　図１４は、書き込み電圧パルスの電圧値ＶＬＲを－２．４Ｖとし、消去電圧パルスの電圧値ＶＨＲを＋１．８Ｖとした場合（│ＶＬＲ│＞│ＶＨＲ│）の抵抗変化層３のエンデュランス特性を示すグラフである。図１４に示すように、ＰＷＬＲ＞ＰＷＨＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーが発生しなかったが、ウインドウなしの状態が発生した（図１４中の黒い三角印の記号）。ＰＷＨＲ＝ＰＷＬＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動したもの（白い丸印の記号）と、基準エンデュランス回数未満でＨＲ張り付きエラーが発生したもの（バツ印の記号）とが混在した結果が得られた。ＰＷＬＲ＜ＰＷＨＲの場合において、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動した（白い丸印の記号）。
　以上の図１１～図１４に示される何れの結果においても、ＰＷＬＲ＜ＰＷＨＲの場合に、基準エンデュランス回数に達するまでＨＲ張り付きエラーも発生せず、ウインドウありで駆動している（白い丸印の記号）。したがって、書き込み電圧パルスのパルス幅ＰＷＬＲおよび消去電圧パルスのパルス幅ＰＷＨＲがＰＷＬＲ＜ＰＷＨＲとの条件を満たす場合に、良好なエンデュランス特性を実現することが可能であることが分かる。また、ＰＷＨＲ＝ＰＷＬＲの場合は、ＰＷＬＲ及びＰＷＨＲの値並びにＶＬＲ及びＶＨＲの値によってエンデュランス特性の良否が異なり、ＰＷＬＲ及びＰＷＨＲの値が比較的大きいときには良好なエンデュランス特性を得られることが確認できる。他方、ＰＷＬＲ＞ＰＷＨＲの場合はエンデュランス特性が低下しており、好ましくないことが確認できる。
　なお、上記した実施例によって確認された、ＰＷＬＲ＜ＰＷＨＲとすることによる効果は、抵抗変化層３に低抵抗化のために十分な実効電圧を印加することにより、良好なエンデュランス特性を実現するものである。そのため、本実施例の抵抗変化材料に限らず、他の抵抗変化材料を用いた場合にも、同様の効果が得られると推定される。
　また、図１２～１４は、書き込み電圧パルスの電圧値ＶＬＲと消去電圧パルスの電圧値ＶＨＲとが、│ＶＬＲ│＞│ＶＨＲ│を満たす場合の結果である。このとき、上述の図１２～図１４に示される結果において、ＰＷＬＲ＞ＰＷＨＲまたはＰＷＬＲ＝ＰＷＨＲの場合であっても、基準エンデュランス回数に達するまでＨＲ張り付きエラーが発生しないもの（白い丸印の記号または黒い三角印の記号）が確認された。他方、図１１は、書き込み電圧パルスの電圧値ＶＬＲと消去電圧パルスの電圧値ＶＨＲとが、│ＶＬＲ│＝│ＶＨＲ│を満たす場合の結果である。このとき、図１１に示される結果において、ＰＷＬＲ＞ＰＷＨＲおよびＰＷＬＲ＝ＰＷＨＲの場合には、基準エンデュランス回数未満でＨＲ張り付きエラーが発生した（バツ印の記号）。以上の結果から、ＰＷＬＲ＜ＰＷＨＲの場合に良好なエンデュランス特性を得られるという技術思想は、｜ＶＬＲ｜＝｜ＶＨＲ｜の場合により顕著であり、｜ＶＬＲ｜＝｜ＶＨＲ｜という条件と強い関連性があると考えられる。つまり、｜ＶＬＲ｜＝｜ＶＨＲ｜を境界とした│ＶＬＲ│≧│ＶＨＲ│であることが、よりエンデュランス特性の向上に効果的であると考えられる。
　ここで、エンデュランス特性の向上のための不揮発性記憶素子３０に印加される書き込み電圧パルスおよび消去電圧パルスのパルス幅と電圧値との関係についての補強的データとして、ＰＷＬＲ＝ＰＷＨＲの場合に│ＶＬＲ│＞│ＶＨＲ│としたときのエンデュランス特性について説明する。
　図１５から図１９に、同じ書き込み電圧パルスの電圧値ＶＬＲに対し、異なる消去電圧パルスの電圧値ＶＨＲで消去した場合のエンデュランス特性結果を示す。
　なお、図１５～図１９に係る実施例においては、図６（ａ）及び図７（ａ）に示す不揮発性記憶素子３０を用いた。すなわち、電界効果トランジスタ２０は、Ｎ型ＭＩＳＦＥＴ２０である。
　本実施例では、Ｎ型ＭＩＳＦＥＴ２０のゲート電圧Ｖｇは２．４Ｖとし、書き込み電圧パルスのパルス幅ＰＷＬＲ及び消去電圧パルスのパルス幅ＰＷＨＲを何れも１００ｎｓとした。書き込み電圧パルス及び消去電圧パルスのパルス幅を同じパルス幅とすることにより、書き込みステップと消去ステップのスピードを同じにすることができる。そのため、スピードの速い一方のステップが、スピードの遅い他方のステップ影響を受けて遅延することなく、書き込み及び消去全体のスピードを早くすることができる。これにより、例えば、多ビット同時書き込み等の制御が容易になる。
　以下で説明する図１５～図１９において、縦軸は、不揮発性記憶素子３０に読み出し電圧（０．４Ｖ）を印加したときに流れる読み出し電流の電流値を、横軸は、書き込みステップ及び消去ステップを交互に繰り返し行ったときの繰り返し回数をそれぞれ示している。なお、繰り返し回数は、書き込みステップと消去ステップの１サイクルを１回とカウントしている。
　図１５～図１９において、グラフの各ポイントは、便宜上、１ポイント毎に複数回数分の読み出し電流値の分布を示している。具体的には、繰り返し回数が１００から１０００までは、書き込みステップ及び消去ステップを３４回繰り返したときの読み出し電流の電流値の分布をポイント毎に示しており、また、繰り返し回数が１０００から１００００までは、書き込みステップ及び消去ステップを４９０回繰り返したときの読み出し電流の電流値の分布をポイント毎に示している。以下では、本実施例において繰り返し回数の基準とした１０００回および１００００回を、それぞれ「第１基準エンデュランス回数」、「第２基準エンデュランス回数」と呼ぶ。
　図１５～図１９において、各ポイントにおけるバーは、読み出し電流の電流値の分布を示しており、各ポイントにおける丸印は該電流値の中央値を示している。黒色で塗りつぶされた丸印は書き込みステップを行った後における読み出し電流の電流値の中央値を、白色の丸印は消去ステップを行った後における読み出し電流の電流値の中央値をそれぞれ示している。
　図１５は、ＶＬＲを－２．２Ｖとし、ＶＨＲを＋２．２Ｖとした場合（｜ＶＬＲ｜＝｜ＶＨＲ｜）の抵抗変化層３のエンデュランス特性を示すグラフである。
　図１５に示すとおり、繰り返し回数が第１の基準エンデュランス回数である１０００回に到達する前において、書き込みステップを行った後であっても高抵抗状態から低抵抗状態へ変化せず、高抵抗状態のままの現象が見られた（図１５において「ＨＲ張り付きエラー」と付記した箇所を参照）。これは、上述したとおり、｜ＶＬＲ｜＝｜ＶＨＲ｜とした場合に、このようなＨＲ張り付きエラーが発生し、エンデュランス特性の低下を招くことを示している。
　図１６は、ＶＬＲを－２．２Ｖとし、ＶＨＲを＋１．７Ｖとした場合（｜ＶＬＲ｜＞｜ＶＨＲ｜）の抵抗変化層３のエンデュランス特性を示すグラフである。図１６に示すとおり、繰り返し回数が第２の基準エンデュランス回数である１００００回まで、ＨＲ張り付きエラーが発生しなかった。
　図１７は、ＶＬＲを－２．２Ｖとし、ＶＨＲを＋２．０Ｖとした場合（｜ＶＬＲ｜＞｜ＶＨＲ｜）の抵抗変化層３のエンデュランス特性を示すグラフである。図１７に示すとおり、繰り返し回数が第１の基準エンデュランス回数である１０００回までは「ＨＲ張り付きエラー」は発生しなかったが、第２の基準エンデュランス回数である１００００回に到達する前の約３０００回からＨＲ張り付きエラーが発生した。
　図１８は、ＶＬＲを－２．２Ｖとし、ＶＨＲを＋２．３Ｖ（｜ＶＬＲ｜＜｜ＶＨＲ｜）とした場合の抵抗変化層３のエンデュランス特性を示すグラフである。図１８に示すとおり、繰り返し回数が第１の基準エンデュランス回数である１０００回に到達する前の約３００回からＨＲ張り付きエラーが発生した。
　図１９は、ＶＬＲを０．２Ｖステップで、またＶＨＲの値を０．１Ｖステップで変化させてエンデュランス特性を評価し、得られた結果を、縦軸をＶＬＲの絶対値、横軸をＶＨＲの絶対値としてまとめたグラフである。ここで、第２の基準エンデュランス回数である１００００回に達するまでＨＲ張り付きエラーが発生しない場合を、白い丸印の記号で示し、第１の基準エンデュランス回数である１０００回から第２の基準エンデュランス回数である１００００回の間でＨＲ張り付きエラーが発生する場合を、記号白い三角印の記号で示し、第１の基準エンデュランス回数である１０００回未満でＨＲ張り付きエラーが発生する場合を、バツ印の記号で示している。なお、ここではＶＬＲのステップを０．２Ｖ、ＶＨＲのステップを０．１Ｖとしたが、抵抗変化素子１０の特性により他のステップの電圧値を用いてもよい。
　図１９に示すように、｜ＶＬＲ｜＝｜ＶＨＲ｜及び｜ＶＬＲ｜＜｜ＶＨＲ｜の場合は、１０００回未満でＨＲ張り付きエラーが発生している。｜ＶＬＲ｜＞｜ＶＨＲ｜から｜ＶＬＲ｜＝｜ＶＨＲ｜＋０．３Ｖまでの場合は、１０００回未満でＨＲ張り付きエラーが発生せず、１０００回～１００００回でＨＲ張り付きエラーが発生している。｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖの場合は、１００００回に達するまでＨＲ張り付きエラーが発生していない。すなわち、本実施の形態におけるＶＬＲ及びＶＨＲの関係は、｜ＶＬＲ｜＞｜ＶＨＲ｜が望ましく、さらに｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖであることがより望ましいといえる。
　このＶＬＲ及びＶＨＲを｜ＶＬＲ｜＞｜ＶＨＲ｜とすることによる効果は、基板バイアス効果によって制限される電流値を大きくすることによって張り付きエラーを抑制するものである。そのため、本実施例の抵抗変化材料に限らず、他の抵抗変化材料を用いた場合にも、同様の効果が得られると推認される。
　ただし、ＶＬＲ及びＶＨＲを｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖとすることによる、より望ましい効果の度合いは、抵抗変化材料によって異なると推定される。具体的には、上記の０．３Ｖという値は、抵抗変化層３がタンタル酸化物を含んで構成される場合の値であり、他の抵抗変化材料においては、異なる値をとる場合があり得る。
　上記図１５～図１９は、ＰＷＬＲ＝ＰＷＨＲの場合のエンデュランス特性を示す図であり、図８～図１４におけるＰＷＬＲ＝ＰＷＨＲの直線上のエンデュランス特性を詳細に示した図に相当する。上記のように、図１５～図１９においては、ＰＷＬＲ＝ＰＷＨＲのときに｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖがより望ましいことが確認されている。
　また、図１１～図１４におけるＰＷＬＲ＝ＰＷＨＲの直線上のエンデュランス特性を比較すると、図１１に示す｜ＶＬＲ｜＝｜ＶＨＲ｜、図１２に示す｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．２Ｖ、図１３に示す｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．４Ｖにかけては、第２の基準エンデュランス回数である１００００回に達するまでＨＲ張り付きエラーが発生しない場合（白い丸印の記号）が増加している。また、図１４に示す｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．６Ｖにおける白い丸印の記号の数は、図１３に示す｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．４Ｖの場合から変化がない。したがって、図１１～図１４においても、ＰＷＬＲ＝ＰＷＨＲの場合については、エンデュランス特性を安定させるための電圧値は、｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖであることがより望ましいということができる。また、図１１～図１４において、ＰＷＬＲ＝ＰＷＨＲの場合よりもＰＷＬＲ＜ＰＷＨＲの場合のほうが全体的にエンデュランス特性が向上していることから、ＰＷＬＲ＜ＰＷＨＲの場合についても｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖであることがより望ましいということができる。
　以上のように、抵抗変化層３を高抵抗状態から低抵抗状態へ変化させるための電圧パルスをトランジスタ２０及び抵抗変化素子１０に印加した場合にトランジスタ２０において基板バイアス効果が発生するような不揮発性記憶素子３０の構成において、書き込み電圧パルスのパルス幅ＰＷＬＲ及び消去電圧パルスのパルス幅ＰＷＨＲがＰＷＬＲ＜ＰＷＨＲを満たすよう駆動することによって、良好なエンデュランス特性を有する不揮発性記憶素子３０を実現できる。
　（実施の形態２）
　実施の形態２は、実施の形態１において説明した不揮発性記憶素子３０を備える、１トランジスタ／１抵抗変化素子（１Ｔ１Ｒ）で構成される不揮発性記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。
　［不揮発性記憶装置の構成］
　図２０は、本実施の形態に係る不揮発性記憶装置１００の構成の一例を示すブロック図である。図２０に破線で示すように、不揮発性記憶装置１００は、メモリアレイ１０１と、電圧印加ユニット１０２とを備える。メモリアレイ１０１は、実施の形態１で示した不揮発性記憶素子がアレイ状に複数配置されており、各不揮発性記憶素子がそれぞれメモリセルを構成する。電圧印加ユニット１０２は、アドレス入力回路１０３と、制御回路１０４と、書き込み用電源部１０５と、メモリ駆動回路１０６とを備える。
　別の見方として、図２０に一点鎖線で示すように、メモリアレイ１０１及びメモリ駆動回路１０６を含む領域をメモリ本体部１０７と定義すれば、不揮発性記憶装置１００は、メモリ本体部１０７と、アドレス入力回路１０３と、制御回路１０４と、書き込み用電源部１０５とを備える。
　メモリ駆動回路１０６は、外部回路からアドレス入力回路１０３及びデータ入出力回路１１０に入力されたアドレス信号及びデータ信号に基づき、メモリアレイ１０１の所定のメモリセルを選択し、書き込み用電源部１０５等から入力された書き込み電圧、消去電圧を用いて選択メモリセルに所定のデータをプログラム（つまり、書き込み）し、または、読み出し電圧を選択メモリに印加してメモリセルの情報をデータ入出力回路１１０から読み出し、データを外部に出力する。メモリ駆動回路１０６は、例えば、行選択回路１０８と、行ドライバ１０９と、データ入出力回路１１０と、書き込み回路１１１と、列選択回路１１２と、列ドライバ１１３と、読み出し回路１１４とを備える。書き込み用電源部１０５は、書き込み電圧パルス及び消去電圧パルスを設定する。書き込み用電源部１０５は、例えば、パルス幅設定回路１１５と、ＬＲ化用電源１１６と、ＨＲ化用電源１１７とを備える。以下では、パルス幅設定回路１１５が、ＬＲ化用電源１１６およびＨＲ化用電源１１７とは別の１つのブロックとして機能する例について説明するが、これに限定されない。例えば、ＬＲ化用電源１１６およびＨＲ化用電源１１７から各々出力される電源電圧に対してパルス幅が設定される構成としてもよい。
　メモリアレイ１０１は、図２０に示すように、横方向に延びる２本のワード線Ｗ１，Ｗ２と、当該ワード線Ｗ１，Ｗ２と交差して縦方向に延びる２本のビット線Ｂ１，Ｂ２と、当該ビット線Ｂ１，Ｂ２に一対一で対応して設けられる縦方向に延びる２本のソース線Ｓ１，Ｓ２と、ワード線Ｗ１，Ｗ２及びビット線Ｂ１，Ｂ２との各交差点に対応してマトリクス状に設けられた４個のメモリセルＭＣ１１１，ＭＣ１１２，ＭＣ１２１，ＭＣ１２２を具備している。
　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではない。例えば、図２０のメモリアレイ１０１には上記のように４個のメモリセルが記載されているが、これは一例であり、５個以上のメモリセルを具備する構成であってもよい。なお、以下では、簡便のためにメモリセルが４個である場合について説明する。
　上述したメモリセルＭＣ１１１，ＭＣ１１２，ＭＣ１２１，ＭＣ１２２は、実施の形態１における不揮発性記憶素子３０を含む。図３を併せて参照しながらメモリアレイ１０１の構成についてさらに説明する。ビット線Ｂ１とソース線Ｓ１との間にメモリセルＭＣ１１１が設けられており、メモリセルＭＣ１１１はトランジスタＴ１１１と抵抗変化素子Ｒ１１１とが直列に接続された不揮発性記憶素子で構成されている。より詳しく説明すると、トランジスタＴ１１１は、ビット線Ｂ１と抵抗変化素子Ｒ１１１との間で、ビット線Ｂ１及び抵抗変化素子Ｒ１１１と接続されており、抵抗変化素子Ｒ１１１は、トランジスタＴ１１１とソース線Ｓ１との間で、トランジスタＴ１１１及びソース線Ｓ１と接続されている。また、トランジスタＴ１１１のゲート端子はワード線Ｗ１に接続されている。
　なお、他の３個のメモリセルＭＣ１１２，ＭＣ１２１，ＭＣ１２２を構成する、トランジスタＴ１１２，Ｔ１２１，Ｔ１２２及び抵抗変化素子Ｒ１１２，Ｒ１２１，Ｒ１２２の接続状態は、メモリセルＭＣ１１１を構成するトランジスタＴ１１１及び抵抗変化素子Ｒ１１１の場合と同様であるので、説明を省略する。
　以上の構成により、トランジスタＴ１１１，Ｔ１１２，Ｔ１２１，Ｔ１２２のそれぞれのゲートに、ワード線Ｗ１，Ｗ２を介して所定の電圧（ゲート電圧）が供給されると、トランジスタＴ１１１，Ｔ１１２，Ｔ１２１，Ｔ１２２のドレイン及びソース間が導通する。
　アドレス入力回路１０３は、外部装置（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路１０８に出力するとともに、列アドレス信号を列選択回路１１２に出力する。ここで、アドレス信号は、メモリセルＭＣ１１１，ＭＣ１１２，ＭＣ１２１，ＭＣ１２２のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、同じく列のアドレスを示す信号である。
　行選択回路１０８は、アドレス入力回路１０３から供給された行アドレス信号を受け取り、当該行アドレス信号に基づき、選択する行のワード線（例えばワード線Ｗ１）を決定する。具体的には、トランジスタ（トランジスタＴ１１１，Ｔ１１２）をオン状態にするための所定の電圧（ゲート電圧）を印加するように行ドライバ１０９を制御する。一方、非選択の行のワード線（例えばワード線Ｗ２）には、メモリセルを構成するトランジスタをオフ状態にするための所定の電圧を印加するように、あるいは電圧を印加しないように行ドライバ１０９を制御する。行ドライバ１０９は、各ワード線に接続されたワード線ドライバＷＬＤを備え、該ワード線ドライバＷＬＤによってワード線に電圧が印加される。
　列選択回路１１２は、アドレス入力回路１０３から供給された列アドレス信号を受け取り、当該列アドレス信号に基づき、選択する列のソース線（例えばソース線Ｓ１）、ビット線（例えばビット線Ｂ１）を決定する。具体的には、書き込み用電圧、消去用電圧、又は読み出し用電圧をソース線及びビット線間に印加するように列ドライバ１１３を制御し、当該ソース線及びビット線間に接続されているトランジスタ（例えばトランジスタＴ１１１，Ｔ１２１）のに所定の電圧（例えばソース電圧／ドレイン電圧）を印加する。一方、非選択の列のソース線（例えばソース線Ｓ２）及び非選択のビット線（例えばビット線Ｂ２）に対しては、非選択電圧を印加するように列ドライバ１１３を制御する。列ドライバ１１３は、各ソース線に接続されたソース線ドライバＳＬＤを備え、該ソース線ドライバＳＬＤによってソース線に電圧が印加される。
　以上により、選択された行及び列の交差する位置に接続されたメモリセル（例えばメモリセルＭＣ１１１）が選択される。
　読み出し回路１１４は、選択したメモリセルが低抵抗状態であるか、高抵抗状態であるかの判定を行い、これを論理結果として出力し、当該メモリセルに記憶されているデータの状態を判定する。ここで得られた出力データは、データ入出力回路１１０を介して、外部装置へ出力される。また、読み出し回路１１４には、高抵抗状態のレベル（高抵抗値）を判定させることもできる。この場合、不揮発性記憶素子の高抵抗値が、低抵抗張り付きを起こす所定の閾値を越えているか否かを判定し、この判定結果の情報を、制御回路１０４へと供給する。
　書き込み回路１１１は、データ入出力回路１１０を介して、外部装置から入力された入力データに応じた書き込み用電圧を、列選択回路１１２にて選択されたソース線及びビット線に印加する。
　制御回路１０４は、外部装置または読み出し回路１１４から受け取ったコントロール信号に応じて、書き込みモード（上記の「書き込みステップ」及び「消去ステップ」に相当する）及び読み出しモードのうちのいずれか１つのモードを選択する。具体的には、制御回路１０４は、選択されたメモリセルにデータが書き込まれるように書き込み用電源部１０５と書き込み回路１１１とを制御する。ここでは、制御回路１０４は、書き込み時の電圧パルスの電圧レベルを指示する電圧・パルス幅設定信号を書き込み用電源部１０５へ供給する。
　書き込みモードの場合、制御回路１０４は、外部回路から受け取った入力データに応じて、「書き込み電圧パルス印加」を指示する制御信号を書き込み回路１１１及び列ドライバ１１３に出力する。
　読み出しモードの場合、制御回路１０４は、「読み出し電圧パルス印加」を指示する制御信号を列ドライバ１１３に出力する。この読み出しモードでは、制御回路１０４は、さらに、列ドライバ１１３から、ソース線Ｓ１，Ｓ２を流れる電流値を示す信号を受け取る。この電流値は、センスアンプ等（図示せず）により測定される。制御回路１０４では、受け取った信号を、ビット値を示す出力データに変換し、外部装置へ出力する。この出力データは、選択／非選択ソース線に印加された書き込み電圧パルスの値に対応している。
　［不揮発性記憶装置の動作］
　上記のとおり、本実施の形態に係る不揮発性記憶装置の場合、書き込みモードにおいて、実施の形態１において説明した「書き込みステップ」及び「消去ステップ」を実行する。そして、「書き込みステップ」において各メモリセルに対して印加する書き込み電圧パルスのパルス幅ＰＷＬＲと、「消去ステップ」において同じく印加する消去電圧パルスのパルス幅ＰＷＨＲとが、ＰＷＬＲ＜ＰＷＨＲを満たすように制御される。これにより、不揮発性記憶装置１００は、良好なエンデュランス特性を実現できる。
　［不揮発性記憶装置のその他の構成］
　図２１は、本実施の形態に係る不揮発性記憶装置の構成の変形例を示すブロック図である。図２１の不揮発性記憶装置２００は、上述の不揮発性記憶装置１００とメモリ本体部２０７の構造が一部異なる。具体的には、メモリアレイ２０１の構成が異なり、それに伴って、メモリ駆動回路２０６を含む電圧印加ユニット２０２が異なる。なお、不揮発性記憶装置１００と構成が同じ部分については、同じ参照番号を付して、説明を省略する。
　なお、図２０のメモリアレイ２０１には１２個のメモリセルが記載されているが、これは一例であり、それ以外の個数のメモリセルを具備する構成であってもよい。なお、以下では、簡便のためにメモリセルが１２個である場合について説明する。
　不揮発性記憶装置２００のメモリアレイ２０１は、隣接する２行のメモリセルが、横方向に延びる共通のソース線に接続されている。例えば、メモリセルＭＣ２１１と、それに隣接するメモリセルＭＣ２２１とが、共通のソース線Ｓ１に接続されている。また、ソース線ドライバＳＬＤは、行ドライバ２０９側に配置されている。
　行選択回路１０８は、アドレス入力回路１０３から供給された行アドレス信号を受け取り、当該行アドレス信号に基づき、選択する行のワード線（例えばワード線Ｗ１）及びソース線（例えばソース線Ｓ１）を決定する。具体的には、ワード線（例えばワード線Ｗ１）に対して、トランジスタ（トランジスタＴ２１１，Ｔ２１２，Ｔ２１３）をオン状態にするための所定の電圧（ゲート電圧）を印加し、書き込み用電圧、消去用電圧、又は読み出し用電圧をソース線（例えばソース線Ｓ１）に印加するように行ドライバ２０９を制御する。一方、非選択の行のワード線（例えばワード線Ｗ２，Ｗ３，Ｗ４）には、メモリセルを構成するトランジスタをオフ状態にするための所定の電圧を印加するように、あるいは電圧を印加しないように行ドライバ２０９を制御する。また、非選択の行のソース線（例えばソース線Ｓ１，Ｓ２）には、非選択電圧を印加するように行ドライバ２０９を制御する。
　列選択回路１１２は、アドレス入力回路１０３から供給された列アドレス信号を受け取り、当該列アドレス信号に基づき、選択する列のビット線を選択する。具体的には、選択する列のビット線（例えばビット線Ｂ１）には書き込み用電圧、消去用電圧、又は読み出し用電圧を印加し、非選択のビット線（例えばビット線Ｂ２，Ｂ３）には、非選択電圧を印加する。
　以上により、選択された行及び列の交差する位置に接続されたメモリセル（例えばメモリセルＭＣ２１１）が選択される。
　不揮発性記憶装置２００においても、不揮発性記憶装置１００と同様に、書き込み電圧パルスのパルス幅ＰＷＬＲと、消去電圧パルスのパルス幅ＰＷＨＲとが、ＰＷＬＲ＜ＰＷＨＲを満たすように制御することができる。これにより、不揮発性記憶装置２００においても、良好なエンデュランス特性を実現できる。
　なお、本実施の形態２におけるメモリアレイの構成および回路構成は一例であり、上記に限定されない。各ブロック図における回路には、公知の回路を用いることができる。また、上記で示した実施の形態および公知の構成を適宜組み合わせることによって新たな実施の形態を実現できる。
　以上、本発明に係る不揮発性記憶素子の駆動方法及び不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
　本発明に係る不揮発性記憶素子の駆動方法及び不揮発性記憶装置は、それぞれ、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる不揮発性記憶素子の駆動方法及び記憶装置などとして有用である。
　１　　基板
　２，１００２　　下部電極
　３，１００３　　抵抗変化層
　３ａ　　第１の遷移金属酸化物層（第１タンタル酸化物層）
　３ｂ　　第２の遷移金属酸化物層（第２タンタル酸化物層）
　４，１００４　　上部電極
　１０　　抵抗変化素子
　２０，１０２０　電界効果トランジスタ（トランジスタ、ＭＩＳＦＥＴ）
　２４，１０２４　　半導体基板
　３０，１０３０　　不揮発性記憶素子
　１００，２００　　不揮発性記憶装置
　１０１，２０１　　メモリアレイ
　１０２，２０２　　電圧印加ユニット
　１０３　　アドレス入力回路
　１０４　　制御回路
　１０５　　書き込み用電源部
　１０６，２０６　　メモリ駆動回路
　１０７，２０７　　メモリ本体部
　１０８　　行選択回路
　１０９，２０９　　行ドライバ
　１１０　　データ入出力回路
　１１１　　書き込み回路
　１１２　　列選択回路
　１１３　　列ドライバ
　１１４　　読み出し回路
　１１５　　パルス幅設定回路
　１１６　　ＬＲ化用電源
　１１７　　ＨＲ化用電源
　１０１０　　不揮発性記憶部
　１０２９　　電極配線

Claims (20)

  1. 　不揮発性記憶素子の駆動方法であって、
    　前記不揮発性記憶素子は、
    　第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられ前記第１の端子と前記第２の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層と、を具備する抵抗変化素子と、
    　前記第２の端子に接続された第１の入出力端子と、第２の入出力端子と、前記第１の入出力端子と前記第２の入出力端子間の導通を制御するゲート端子と、を具備する電界効果トランジスタと、
    　を備え、
    　前記不揮発性記憶素子の駆動方法は、
    　前記第１の端子と前記第２の入出力端子間に第１の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、
    　前記第１の端子と前記第２の入出力端子間に前記第１の極性とは異なる第２の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップと、
    　を含み、
    　前記書き込みステップにおいて、前記第１の入出力端子はソース端子であり、
    　前記書き込み電圧パルスのパルス幅をＰＷＬＲとし、前記消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲはＰＷＬＲ＜ＰＷＨＲの関係を満たす、
    不揮発性記憶素子の駆動方法。
  2. 　前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値は｜ＶＬＲ｜＝｜ＶＨＲ｜の関係を満たす、
    請求項１に記載の不揮発性記憶素子の駆動方法。
  3. 　前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値は｜ＶＬＲ｜＞｜ＶＨＲ｜の関係を満たす、
    請求項１に記載の不揮発性記憶素子の駆動方法。
  4. 　前記抵抗変化層がタンタル酸化物を含んで構成され、
    　ＶＬＲ及びＶＨＲの絶対値は、さらに｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖの関係を満たす、
    請求項３に記載の不揮発性記憶素子の駆動方法。
  5. 　前記電界効果トランジスタはＮ型ＭＩＳＦＥＴであり、
    　前記第１の極性は、前記第２の入出力端子の電位が前記第１の端子の電位よりも高くなる極性である、
    請求項１～４のいずれか１項に記載の不揮発性記憶素子の駆動方法。
  6. 　前記電界効果トランジスタはＰ型ＭＩＳＦＥＴであり、
    　前記第１の極性は、前記第２の入出力端子の電位が前記第１の端子の電位よりも低くなる極性である、
    請求項１～４のいずれか１項に記載の不揮発性記憶素子の駆動方法。
  7. 　前記抵抗変化層がタンタル酸化物を含んで構成される、
    請求項１～６のいずれか１項に記載の不揮発性記憶素子の駆動方法。
  8. 　前記抵抗変化層は、ＴａＯｘで表される組成を有する酸素不足型のタンタル酸化物を含む第１の領域と、
    　ＴａＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２のタンタル酸化物を含む第２の領域とを備える、
    請求項７に記載の不揮発性記憶素子の駆動方法。
  9. 　第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられ前記第１の端子と前記第２の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層とを具備する抵抗変化素子と、
    　前記第２の端子に接続された第１の入出力端子と、第２の入出力端子と、前記第１の入出力端子と前記第２の入出力端子間の導通を制御するゲート端子とを具備する電界効果トランジスタと、
    　を備える不揮発性記憶素子と、
    　前記第１の端子と前記第２の入出力端子間に第１の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、前記第１の端子と前記第２の入出力端子間に前記第１の極性とは異なる第２の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップとを実行する電圧印加ユニットと、
    　を備え、
    　前記第１の入出力端子は、前記書き込みステップにおいてソース端子であり、
    　前記電圧印加ユニットは、前記書き込み電圧パルスのパルス幅をＰＷＬＲとし、前記消去電圧パルスのパルス幅をＰＷＨＲとした場合に、ＰＷＬＲ及びＰＷＨＲがＰＷＬＲ＜ＰＷＨＲの関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加する、
    不揮発性記憶装置。
  10. 　前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、
    　前記電圧印加ユニットは、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＝｜ＶＨＲ｜の関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加する、
    請求項９に記載の不揮発性記憶装置。
  11. 　前記電圧印加ユニットは、前記書き込み電圧パルスの電圧値をＶＬＲとし、前記消去電圧パルスの電圧値をＶＨＲとした場合に、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＞｜ＶＨＲ｜の関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加する、
    請求項９に記載の不揮発性記憶装置。
  12. 　前記抵抗変化層は、タンタル酸化物を含んで構成され、
    　前記電圧印加ユニットは、ＶＬＲ及びＶＨＲの絶対値が｜ＶＬＲ｜＞｜ＶＨＲ｜＋０．３Ｖの関係を満たすように、前記不揮発性記憶素子に前記書き込み電圧及び前記消去電圧を印加する、
    請求項１１に記載の不揮発性記憶装置。
  13. 　前記電界効果トランジスタはＮ型ＭＩＳＦＥＴであり、
    　前記電圧印加ユニットは、書き込みステップにおいて、前記第２の入出力端子の電位が前記第１の端子の電位よりも高くなる極性の電圧を印加する、
    請求項９～１２のいずれか１項に記載の不揮発性記憶装置。
  14. 　前記電界効果トランジスタはＰ型ＭＩＳＦＥＴであり、
    　前記電圧印加ユニットは、消去ステップにおいて、前記第２の入出力端子の電位が前記第１の端子の電位よりも低くなる極性の電圧を印加する、
    請求項９～１２のいずれか１項に記載の不揮発性記憶装置。
  15. 　前記抵抗変化層は、遷移金属酸化物を含んで構成されている、
    請求項９～１４のいずれか１項に記載の不揮発性記憶装置。
  16. 　前記遷移金属酸化物は、タンタル酸化物、ジルコニウム酸化物およびハフニウム酸化物からなる群より選択される、
    請求項１５に記載の不揮発性記憶装置。
  17. 　前記遷移金属酸化物は、
    　ＭＯｘで表される組成を有する酸素不足型の遷移金属酸化物を含む第１の領域と、
    　ＭＯｙ（但し、ｘ＜ｙ）で表される組成を有する遷移金属酸化物を含む第２の領域とを有している、
    請求項１５に記載の不揮発性記憶装置。
  18. 　前記第１の領域及び前記第２の領域において、前記遷移金属酸化物の遷移金属元素Ｍが、タンタル、ジルコニウムおよびハフニウムからなる群より選択される、
    請求項１７に記載の不揮発性記憶装置。
  19. 　前記遷移金属酸化物は、
    　第１の遷移金属をＭと表した場合に、ＭＯｘで表される組成を有する酸素不足型の遷移金属酸化物を含む第１の領域と、
    　前記第１の遷移金属と異なる第２の遷移金属をＮと表した場合に、ＮＯｙで表される組成を有する遷移金属酸化物を含む第２の領域とを有し、
    　前記ＮＯｙの酸素不足度は、前記ＭＯｘの酸素不足度より小さい、
    請求項１５に記載の不揮発性記憶装置。
  20. 　前記第２の遷移金属Ｎの標準電極電位は、前記第１の遷移金属Ｍの標準電極電位より低い、
    請求項１９に記載の不揮発性記憶装置。
PCT/JP2012/001729 2011-03-14 2012-03-13 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 WO2012124314A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/004,447 US9153319B2 (en) 2011-03-14 2012-03-13 Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP2013504563A JP5490961B2 (ja) 2011-03-14 2012-03-13 不揮発性記憶素子の駆動方法及び不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011055107 2011-03-14
JP2011055108 2011-03-14
JP2011-055107 2011-03-14
JP2011-055108 2011-03-14

Publications (1)

Publication Number Publication Date
WO2012124314A1 true WO2012124314A1 (ja) 2012-09-20

Family

ID=46830405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001729 WO2012124314A1 (ja) 2011-03-14 2012-03-13 不揮発性記憶素子の駆動方法及び不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9153319B2 (ja)
JP (1) JP5490961B2 (ja)
WO (1) WO2012124314A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025290B1 (ko) * 2013-03-12 2019-09-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
US20150380309A1 (en) * 2014-06-26 2015-12-31 Intermolecular Inc. Metal-insulator-semiconductor (MIS) contact with controlled defect density
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
TWI605622B (zh) * 2016-04-27 2017-11-11 國立中山大學 電阻式記憶體
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
EP3574525B1 (en) 2017-01-26 2023-08-09 HRL Laboratories, LLC A scalable, stackable, and beol-process compatible integrated neuron circuit
FR3066308B1 (fr) 2017-05-09 2021-07-30 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515026A (ja) * 2003-12-18 2007-06-07 松下電器産業株式会社 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009145308A1 (ja) * 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
JP2012009124A (ja) * 2010-06-22 2012-01-12 Samsung Electronics Co Ltd 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP3889023B2 (ja) 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP4129274B2 (ja) 2006-05-18 2008-08-06 シャープ株式会社 半導体記憶装置
JP2009026382A (ja) 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
JP2009104715A (ja) * 2007-10-24 2009-05-14 Sony Corp 可変抵抗素子の駆動方法および駆動装置
JP4607252B2 (ja) 2008-02-25 2011-01-05 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
WO2010021134A1 (ja) 2008-08-20 2010-02-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
CN101878507B (zh) * 2008-09-30 2013-10-23 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP4628501B2 (ja) * 2009-03-25 2011-02-09 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
WO2011096194A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP5069339B2 (ja) * 2010-06-10 2012-11-07 シャープ株式会社 不揮発性可変抵抗素子の抵抗制御方法
JP5830655B2 (ja) * 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515026A (ja) * 2003-12-18 2007-06-07 松下電器産業株式会社 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009145308A1 (ja) * 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
JP2012009124A (ja) * 2010-06-22 2012-01-12 Samsung Electronics Co Ltd 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法

Also Published As

Publication number Publication date
US20140029330A1 (en) 2014-01-30
JPWO2012124314A1 (ja) 2014-07-17
US9153319B2 (en) 2015-10-06
JP5490961B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5490961B2 (ja) 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US9087582B2 (en) Driving method of non-volatile memory element and non-volatile memory device
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP5475058B2 (ja) 抵抗変化型不揮発性記憶装置
US8179714B2 (en) Nonvolatile storage device and method for writing into memory cell of the same
JP5438707B2 (ja) 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
JP5156060B2 (ja) 不揮発性半導体記憶装置
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
US8867259B2 (en) Method of programming variable resistance nonvolatile memory element
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
WO2011013344A1 (ja) 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP2008147343A (ja) 不揮発性半導体記憶装置
JPWO2012001944A1 (ja) 不揮発性記憶装置及びその駆動方法
JP5184721B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP5000026B2 (ja) 不揮発性記憶装置
JP5369071B2 (ja) 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置
JP2014063549A (ja) 半導体記憶装置
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP6162931B2 (ja) 記憶素子および記憶装置
JP2014086692A (ja) 不揮発性記憶素子及び不揮発性記憶素子の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12758129

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2013504563

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14004447

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12758129

Country of ref document: EP

Kind code of ref document: A1