CN104966779B - 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 - Google Patents
基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 Download PDFInfo
- Publication number
- CN104966779B CN104966779B CN201510462748.8A CN201510462748A CN104966779B CN 104966779 B CN104966779 B CN 104966779B CN 201510462748 A CN201510462748 A CN 201510462748A CN 104966779 B CN104966779 B CN 104966779B
- Authority
- CN
- China
- Prior art keywords
- pulse
- memory cell
- phase
- pulsewidth
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法，通过在相变存储单元的两个电极上分别施加不同极性的RESET脉冲和SET脉冲，使得相变存储单元中非晶化区的体积在脉冲调制作用下发生变化，形状近似为圆柱体；通过对两个电脉冲的幅值、宽度、间隔和极性进行调节，使得相变存储单元的电阻与脉冲调制方式呈线性关系。本发明采用不同极性的RESET脉冲和SET脉冲分时或同时施加在相变存储单元的两个电极上，以达到非晶态区域近似为圆柱形，使非晶态电阻与脉冲调制方式呈线性关系，实现对非晶态电阻进行精确控制；其产生的温度梯度延伸到非晶态区域的温度小于晶化温度，可达到对非晶态区域进行退火处理，有效减小电阻漂移和随机波动问题。
Description
技术领域
本发明属于微电子学领域，更具体地，涉及一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法。
背景技术
自1968年奥弗辛斯基(Stanford R.Ovshinsky)发现了相变材料能在晶态和非晶态之间可逆转变以来，相变材料在光存储CD-RW和DVD上得到了成功应用。相变材料利用所施加的电脉冲产生的焦耳热控制相变材料从晶态到非晶态之间的转换存，两种形态的电阻差异使其可用于存储信息。从材料的观点来看，所施加的电脉冲实际上是对材料晶态或非晶态的剪裁。
目前，相变材料电脉冲剪裁的方法主要有单脉冲幅度调制，单脉冲宽度调制，单个RESET脉冲下降沿斜率调制，双脉冲间隔调制，等幅脉冲序列调制，升幅脉冲序列调制，阶梯脉冲调制等。其特点都是单极性脉冲，换言之，都是从相变单元的一个带加热器的电极端施加，剪裁的非晶态或晶态区域一般认为在加热的电极端形成蘑菇状，并假设了非晶态区域与晶态区域之间没有过渡区。根据电阻公式R＝ρL/A(ρ是块状材料的电阻率，L是块状长度，A是块状的截面积)可知非晶态电阻估算较为复杂，因为沿着由下向上电极方向蘑菇形不同位置的截面积是逐渐减小，随着蘑菇形的长大，L和A都在变，非晶态电阻同时会受到长度和截面积影响，此外，在近加热端与远离加热端的剪裁对所施加脉冲参数的选择非常不同，这也对脉冲的优化增加了困难。特别是这类脉冲施加的出发点是剪裁非晶态或晶态，根本没考虑电阻漂移抑制问题。
因此，通过上述剪裁方法精确控制非晶态电阻比较困难，在纳米尺度上控制它线性变化更困难。另一方面，单极脉冲所产生的焦耳热形成的非晶态结构弛豫也会对相变存储单元性能产生不良影响。
发明内容
针对现有技术的缺陷，本发明提供了一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法，其目的在于采用不同极性的RESET脉冲和SET脉冲分时或同时施加给相变存储单元，以消除电阻漂移，减小非晶态结构弛豫，实现对相变存储单元晶态非晶态的精确剪裁。
本发明提供了一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法，包括下述步骤：
通过在所述相变存储单元的两个电极上分别施加不同极性的RESET脉冲和SET脉冲，使得所述相变存储单元中非晶化区的体积在脉冲调制作用下的形状为圆柱体；
通过对两个电脉冲的幅值、脉宽、脉冲间隔或极性进行调节，使得所述相变存储单元的电阻与所述脉冲幅值、脉宽或脉冲间隔呈线性关系。
其中，所述RESET脉冲为幅值为2V～5V且脉宽为10ns～50ns的电压脉冲，其作用为令相变材料非晶化；所述SET脉冲为幅值为0.5V～1.2V、脉宽为100ns～500ns的电压脉冲，其作用为令相变材料晶化。
更进一步地，在所述相变存储单元的两个电极上分时或同时施加不同极性的RESET脉冲和SET脉冲。
更进一步地，在所述相变存储单元的一个电极上施加正极性RESET脉冲，另一电极上施加负极性SET脉冲；或者在一个电极上施加负极性RESET脉冲，另一电极上施加正极性SET脉冲。
更进一步地，脉冲的形式包括：
(1)当RESET脉冲为多个连续脉冲时，SET脉冲为恒定幅值直流输入；
(2)RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(3)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(4)SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(5)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减。
更进一步地，在(1)中，所述RESET脉冲为脉冲间隔线性递增或线性递减的脉冲，即调节脉冲间隔。
更进一步地，在(1)中，在相邻的两个RESET脉冲间加入单个极性与RESET脉冲相同或相反的恒定幅值SET脉冲，即在一电极施加同时具有RESET和SET性质的脉冲。
更进一步地，在(2)、(3)、(4)、(5)中，脉冲施加方式包括：
(a)在每两个相邻RESET脉冲之间加入一个恒定幅值且极性相同的SET脉冲；
(b)在每两个相邻RESET脉冲之间加入一个恒定幅值且极性相反的SET脉冲；
(c)在每两个相邻SET脉冲之间加入一个恒定幅值且极性相同的RESET脉冲；
(d)在每两个相邻SET脉冲之间加入一个恒定幅值且极性相反的RESET脉冲。
本发明相比于现行的单向脉冲剪裁方式，双向脉冲剪裁使存储单元非晶态区域近似为圆柱形，非晶态电阻易于达到精确控制；同时，SET脉冲可以消除过渡区域，且其产生的温度梯度延伸到非晶态区域的温度小于晶化温度，可达到对非晶态区域进行退火处理，缩短焦耳热形成的非晶态弛豫有效减小电阻漂移和随机波动问题，实现对相变存储单元晶态非晶态的精确剪裁。
附图说明
图1是相变存储器单元的基本结构图。
图2是线性双极性脉冲剪裁原理。RESET脉冲控制非晶化区域体积，SET脉冲控制晶化区域体积。线性剪裁的基本原理是根据电阻公式R＝ρL/A，如果相变层薄膜的电阻率不变，那么只要截面积不变，电阻即与长度成正比。由于电脉冲剪裁的前端都是蘑菇形，利用蘑菇形对剪实现非晶态区域和晶态区域都接近为圆柱形。
图3是单元电阻与双脉冲间隔调制的关系。可知较大范围内单元电阻与双脉冲间隔调制成线性关系。这表明采用混合调制策略能使电阻线性变化的范围更大。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供的一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法是一种应用在微纳尺寸相变存储器单元的数字式双向脉冲剪裁方法；通过采用不同极性的RESET脉冲和SET脉冲分时或同时施加给相变存储单元，以消除电阻漂移，减小非晶态结构弛豫，达到对相变存储单元晶态非晶态的精确剪裁。
在本发明实施例中，RESET脉冲指幅值为2～5V、脉宽为10～50ns的电压脉冲，SET脉冲指幅值为0.5～1.2V、脉宽为100～500的电压脉冲。
按照本发明的一个方面，提供了一种数字双向脉冲的相变单元剪裁方法。该方法的具体内容是在相变单元的上下两个电极都施加特定电脉冲。
通过以上构思，按照本发明的剪裁方法，一方面可以通过改变两端施加不同的脉冲来实现非晶态前端剪裁，以达到非晶态区域近似为圆柱形，使非晶态电阻与脉冲调制方式呈线性关系，便于对非晶态电阻进行精确控制。另一方面，当加热器端电极通RESET脉冲，另一电极通SET脉冲时，SET脉冲可以消除过渡区域，且其产生的温度梯度延伸到非晶态区域的温度小于晶化温度，可达到对非晶态区域进行退火处理，缩短焦耳热形成的非晶态弛豫。
在本发明实施例中，SET脉冲和RESET脉冲可以是同时输入，也可以分时输入。同时输入更有利于缩短调制时间，而分时输入较易于操作和实现。
在本发明实施例中，存储单元可以为T型结构Ge2Sb2Te5相变存储单元，脉冲施加方式可以为：(1)在一电极通以正极性RESET脉冲，另一电极通负极性SET脉冲；(2)加一电极通以负极性RESET脉冲，另一电极通正极性SET脉冲。由于RESET脉冲影响非晶化区域体积，SET脉冲影响晶化区域体积，通过在两端分别施加RESET脉冲和SET脉冲，可以实现对非晶化区域前端的剪裁，使非晶态区域接近于圆柱形。
在本发明实施例中，上述两种极性脉冲施加方式中：
(1)RESET脉冲为连续脉冲，SET脉冲为恒定电平直流输入。直流输入方式可以确保SET脉冲端晶化区域晶化更充分；
(2)RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(3)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲同(2)；
(4)SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，RESET脉冲同(2)；
(5)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减。
相变单元的晶化和非晶化是通过控制施加电脉冲产生焦耳热而实现，上述脉冲施加方式通过改变脉冲间隔可以改变脉冲间热积累，实现对对晶化和非晶化过程的影响，进而控制晶化区域和非晶化区域体积。
在本发明实施例中，上述五种RESET脉冲与SET脉冲，第(2)、(3)、(4)、(5)方式进一步做如下几种改进：
(a)每个相邻RESET脉冲间都加入一个恒定电平相同极性SET脉冲；
(b)每个相邻RESET脉冲间都加入一个恒定电平相反极性SET脉冲；
(c)每个相邻SET脉冲间都加入一个恒定电平相同极性RESET脉冲；
(d)每个相邻SET脉冲间都加入一个恒定电平相反极性RESET脉冲。
由于RESET脉冲和SET脉冲分别影响着想变材料的非晶化与晶化，在RESET脉冲间夹杂SET脉冲的作用是控制非晶化区域生长速率，在SET脉冲间夹杂RESET脉冲的作用是控制晶化区域的生长速率。
总体而言，按照本发明的数字双向脉冲剪裁方法与现有技术相比，主要具备以下的技术优点：(1)相比于现行的单向脉冲剪裁方式，双向脉冲剪裁使存储单元非晶态区域近似为圆柱形，非晶态电阻易于达到精确控制；(2)SET脉冲可以消除过渡区域，且其产生的温度梯度延伸到非晶态区域的温度小于晶化温度，可达到对非晶态区域进行退火处理，缩短焦耳热形成的非晶态弛豫有效减小电阻漂移和随机波动问题。
为了更进一步的说明本发明实施例提供的方法，现以加热器端电极加RESET脉冲另一端加SET脉冲为例，相变单元的初始态为晶态，施加RESET脉冲和SET脉冲在单元的两端，根据两个温度场前端蘑菇形分布实现非晶态前端剪裁。根据电阻公式R＝ρL/A，假设相变层薄膜的电阻率不变，只要截面积不变，电阻即与长度成正比。由于电脉冲剪裁的前端都是蘑菇形，利用蘑菇形对剪实现非晶态区域和晶态区域都接近为圆柱形。
具体实施方式为，将不同极性的RESET脉冲和SET脉冲施加给相变存储单元，SET脉冲和RESET脉冲是同时和分时输入两种。两极脉冲形式为：
1、在一电极通以正极性RESET脉冲，另一电极通负极性SET脉冲，包括以下形式：
(1)RESET脉冲为连续脉冲，SET脉冲为恒定电平直流输入；
(2)RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，另外包括如下改进：
①每个相邻RESET脉冲间都加入一个恒定电平相同极性SET脉冲；
②每个相邻RESET脉冲间都加入一个恒定电平相反极性SET脉冲；
③每个相邻SET脉冲间都加入一个恒定电平相同极性RESET脉冲；
④每个相邻SET脉冲间都加入一个恒定电平相反极性RESET脉冲。
(3)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，另外包括步骤(2)中①②③④改进；
(4)SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，另外包括步骤(2)中①②③④改进；
(5)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，另外包括步骤(2)中①②③④改进；
2、一电极通以负极性RESET脉冲，另一电极通正极性SET脉冲，包括步骤1中(1)(2)(3)(4)(5)步脉冲形式。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法，其特征在于，包括下述步骤：
通过在所述相变存储单元的两个电极上分别施加不同极性的RESET脉冲和SET脉冲，使得所述相变存储单元中非晶化区的体积在脉冲调制作用下的形状为圆柱体；
通过对RESET脉冲和/或SET脉冲的幅值、脉宽、脉冲间隔或极性进行调节，使得所述相变存储单元的电阻与所述RESET脉冲和/或所述SET脉冲的幅值、脉宽或脉冲间隔呈线性关系；
其中，脉冲的形式包括：
(1)当RESET脉冲为多个连续脉冲时，SET脉冲为恒定幅值直流输入；
(2)RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(3)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(4)SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，RESET脉冲为多个连续恒定幅值等脉宽等间隔脉冲；
(5)RESET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减，SET脉冲恒定幅值等脉宽、脉冲间隔线性递增或递减；
其中，在(2)、(3)、(4)、(5)中，脉冲施加方式包括：
(a)在每两个相邻RESET脉冲之间加入一个恒定幅值且极性相同的SET脉冲；
(b)在每两个相邻RESET脉冲之间加入一个恒定幅值且极性相反的SET脉冲；
(c)在每两个相邻SET脉冲之间加入一个恒定幅值且极性相同的RESET脉冲；
(d)在每两个相邻SET脉冲之间加入一个恒定幅值且极性相反的RESET脉冲。
2.如权利要求1所述的方法，其特征在于，所述RESET脉冲为幅值为2V～5V且脉宽为10ns～50ns的电压脉冲；所述SET脉冲为幅值为0.5V～1.2V、脉宽为100ns～500ns的电压脉冲。
3.如权利要求1或2所述的方法，其特征在于，在所述相变存储单元的两个电极上分时或同时施加不同极性的RESET脉冲和SET脉冲。
4.如权利要求3所述的方法，其特征在于，在所述相变存储单元的一个电极上施加正极性RESET脉冲，另一电极上施加负极性SET脉冲；或者在一个电极上施加负极性RESET脉冲，另一电极上施加正极性SET脉冲。
5.如权利要求4所述的方法，其特征在于，在(1)中，所述RESET脉冲为脉冲间隔线性递增或线性递减的脉冲。
6.如权利要求4所述的方法，其特征在于，在(1)中，在相邻的两个RESET脉冲间加入单个极性与RESET脉冲相同或相反的恒定幅值SET脉冲。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510462748.8A CN104966779B (zh) | 2015-07-31 | 2015-07-31 | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510462748.8A CN104966779B (zh) | 2015-07-31 | 2015-07-31 | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966779A CN104966779A (zh) | 2015-10-07 |
| CN104966779B true CN104966779B (zh) | 2017-08-01 |
Family
ID=54220790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510462748.8A Active CN104966779B (zh) | 2015-07-31 | 2015-07-31 | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966779B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107908878B (zh) * | 2017-11-17 | 2020-05-19 | 华中科技大学 | 一种模拟相变存储计算单元的电路模型 |
| CN112041930A (zh) * | 2018-11-09 | 2020-12-04 | 华为技术有限公司 | 对相变存储单元的操作方法及相关装置 |
| CN113436664B (zh) * | 2021-08-26 | 2021-12-14 | 之江实验室 | 一种阻变存储单元的电导线性对称调节方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU94016378A (ru) * | 1991-08-19 | 1996-08-27 | Энерджи Конвершн Дивайсиз | Одноячеечные элементы памяти и матрицы, изготавливаемые из них, способы модуляции в монокристаллическом полупроводниковом материале |
| JP3749847B2 (ja) * | 2001-09-27 | 2006-03-01 | 株式会社東芝 | 相変化型不揮発性記憶装置及びその駆動回路 |
| CN101292299B (zh) * | 2005-10-17 | 2013-02-06 | 瑞萨电子株式会社 | 半导体器件 |
| US7414883B2 (en) * | 2006-04-20 | 2008-08-19 | Intel Corporation | Programming a normally single phase chalcogenide material for use as a memory or FPLA |
| KR101744757B1 (ko) * | 2010-06-22 | 2017-06-09 | 삼성전자 주식회사 | 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 |
-
2015
- 2015-07-31 CN CN201510462748.8A patent/CN104966779B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966779A (zh) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104966779B (zh) | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 | |
| Zhang et al. | AgInSbTe memristor with gradual resistance tuning | |
| JP2013013081A (ja) | 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器 | |
| CN103714852B (zh) | 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法 | |
| US20100182827A1 (en) | High Margin Multilevel Phase-Change Memory via Pulse Width Programming | |
| Oosthoek et al. | The influence of resistance drift on measurements of the activation energy of conduction for phase-change material in random access memory line cells | |
| CN105047816A (zh) | 一种Cr掺杂Ge2Sb2Te5相变材料、相变存储器单元及其制备方法 | |
| CN102741935A (zh) | 相变存储器编程方法和相变存储器 | |
| KR101780539B1 (ko) | 다치형 상변화 메모리의 쓰기 방법 및 시스템 | |
| KR20180014464A (ko) | 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법 | |
| Blasco et al. | Modeling of the Hysteretic $ I {-} V $ Characteristics of ${\rm TiO} _ {2} $-Based Resistive Switches Using the Generalized Diode Equation | |
| Cai et al. | A compact SPICE model with verilog-A for phase change memory | |
| Ciocchini et al. | Pulse-induced crystallization in phase-change memories under set and disturb conditions | |
| CN101276643B (zh) | 相变化存储器的写入方法与系统 | |
| CN110416404A (zh) | 一种超快阻变存储器及其阻态控制方法 | |
| CN104716260A (zh) | 一种Sb-Te-Cr相变材料、相变存储器单元及其制备方法 | |
| CN105453182A (zh) | 相变存储器的数据存储方法及控制装置 | |
| Choi | Main degradation mechanism in AsTeGeSiN threshold switching devices | |
| Wei et al. | Universal HSPICE model for chalcogenide based phase change memory elements | |
| US11557343B2 (en) | Pulsing synaptic devices based on phase-change memory to increase the linearity in weight update | |
| Kiouseloglou et al. | Optimal programming with voltage-controlled temperature profile to reduce SET state distribution dispersion in PCM | |
| CN104157305B (zh) | 相变存储器驱动电路及方法 | |
| KR102421324B1 (ko) | Ltp 및 ltd에서 대칭성을 확보하는 시냅스 소자 및 그 동작 방법 | |
| CN110010178B (zh) | 一种二维GeTe单晶纳米片及其在相变存储中的应用 | |
| Xing et al. | A memristor random circuit breaker model accounting for stimulus thermal accumulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |