KR20180014464A - 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법 - Google Patents

전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20180014464A
KR20180014464A KR1020160097744A KR20160097744A KR20180014464A KR 20180014464 A KR20180014464 A KR 20180014464A KR 1020160097744 A KR1020160097744 A KR 1020160097744A KR 20160097744 A KR20160097744 A KR 20160097744A KR 20180014464 A KR20180014464 A KR 20180014464A
Authority
KR
South Korea
Prior art keywords
phase change
voltage pulse
state
change layer
phase
Prior art date
Application number
KR1020160097744A
Other languages
English (en)
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160097744A priority Critical patent/KR20180014464A/ko
Publication of KR20180014464A publication Critical patent/KR20180014464A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H01L45/1253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

일실시예에 따르면, 전압 펄스의 점진적 특성(Gradual characteristics)을 구현한 상변화 메모리 소자는 상부 전극; 하부 전극; 및 상기 상부 전극 및 상기 하부 전극 사이에 배치되어, 상기 상부 전극 및 상기 하부 전극에 의해 인가되는 전압 펄스에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하고, 상기 상변화층의 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되는 소거 동작(Erasing operation)에서, 상기 전압 펄스는 점진적 특성을 갖는다.

Description

전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법{PHASE CHANGE MEMORY ELEMENT FOR GRADUAL CHARACTERISTICS OF VOLTAGE PULSE AND OPERATION METHOD THEREOF}
아래의 실시예들은 인가되는 전압 펄스에 따라 셋 상태(결정질)와 리셋 상태(비결정질) 사이에서 결정 상태가 변화되는 상변화층(Phase Change Material; PCM)을 포함하는 상변화 메모리 소자(Phase change memory element)에 관한 것으로, 보다 상세하게는, 전압 펄스의 점진적 특성(Gradual characteristics)을 구현한 상변화 메모리 소자 및 그 동작 방법에 관한 기술이다.
시냅스(Synapse)를 모델링하는 기술은 생물학적 신경 네트워킹 시스템을 구현하기 위하여, 시냅스와 유사한 동작을 하는 시냅스 모델링 회로를 구성하는 기술이다.
한편, 상변화 메모리 소자는 낮은 저항성을 갖는 셋 상태와 높은 저항성을 갖는 리셋 상태 사이에서 결정 상태가 변화되는 상변화층을 포함함으로써, 상변화층의 결정 상태에 대응하는 이진값을 갖는다.
이 때, 기존의 상변화 메모리 소자는 상변화층의 결정 상태가 변화되며 나타나는 전압 펄스의 변화가 급격한 반면, 시냅스는 점진적으로 변화하는 속성 값을 갖기 때문에, 기존의 상변화 메모리 소자를 사용하여 시냅스 모델링 회로를 구성하는데 많은 어려움이 있다.
예를 들어, 기존의 상변화 메모리 소자를 나타낸 도 1 및 기존의 상변화 메모리 소자의 결정 상태 변화에 따른 전압 펄스를 나타낸 도 2를 살펴보면, 기존의 상변화 메모리 소자(110)는 단순히 상변화층(111)이 상부 전극(112) 및 하부 전극(113) 사이에 배치되어, 상변화층(111)의 윗면 및 아랫면의 넓이만큼 각각 상부 전극(112) 및 하부 전극(113)과 맞닿는다.
따라서, 상변화층(111)이 상부 전극(112) 및 하부 전극(113) 각각과 맞닿는 접촉 면적이 작기 때문에, 기존의 상변화 메모리 소자(110)는 도 2에 도시된 그래프와 같이, 상변화층(111)의 결정 상태가 셋 상태로부터 리셋 상태로 변화되는 기록 동작(Programming operation)(210)에서 전압 펄스의 변화가 점진적 특성을 갖도록 하나, 상변화층(111)의 결정 상태가 리셋 상태로부터 셋 상태로 변화되는 소거 동작(Erasing operation)(220)에서는 전압 펄스의 변화가 점진적 특성을 갖도록 하지 못하고, 급격한 특성을 갖도록 하는 문제점이 있다.
이에, 기존의 상변화 메모리 소자(110)는 시냅스 모델링 회로를 구성하기 위하여 사용되기 힘든 단점이 있다.
따라서, 아래의 실시예들은 상변화층의 결정 상태가 리셋 상태로부터 셋 상태로 변화되는 소거 동작에서 전압 펄스가 점진적 특성을 갖도록 하는 상변화 메모리 소자 및 그 동작 방법을 제안한다.
일실시예들은 상변화층의 결정 상태가 리셋 상태로부터 셋 상태로 변화되는 소거 동작에서 전압 펄스가 점진적 특성을 갖도록 하는 상변화 메모리 소자 및 그 동작 방법을 제공한다.
이 때, 일실시예들은 소거 동작에서 전압 펄스가 점진적 특성을 갖기 위하여 소거 동작의 반응 시간이 길어지도록 상부 전극 또는 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 갖는 상변화층을 포함하는 상변화 메모리 소자 및 그 동작 방법을 제공한다.
또한, 일실시예들은 소거 동작에서 결정 상태가 리셋 상태로부터 셋 상태로 변화되기 위하여, 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 상변화층에 인가되고, 전압 펄스가 점진적 특성을 갖도록, 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)이 길게 조절되는, 상변화 메모리 소자 및 그 동작 방법을 제공한다.
일실시예에 따르면, 전압 펄스의 점진적 특성(Gradual characteristics)을 구현한 상변화 메모리 소자는 상부 전극; 하부 전극; 및 상기 상부 전극 및 상기 하부 전극 사이에 배치되어, 상기 상부 전극 및 상기 하부 전극에 의해 인가되는 전압 펄스에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하고, 상기 상변화층의 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되는 소거 동작(Erasing operation)에서, 상기 전압 펄스는 점진적 특성을 갖는다.
상기 상변화층은 상기 소거 동작에서 상기 전압 펄스가 점진적 특성을 갖기 위하여 상기 소거 동작의 반응 시간이 길어지도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 가질 수 있다.
상기 상변화층은 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나를 관통하는 구조로 형성될 수 있다.
상기 소거 동작에서, 상기 상변화층에는 상기 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 인가될 수 있다.
상기 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되기 위하여 상기 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)은 상기 전압 펄스가 점진적 특성을 갖도록 길게 조절될 수 있다.
상기 상변화 메모리 소자는 시냅스 모델링 회로에 사용될 수 있다.
일실시예에 따르면, 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자의 동작 방법은 상부 전극 및 하부 전극을 통하여 전압 펄스를 상변화층-상기 상변화층은 상기 상부 전극 및 상기 하부 전극 사이에 매치됨-으로 인가하는 단계; 및 상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화시키는 단계를 포함하고, 상기 상변화층의 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되는 소거 동작(Erasing operation)에서, 상기 전압 펄스는 점진적 특성을 갖는다.
상기 상부 전극 및 상기 하부 전극을 통하여 전압 펄스를 상변화층으로 인가하는 단계는 상기 소거 동작에서, 상기 결정 상태를 상기 리셋 상태로부터 상기 셋 상태로 변화시키기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 상기 상변화층에 인가하는 단계를 포함할 수 있다.
상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 상기 셋 상태와 상기 리셋 상태 사이에서 변화시키는 단계는 상기 전압 펄스가 점진적 특성을 갖도록, 상기 결정 상태를 상기 리셋 상태로부터 상기 셋 상태로 변화시키기 위하여 상기 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)을 길게 조절하는 단계를 포함할 수 있다.
상기 상변화층은 상기 소거 동작에서 상기 전압 펄스가 점진적 특성을 갖기 위하여 상기 소거 동작의 반응 시간이 길어지도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 가질 수 있다.
상기 상변화층은 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나를 관통하는 구조로 형성될 수 있다.
상기 상부 전극 및 상기 하부 전극을 통하여 전압 펄스를 상변화층으로 인가하는 단계는 상기 상변화층의 결정 상태가 상기 셋 상태로부터 상기 리셋 상태로 변화되는 기록 동작(Programming operation)에서, 상기 결정 상태를 상기 셋 상태로부터 상기 리셋 상태로 변화시키기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 인가하는 단계를 포함하고, 상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 상기 셋 상태와 상기 리셋 상태 사이에서 변화시키는 단계는 상기 결정 상태가 상기 리셋 상태가 된 이후, 상기 상변화층을 냉각시키는 단계를 포함할 수 있다.
일실시예들은 상변화층의 결정 상태가 리셋 상태로부터 셋 상태로 변화되는 소거 동작에서 전압 펄스가 점진적 특성을 갖도록 하는 상변화 메모리 소자 및 그 동작 방법을 제공할 수 있다.
이 때, 일실시예들은 소거 동작에서 전압 펄스가 점진적 특성을 갖기 위하여 소거 동작의 반응 시간이 길어지도록 상부 전극 또는 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 갖는 상변화층을 포함하는 상변화 메모리 소자 및 그 동작 방법을 제공할 수 있다.
또한, 일실시예들은 소거 동작에서 결정 상태가 리셋 상태로부터 셋 상태로 변화되기 위하여, 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 상변화층에 인가되고, 전압 펄스가 점진적 특성을 갖도록, 상변화층에 인가되는 전압 펄스의 폴링 타임이 길게 조절되는, 상변화 메모리 소자 및 그 동작 방법을 제공할 수 있다.
따라서, 일실시예들은 시냅스 모델링 회로에 사용 가능한 상변화 메모리 소자 및 그 동작 방법을 제공할 수 있다.
도 1은 기존의 상변화 메모리 소자를 나타낸 도면이다.
도 2는 기존의 상변화 메모리 소자의 결정 상태 변화에 따른 전압 펄스를 나타낸 도면이다.
도 3은 일실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 4는 도 2에 도시된 상변화 메모리 소자의 구조의 다양한 예시를 나타낸 도면이다.
도 5는 일실시예에 따른 상변화 메모리 소자의 소거 동작에서 전압 펄스를 나타낸 도면이다.
도 6은 일실시예에 따른 상변화 메모리 소자의 동작 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 일실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 3을 참조하면, 일실시예에 따른 상변화 메모리 소자(300)는 상부 전극(310), 하부 전극(320) 및 상변화층(330)을 포함한다.
상부 전극(310) 및 하부 전극(320)은 도전성 물질로 형성되어, 상변화층(330)으로 전압 펄스를 인가한다.
상변화층(330)은 상부 전극(310) 및 하부 전극(320) 사이에 배치되어, 상부 전극(310) 및 하부 전극(320)에 의해 인가되는 전압 펄스에 따라 결정 상태가 셋 상태와 리셋 상태 사이에서 변화되도록 VI족 칼코겐 원소들, IV족 원소들 또는 V족 원소들 중 적어도 어느 하나의 물질로 형성될 수 있다.
구체적으로, 상부 전극(310) 및 하부 전극(320)에 의해 상변화층(330)에 전압 펄스가 인가되면, 전압 인가에 따른 주울 발열로 인하여 상변화층(330)이 가열되고, 온도가 상승됨에 따라, 결정 상태가 변화되게 된다.
예를 들어, 상변화층(330)이 리셋 상태에 있는 경우, 상변화층(330)의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 인가됨에 따라, 상변화층(330)은 용융 온도 이상 가열되었다가 천천히 쿨링됨으로써, 비결정질이 결정화되어 셋 상태로 변화되게 된다. 이와 같이 상변화층(330)은 리셋 상태로부터 셋 상태로 변화됨으로써, 소거 동작을 수행할 수 있다.
여기서, 상변화층(330)의 소거 동작 시, 일실시예에 따른 상변화 메모리 소자(300)는 전압 펄스가 점진적 특성을 갖도록 전압 펄스의 폴링 타임을 길게 조절할 수 있다. 이하, 폴링 타임은 전압 펄스가 인가된 전압 값으로부터 0으로 하강하는 소요 시간(전압 펄스가 인가된 이후, 종료되는 시점까지의 소요 시간)을 의미한다. 이에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.
다른 예를 들면, 상변화층(330)이 셋 상태에 있는 경우, 상변화층(330)의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 인가됨에 따라, 상변화층(330)은 용융 온도 이상 가열되어 용융풀을 형성한 이후, 전압 펄스가 종료됨에 따라 급속하게 냉각됨으로써, 결정질이 비결정화되어 리셋 상태로 변화되게 된다. 이와 같이 상변화층(330)은 셋 상태로부터 리셋 상태로 변화됨으로써, 기록 동작을 수행할 수 있다.
이 때, 상변화층(330)의 기록 동작 시, 상변화 메모리 소자(300)는 상변화층(330)을 용융 온도 이상 가열하여 용융풀을 형성한 이후, 급속하게 냉각시킴으로써, 상변화층(330)이 결정질된 셋 상태로 다시 변화되는 것을 방지할 수 있다. 이러한 과정은 기존의 상변화 메모리 소자에서의 기록 동작과 동일하므로, 상세한 설명은 생략하기로 한다.
또한, 상변화 메모리 소자(300)는 전압 펄스가 점진적 특성을 갖도록, 상변화층(330)의 소거 동작 시 전압 펄스의 폴링 타임을 길게 조절할 뿐만 아니라, 상변화층(330)의 구조를 변경할 수도 있다.
예를 들어, 상변화층(330)은 소거 동작에서 전압 펄스가 점진적 특성을 갖도록 소거 동작의 반응 시간을 길어지게 하는 구조를 가질 수 있다. 이러한 구조는 상변화층(330)이 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나를 관통하도록 형성됨으로써, 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나와의 접촉 면적이 증가함에 따라, 구현될 수 있다. 이하, 상변화층(330)이 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나를 관통한다는 것은 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나에 홀이 형성되고, 상변화층(330)의 양 끝단 중 어느 하나의 부분이 상기 홀에 삽입됨으로써, 상변화층(330)의 양 끝단 중 어느 하나의 부분이 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나에 의해 둘러싸이는 구조를 갖는 것을 의미한다.
즉, 상변화층(330)은 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나를 관통하도록 형성됨으로써, 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나와의 접촉 면적을 증가시키고, 상부 전극(310) 또는 하부 전극(320) 중 적어도 하나와의 접촉 면적이 증가됨에 따라, 소거 동작의 반응 시간을 길어지게 할 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
도 4는 도 2에 도시된 상변화 메모리 소자의 구조의 다양한 예시를 나타낸 도면이다.
도 4를 참조하면, 일실시예에 따른 상변화 메모리 소자(410, 420, 430)는 상부 전극(440) 또는 하부 전극(450) 중 적어도 하나를 관통하는 구조로 형성되는 상변화층(411, 421, 431)을 포함한다.
예를 들어, 상변화 메모리 소자(410)의 상변화층(411)은 상단 끝부분이 상부 전극(440)에 형성된 홀에 삽입됨으로써, 상부 전극(440)을 관통하는 구조로 형성될 수 있다.
다른 예를 들면, 상변화 메모리 소자(420)의 상변화층(421)은 하단 끝부분이 하부 전극(450)에 형성된 홀에 삽입됨으로써, 하부 전극(450)을 관통하는 구조로 형성될 수 있다.
또 다른 예를 들면, 상변화 메모리 소자(430)의 상변화층(431)은 상단 끝부분이 상부 전극(440)에 형성된 홀에 삽입되고, 하단 끝부분이 하부 전극(450)에 형성된 홀에 삽입됨으로써, 상부 전극(440)과 하부 전극(450) 모두를 관통하는 구조로 형성될 수 있다.
상술한 바와 같이, 상변화 메모리 소자(410, 420, 430)는 상부 전극(440) 또는 하부 전극(450) 중 적어도 하나와의 접촉 면적이 증가되는 구조를 가짐으로써, 소거 동작의 반응 시간을 길어지도록 할 수 있고, 소거 동작의 반응 시간을 길어지게 함으로써, 소거 동작에서 전압 펄스가 점진적 특성을 갖도록 할 수 있다. 따라서, 상변화 메모리 소자는 점진적으로 변화하는 속성 값을 갖는 시냅스 모델링 회로에서 사용될 수 있다.
도 5는 일실시예에 따른 상변화 메모리 소자의 소거 동작에서 전압 펄스를 나타낸 도면이다.
도 5를 참조하면, 일실시예에 따른 상변화 메모리 소자는 상변화층의 결정 상태가 리셋 상태로(510)부터 셋 상태(520)로 변화되는 소거 동작에서, 리셋 상태(510)의 상변화층에 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 인가함으로써, 상변화층을 용융 온도 이상 가열한 후, 천천히 쿨링시켜 셋 상태(520)로 변화시킬 수 있다.
특히, 상변화 메모리 소자는 리셋 상태(510)로부터 셋 상태(520)로 변화되는 과정에서(소거 동작 중), 상변화층에 인가되는 전압 펄스의 폴링 타임을 길게 조절함으로써, 전압 펄스가 그래프 530과 같이 점진적 특성을 갖도록 할 수 있다.
이러한 동작을 기존의 상변화 메모리 소자와 비교하는 예를 들면, 기존의 상변화 메모리 소자가 리셋 상태(541)로부터 셋 상태(542)로 변화되는 소거 동작에서 상변화층의 용융 온도를 발생시키는 전압 값보다 낮고 상변화층의 결정화 온도보다는 높은 3V의 전압 펄스를 상변화층에 인가하기 때문에, 그래프 540과 같이, 전압 펄스는 급격하게 짧은 폴링 타임을 갖고 긴 듀레이션 타임(Duration time)을 갖게 된다.
반면, 일실시예에 따른 상변화 메모리 소자는 리셋 상태(510)로부터 셋 상태(520)로 변화되는 소거 동작에서 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 5V의 전압 펄스를 상변화층에 인가한 뒤, 천천히 쿨링시키며 전압 펄스의 폴링 타임을 길게 조절함으로써, 그래프 530과 같이, 전압 펄스가 점진적 특성을 가지며 종료되도록 할 수 있다.
상술한 바와 같이, 일실시예에 따른 상변화 메모리 소자는 리셋 상태로(510)부터 셋 상태(520)로 변화되는 소거 동작에서, 리셋 상태(510)의 상변화층에 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 인가하고, 상변화층에 인가되는 전압 펄스의 폴링 타임을 길게 조절함으로써, 전압 펄스가 점진적 특성을 갖도록 할 수 있다. 따라서, 상변화 메모리 소자는 점진적으로 변화하는 속성 값을 갖는 시냅스 모델링 회로에서 사용될 수 있다.
도 6은 일실시예에 따른 상변화 메모리 소자의 동작 방법을 나타낸 플로우 차트이다.
도 6을 참조하면, 일실시예에 따른 상변화 메모리 소자는 상부 전극 및 하부 전극을 통하여 전압 펄스를 상변화층-상변화층은 상부 전극 및 하부 전극 사이에 매치됨-으로 인가한다(610).
그 후, 상변화 메모리 소자는 전압 펄스에 따라 상변화층의 결정 상태를 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화시킨다(620).
예를 들어, 620 단계에서, 상변화 메모리 소자는 상변화층의 결정 상태가 리셋 상태로부터 셋 상태로 변화되는 소거 동작(Erasing operation) 또는 상변화층의 결정 상태가 셋 상태로부터 리셋 상태로 변화되는 기록 동작(Programming operation) 중 어느 하나의 동작을 수행할 수 있다.
이 때, 상변화 메모리 소자는 소거 동작에서, 전압 펄스가 점진적 특성을 갖도록 한다.
구체적으로, 610 단계에서, 상변화 메모리 소자는 소거 동작에서 결정 상태를 리셋 상태로부터 셋 상태로 변화시키기 위하여, 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 상변화층에 인가하고, 620 단계에서, 결정 상태를 리셋 상태로부터 셋 상태로 변화시키기 위하여 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)을 길게 조절함으로써, 전압 펄스가 점진적 특성을 갖도록 할 수 있다.
또한, 상변화 메모리 소자는 소거 동작에서 전압 펄스가 점진적 특성을 갖기 위하여 소거 동작의 반응 시간이 길어지도록 상부 전극 또는 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 갖도록 상변화층을 형성할 수 있다. 보다 상세하게, 상변화 메모리 소자는 상부 전극 또는 하부 전극 중 적어도 하나와의 접촉 면적이 증가되도록 상부 전극 또는 하부 전극 중 적어도 하나를 관통하는 구조로 형성할 수 있다.
반면에, 상변화 메모리 소자는 610 단계에서, 결정 상태를 셋 상태로부터 리셋 상태로 변화시키기 위하여, 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 인가하고, 620 단계에서, 결정 상태가 리셋 상태가 된 이후, 상변화층을 냉각시킴으로써, 상변화층의 기록 동작을 수행할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (12)

  1. 전압 펄스의 점진적 특성(Gradual characteristics)을 구현한 상변화 메모리 소자에 있어서,
    상부 전극;
    하부 전극; 및
    상기 상부 전극 및 상기 하부 전극 사이에 배치되어, 상기 상부 전극 및 상기 하부 전극에 의해 인가되는 전압 펄스에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층
    을 포함하고,
    상기 상변화층의 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되는 소거 동작(Erasing operation)에서, 상기 전압 펄스는
    점진적 특성을 갖는, 상변화 메모리 소자.
  2. 제1항에 있어서,
    상기 상변화층은
    상기 소거 동작에서 상기 전압 펄스가 점진적 특성을 갖기 위하여 상기 소거 동작의 반응 시간이 길어지도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 갖는, 상변화 메모리 소자.
  3. 제2항에 있어서,
    상기 상변화층은
    상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나를 관통하는 구조로 형성되는, 상변화 메모리 소자.
  4. 제1항에 있어서,
    상기 소거 동작에서, 상기 상변화층에는
    상기 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스가 인가되는, 상변화 메모리 소자.
  5. 제4항에 있어서,
    상기 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되기 위하여 상기 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)은
    상기 전압 펄스가 점진적 특성을 갖도록 길게 조절되는, 상변화 메모리 소자.
  6. 제1항에 있어서,
    상기 상변화 메모리 소자는
    시냅스 모델링 회로에 사용되는, 상변화 메모리 소자.
  7. 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자의 동작 방법에 있어서,
    상부 전극 및 하부 전극을 통하여 전압 펄스를 상변화층-상기 상변화층은 상기 상부 전극 및 상기 하부 전극 사이에 매치됨-으로 인가하는 단계; 및
    상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화시키는 단계
    를 포함하고,
    상기 상변화층의 결정 상태가 상기 리셋 상태로부터 상기 셋 상태로 변화되는 소거 동작(Erasing operation)에서, 상기 전압 펄스는
    점진적 특성을 갖는, 상변화 메모리 소자의 동작 방법.
  8. 제7항에 있어서,
    상기 상부 전극 및 상기 하부 전극을 통하여 전압 펄스를 상변화층으로 인가하는 단계는
    상기 소거 동작에서, 상기 결정 상태를 상기 리셋 상태로부터 상기 셋 상태로 변화시키기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 상기 상변화층에 인가하는 단계
    를 포함하는 상변화 메모리 소자의 동작 방법.
  9. 제8항에 있어서,
    상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 상기 셋 상태와 상기 리셋 상태 사이에서 변화시키는 단계는
    상기 전압 펄스가 점진적 특성을 갖도록, 상기 결정 상태를 상기 리셋 상태로부터 상기 셋 상태로 변화시키기 위하여 상기 상변화층에 인가되는 전압 펄스의 폴링 타임(Falling time)을 길게 조절하는 단계
    를 포함하는 상변화 메모리 소자의 동작 방법.
  10. 제7항에 있어서,
    상기 상변화층은
    상기 소거 동작에서 상기 전압 펄스가 점진적 특성을 갖기 위하여 상기 소거 동작의 반응 시간이 길어지도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되는 구조를 갖는, 상변화 메모리 소자의 동작 방법.
  11. 제10항에 있어서,
    상기 상변화층은
    상기 상부 전극 또는 상기 하부 전극 중 적어도 하나와의 접촉 면적이 증가되도록 상기 상부 전극 또는 상기 하부 전극 중 적어도 하나를 관통하는 구조로 형성되는, 상변화 메모리 소자의 동작 방법.
  12. 제7항에 있어서,
    상기 상부 전극 및 상기 하부 전극을 통하여 전압 펄스를 상변화층으로 인가하는 단계는
    상기 상변화층의 결정 상태가 상기 셋 상태로부터 상기 리셋 상태로 변화되는 기록 동작(Programming operation)에서, 상기 결정 상태를 상기 셋 상태로부터 상기 리셋 상태로 변화시키기 위하여, 상기 상변화층의 용융 온도를 발생시키는 전압 값보다 높은 값의 전압 펄스를 인가하는 단계
    를 포함하고,
    상기 전압 펄스에 따라 상기 상변화층의 결정 상태를 상기 셋 상태와 상기 리셋 상태 사이에서 변화시키는 단계는
    상기 결정 상태가 상기 리셋 상태가 된 이후, 상기 상변화층을 냉각시키는 단계
    를 포함하는 상변화 메모리 소자의 동작 방법.
KR1020160097744A 2016-08-01 2016-08-01 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법 KR20180014464A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097744A KR20180014464A (ko) 2016-08-01 2016-08-01 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097744A KR20180014464A (ko) 2016-08-01 2016-08-01 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20180014464A true KR20180014464A (ko) 2018-02-09

Family

ID=61199036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097744A KR20180014464A (ko) 2016-08-01 2016-08-01 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20180014464A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092573A (ko) * 2019-01-25 2020-08-04 한양대학교 산학협력단 결정질 상태 및 유사 졀정질 상태만을 사용하는 상변화 기반 시냅스 소자
KR102144586B1 (ko) * 2019-07-17 2020-08-12 한양대학교 산학협력단 전압 펄스의 동작 세분화를 이용하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
KR102161762B1 (ko) * 2019-07-17 2020-10-05 한양대학교 산학협력단 전압 펄스의 동작 조건을 조절하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
KR20230057016A (ko) * 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092573A (ko) * 2019-01-25 2020-08-04 한양대학교 산학협력단 결정질 상태 및 유사 졀정질 상태만을 사용하는 상변화 기반 시냅스 소자
KR102144586B1 (ko) * 2019-07-17 2020-08-12 한양대학교 산학협력단 전압 펄스의 동작 세분화를 이용하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
KR102161762B1 (ko) * 2019-07-17 2020-10-05 한양대학교 산학협력단 전압 펄스의 동작 조건을 조절하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
KR20230057016A (ko) * 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법

Similar Documents

Publication Publication Date Title
JP5111838B2 (ja) 相転移メモリ素子のマルチビットの動作方法
US7656701B2 (en) Method for programming a multilevel phase change memory device
KR20180014464A (ko) 전압 펄스의 점진적 특성을 구현한 상변화 메모리 소자 및 그 동작 방법
KR100564602B1 (ko) 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US9135992B2 (en) Methods for forming memory devices with reduced operational energy in phase change material
KR100855959B1 (ko) 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
JP5919607B2 (ja) 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器
TW201601153A (zh) 操作記憶胞的方法及整合電路
US7031181B1 (en) Multi-pulse reset write scheme for phase-change memories
KR101780539B1 (ko) 다치형 상변화 메모리의 쓰기 방법 및 시스템
CN103714852B (zh) 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法
US7790518B2 (en) Method of trimming semiconductor elements with electrical resistance feedback
KR102144586B1 (ko) 전압 펄스의 동작 세분화를 이용하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
US20110069540A1 (en) Method of a phase-change memory programming
US11557343B2 (en) Pulsing synaptic devices based on phase-change memory to increase the linearity in weight update
KR102569870B1 (ko) 펄스 폭 변조 방식을 이용하여 대칭성이 개선되는 시냅스 소자 및 그의 동작 방법
Marcolini et al. Modeling the dynamic self-heating of PCM
US20160351801A1 (en) Tunable Variable Resistance Memory Device
Kiouseloglou et al. A circuit for linearly decreasing temperature SET programming of PCM based on Ge-rich GST
Kiouseloglou et al. Optimized temperature profile based pulse generator for innovative Phase Change Memory
TWI384663B (zh) The method of styling a phase - changing memory cell and the phase - changing memory
Ong et al. A novel emulator design for phase change memory cell
KR20200056505A (ko) 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160801

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180117

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180730

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181204

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180730

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20180117

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I