JP5919607B2 - 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器 - Google Patents

相変化物質に基づくプログラマブル抵抗を用いた遅延発生器 Download PDF

Info

Publication number
JP5919607B2
JP5919607B2 JP2012143199A JP2012143199A JP5919607B2 JP 5919607 B2 JP5919607 B2 JP 5919607B2 JP 2012143199 A JP2012143199 A JP 2012143199A JP 2012143199 A JP2012143199 A JP 2012143199A JP 5919607 B2 JP5919607 B2 JP 5919607B2
Authority
JP
Japan
Prior art keywords
pcm
resistor
delay generator
comparator
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012143199A
Other languages
English (en)
Other versions
JP2013013081A (ja
Inventor
スリ、マナ
サルボ、バルバラ デ
サルボ、バルバラ デ
Original Assignee
コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ
コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ, コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ filed Critical コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ
Publication of JP2013013081A publication Critical patent/JP2013013081A/ja
Application granted granted Critical
Publication of JP5919607B2 publication Critical patent/JP5919607B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/049Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00026Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00156Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Pulse Circuits (AREA)

Description

本発明は、相変化物質に基づくプログラマブル抵抗を用いた遅延発生器に関する。それは特に、時間遅延を発生させる電子装置の分野に適用できる。
正確な時間遅延を発生させる必要性は、多くの電子応用における要求事項である。この目的で、コンデンサに基づく回路が時間遅延を発生させるため慣習的に用いられる。そのような回路の例は、W.F.Davis及びT.M.Frederiksenによる、“a precision monolithic time−delay generator for use in automotive electronic fuel injection systems”と題される、IEEE journal on solid state circuits, Vol.7, No.6, December 1972の論文において記述されている。
このタイプの回路の欠点の1つは、特にそれらが集積回路内へ組み込まれるときの、それらの設置面積である。別の欠点は、例えば1ミリ秒から数百分に及ぶ値を有する広範囲の時間遅延を生成できないことである。さらに、コンデンサに基づく遅延発生器が使用される場合、例えばおよそ100秒の長い遅延を、正確に発生させることは困難である。
本発明の1つの目的は、とりわけ前述の欠点を軽減することである。
このために、本発明の1つの主題はカルコゲナイドに基づく相変化物質で作られる、少なくとも1つのプログラマブル抵抗RPCMを含む遅延発生器である。前記抵抗RPCMは、遅延を発生させるために、抵抗RPCMの抵抗値が初期値Rに等しく、そしてカルコゲナイドが非晶相であるようなやり方で初期化される。比較器は、時間の経過に対して安定な基準電気量を、プログラマブル抵抗RPCMの抵抗値を表わす可変電気量と比較し、その比較器は特異信号sを発生させ、前記特異性は、2つの電気量の間の差が符号を変えるときに生成される。
本発明の1つの態様によれば、基準電気量は基準抵抗値Rreferenceを表わす。
プログラミング・モジュールは、例えば電気的パルスを放出することにより抵抗RPCMを初期化し、前記パルスは、抵抗RPCMの抵抗値が初期値Rに達するようなものである。
1つの実施形態において、抵抗RPCMをプログラミングするために使用される電気的パルスの特性は、ルックアップ表を用いて定義される。
本発明の別の態様によれば、信号sは2つの状態をとることができ、特異性は1つの状態から別の状態への移行に対応する。
比較器は例えば電流比較器であり、可変電気量と基準電気量は電流である。
あるいは、比較器は電圧比較器であり、可変電気量と基準電気量は電圧であり得る。
別の実施形態において、所与の遅延Tを得ることを可能にするRの値は式:
を用いて定義され、ここで、
Rは時間tにおけるPCM物質の抵抗値、
は初期時間tにおけるPCM物質の抵抗値、
νは使用されるカルコゲナイドに依存する定数である。
本発明の別の態様によれば、使用されるカルコゲナイドはゲルマニウム、アンチモン、及びテルルの混合物である。
本発明の別の態様によれば、使用されるカルコゲナイドはGeSbTeである。
本発明の別の主題は、ニューラルネットワークを含む人工神経細胞を抑制するシステムであり、その後にニューラルネットワークの出力が利用できる時間は、上述のような遅延発生器によって制御される。
本発明の特記すべき利点は、相変化物質を既に含むシステムに対して、遅延を発生させるための専用の追加回路を作る必要のないことである。
本発明のその他の特徴及び利点は、例証のために与えられ、そして添付図に関する以下の制限されない記述のおかげで明らかになるであろう。
相変化物質に基づくプログラマブル抵抗の一例を与える。 様々なパルス長に対して、相変化物質の抵抗値がどのように変化するかを例証する一組の曲線を示す。 本発明による遅延生成の原理を単純化したやり方で例証する。 電流比較器を用いた、本発明の一実施形態を示す。 電圧比較器を用いた、遅延発生器の一実施形態を示す。 神経細胞のスパイクのモデルをプログラミングするための、例示的システムを与える。
図1は、相変化物質に基づくプログラマブル抵抗の一例を与える。相変化物質は電子機器において頻繁に使用される。それらは慣例的に相変化メモリ(PCM)物質と呼ばれる。PCM物質はカルコゲナイドから作られる。それらは特にコンパクトディスク(CD)、デジタル多用途ディスク(DVD)、又はブルーレイディスクのような光学記憶媒体において用いられる。PCM物質はまた、相変化ランダムアクセスメモリ(PRAM)素子と呼ばれる、大量生産される不揮発性電子メモリ素子の発展の中で使用されている。
PCM物質を採用する装置は、2つの状態間でのカルコゲナイドの可逆的切り替えの原理で動作する。切り替えはジュール加熱により引き起こされる。カルコゲナイド材料の第一の状態は慣例的に「非晶相」の表現によって示され、第二の状態は「結晶相」の表現によって示される。カルコゲナイドの重要な特性は、それらの電気抵抗が結晶層より非晶相において大きいことである。
PCM物質に基づく素子は、慣例的に少なくとも1つのプログラマブル抵抗を含む。図1に示す例示的なプログラマブル抵抗は、厚さが100nmのカルコゲナイド材料の薄膜100、及び厚さが400nmの中間膜104から成る−これら2つの膜は2つの金属電極101、102の間に置かれている。例として、このプログラマブル抵抗において使用されるカルコゲナイドは、例えばGeSbTeのような、ゲルマニウム、アンチモン、及びテルルの混合物であり得る。
中間膜104は、直径が300nmのタングステンで作られた円筒形シート103から成り、前記シートは酸化ケイ素SiOで囲まれている。多くのカルコゲナイドに基づくプログラマブル抵抗構造は、先行技術において見出されることができ、そして本発明との関連で使用され得る。
プログラマブル抵抗の2つの金属電極間に電位差が加えられるとき、電流は円筒形のタングステンシート103を通り、そしてPCM物質の膜100を通って流れる。この電流フローにより生じるジュール加熱は、PCM物質の温度を上昇させる。
PCM物質を結晶相から非晶相に切り替えるには、長さが数十ナノ秒の大きな電流パルスが、例えば、PCM物質をその融点まで加熱するために用いられる。その電流は次に急速に、すなわち数ナノ秒以内に切断される。これはカルコゲナイドが非晶相において固定されることを可能にする。
例として、PCM物質を非晶相から結晶相に切り替えるには、PCM物質の温度がその結晶化温度を超えるが、しかしその融点を超えないように、より小さい振幅の電流パルスが加えられる。物質が完全に結晶化するために、その物質はこの温度で十分な時間にわたって保たれる。図1の例に関して、50〜150nsの間のパルス長を持つパルスは、プログラマブル抵抗のPCM物質を完全に結晶化させる。最適なパルス長は選ばれたPCM物質に依存することが分かるであろう。
図2は、様々な電気的パルス長に対して、及び用いられる電気的パルスの振幅の関数として、PCM物質の抵抗値がどのように変化するかを例証する一組の曲線を示す。この例において、PCM物質は初期には非晶相である。6つの曲線が示されている。第一の曲線200は1μsの電気的パルス長に対応し、第二の曲線201は500nsのパルス長に、第三の曲線202は300nsのパルス長に、第四の曲線203は100nsのパルス長に、第五の曲線204は70nsのパルス長に、そして第六の曲線205は50nsのパルス長に対応する。
PCM物質は、数百Ωの抵抗値が得られるようなやり方で結晶化され得ることが見られよう。これを行なうために、その電圧が2〜4Vの間にあるパルスが用いられ得る。非晶相においてより大きな抵抗を得るため、4Vを超える電圧パルスが使われ得る。これらの値は例として与えられ、プログラマブル抵抗の構造及びそれに使用される材料に応じて変化するであろう。
PCM物質の重要な特性は、非晶相において抵抗値が時間と共にドリフトすることである。このドリフトは、非晶相におけるカルコゲナイドの領域での構造緩和の結果である。反対に、このドリフトは本物質が結晶相であるとき、無視できる。非晶相において、抵抗値のドリフトは時間と共に増加することが分かるであろう。この抵抗値のドリフトは決定性であり、次の関係を用いて表わされ得る:
ここで、
Rは時間tにおけるPCM物質の抵抗値、
は初期時間t、例えば前記抵抗がプログラミングされている時間におけるPCM物質の抵抗値、
νは使用されるカルコゲナイドに依存するパラメータである。例として、GeSbTeが用いられる場合、νの値は0.11〜0.13の間にある。
図3は、本発明による遅延生成の原理を単純化したやり方で例証する。その原理は、非晶相におけるPCM物質の抵抗値のドリフト特性を利用する。遅延発生器は、PCM物質で作られる少なくとも1つのプログラマブル抵抗11、基準抵抗12、及び電気量の比較器13を備える。これらの様々な要素の詳細は、明細書の残りの部分において以下に与えられている。
基準抵抗Rreference12は、比較器13の入力端子14の1つに接続されている。基準抵抗Rreferenceの抵抗値は、必要とされる精度及び意図する用途に応じて、固定されるか又はプログラム可能である。
プログラマブル抵抗RPCMはカルコゲナイドで作られる。
抵抗RPCMに対して初期値Rを選ぶために、プログラミング・モジュール10が用いられ得る。抵抗は、適切な電気的パルスを加えることによりプログラミングされる。抵抗RPCMをプログラミングするために使用される電気的パルスの特性は、数値表を用いて定義され得る。この数値表は、例えば図2に示されるものと同じタイプの、電気的特性の曲線を表わす。このルックアップ表は、使用されるカルコゲナイドに応じて変化する、生成されるべきパルスの特性が定義されることを可能にする。
プログラミング・モジュール10は、例えば遅延発生器の外部にある電気的パルス発生器を用いて実施される。あるいは、プログラミング・モジュールは遅延発生器の内部に含まれてもよい。例として、パルス発生器が電子チップ内へ組み込まれ得る。電気的パルスの発生を可能にする、当業者に良く知られた多くの技術が存在する。電気的パルス発生技術の選定は、例えばそれに対して遅延発生器が使用される用途の要求事項、及び要求精度に依存する。
遅延発生器に組み込まれた比較器13の目的は、その入力14、15に供給される電気量を比較することである。図3の例において、比較器13の第一入力14及び第二入力15に供給される電気量は、それぞれ基準抵抗Rreference12の抵抗値、及びプログラマブル抵抗RPCM11の抵抗値を表わす。これらの電気量は例えば電流又は電圧である。
比較器13は出力信号sを生成する。例として、この出力信号はLOW状態及びHIGH状態である2つの状態、もしくは2つの値0及び1を取り得る。
信号sの状態変化は抵抗RPCMの初期化よりも時間Tだけ後に生じ、前記時間Tは発生することが望まれる遅延の値に相当する。
抵抗RPCMとRreferenceの抵抗値を表わす電気量を比較する、多くの方法又は手段が先行技術において見出され得る。これらの抵抗RPCMとRreferenceの抵抗値を表わす電気量は、例えば電圧又は電流である。従って、比較器13は例えば電圧比較器又は電流比較器であり得る。
それゆえ、長さTの遅延を発生させるために初期値Rが選ばれ、抵抗RPCMはこの初期値を用いてプログラミングされる。そのとき、抵抗ドリフト効果が生じるように、カルコゲナイドは非晶相であることが必須となる。
の値を定義するため、方程式(1)から直接導き出される、次の式が用いられ得る:
抵抗RPCMにおいて使用されるカルコゲナイドの選定は、パラメータνの値を決定することが分かるであろう。
比較器13の第二入力15に供給される電気量は、抵抗RPCMの抵抗値を表わし、それゆえ時間と共に変化する。
遅延発生器の初期化は、初期値を用いたプログラマブル抵抗のプログラミングに対応する。発生器の初期化に続いて、抵抗RPCMの抵抗値は、抵抗が非晶相におけるカルコゲナイドを含むためドリフトし始める。
以下の在来技法が次に用いられ得る。プログラマブル抵抗RPCMの抵抗値を表わす電気量が基準の電気量よりも小さいとき、比較モジュールは第一の状態において出力信号sを生成する。プログラマブル抵抗の抵抗値を表わす電気量が基準の電気量よりも大きいとき、信号sはその第二の状態に切り替わる。従って、2つの電気量間の差の符号が変わるとき、信号sの第一の状態と第二の状態との間の移行が生じる。この移行は生成された遅延Tの検出を可能にする、信号sにおける特異性に対応する。
有利なことに、それを用いてプログラマブル抵抗RPCMがプログラミングされ得る柔軟性は、抵抗RPCMが例えば1ミリ秒から数百分までの、非常に大きな範囲の値を伴う時間遅延を発生させることを可能にする。
図4は、電流比較器を用いた本発明の一実施形態を示す。電流比較器16の第一入力24に供給された電流は、比較器の第二入力25に供給された電流と比較される。
この例において、基準抵抗12は第一入力24及び電圧発生装置30に接続されている。プログラマブル抵抗11は第二入力25及び電圧発生装置30に接続されている。電流比較器16の第一入力24と第二入力25に供給される電流は、それぞれ抵抗Rreference12と抵抗RPCM11の抵抗値に依存する電気量である。抵抗Rreferenceの抵抗値は時間の経過に対して安定であるため、第一入力24における電流は基準電気量として用いられる。抵抗RPCMの抵抗値が大きい程、比較器16の第二入力25における電流は小さい。
比較器16の第一入力24における電流が比較器の第二入力25における電流よりも大きいとき、比較器の出力信号sは第一の状態にある。
比較器16の第一入力24における電流が比較器の第二入力25における電流よりも小さいとき、比較器の出力信号sは第二の状態にある。
信号sの2つの状態間の移行は、次に抵抗RPCMの初期化のT秒後に生じる。信号sの状態変化は、時間Tの検出を可能にする特異性に対応する。
より一般的には、本発明との関連において、基準電気量と可変電気量との間の差の符号が変わるとき特異性を生じる、任意の信号sが使用され得る。この特異性は、例えば所定の特性を伴う、スパイク又は信号部分であり得る。
図5は、電圧比較器を用いた遅延発生器の一実施形態を示す。電圧比較器19の第一端子26の電圧は、前記比較器19の第二端子27の電圧と比較される。この実施形態において、バイアス電圧Vが第一群の抵抗に加えられる。この一群は2つの抵抗の二組を用いて作られ、抵抗は直列に取り付けられて、2つの抵抗の二組はそのとき電圧Vが各抵抗に加えられ得るように、並列に接続されている。直列接続された第一組の抵抗は2つの抵抗R1とR3を含み、直列接続された第二組の抵抗は、抵抗R2とカルコゲナイドで作られるプログラマブル抵抗RPCM11とを含む。電圧比較器19の第一入力26は第一組の抵抗の、抵抗R1とR3の間から第一の電圧V1を供給され、第二入力27は第二組の抵抗の、抵抗R2とRPCMの間から第二の電圧V2を供給される。電圧V1及びV2は次の方法で表わされ得る:
抵抗R1、R2、及びR3は時間と共に一定に留まる値を有する。従って、電圧V1は一定であり基準電気量としての役割を果たす。抵抗RPCMに関して、それはカルコゲナイドがその非晶相にあるとき、決定性の抵抗ドリフト効果に支配される。電圧V2は決定性の関係に従って、時間と共に変化する。初期値Rを用いたRPCMのプログラミングは、生成されるべき遅延Tに対する値が選定されることを可能にする。発生器の内部又は外部のプログラミング・モジュール10は、この初期値を選ぶために用いられ得る。抵抗R1、R2、及びR3の抵抗値は、意図する用途に応じて選ばれる。
本発明による遅延発生器は、多くの用途との関連で使用され得る。特に、それは長時間の遅延を作り出すための、あらゆるシステムにおいて使用され得る。それは例えばプログラマブル・タイマーとして使用され得る。全く異なる分野において、遅延発生器は神経細胞のスパイクのモデルをプログラミングするために用いられ得る。
図6は、神経細胞によって放出されるものと類似のパルスのシーケンスをプログラミングするための、1つの例示的システムを与える。例えば、従来形の神経インパルスが使用され得る。神経インパルス信号が、VLSI回路を用いたCMOSチップ20によりシミュレーションされ、又は生成され得る。
この例において、選定される在来技法は、信号sがそれぞれ値0と1に対応する第一の状態と第二の状態を取り得るものである。
ニューラルネットワーク20の出力Sと、遅延発生器の出力sとの結合21がなされる。ニューラルネットワーク20によるスパイク出力は、発生器の出力sが1に等しい期間に対してのみ、信号nを経由して検出されるであろう。信号sが0であるとき、スパイクは検出されないであろう。従って、その経過後にニューラルネットワークの出力が観察され得る時間を制御することにより、最終のスパイクのモデルが制御されるであろう。この技術の実施は、CMOSチップ20のサイズ低減を可能にする。具体的には、慣例的に、2つの連続するスパイク間の時間遅延を制御するため、多数のトランジスタと、それゆえ大きな面積のチップ20が、回路を実施するために使用される。連続的なスパイク間の時間遅延は極めて長くなることが可能である。これらの時間遅延は、従来のコンデンサに基づく時間遅延発生器を用いて生成することが困難である。
100 PCM物質の膜
101 金属電極
102 金属電極
103 円筒形のタングステンシート
104 中間膜
200 第一の曲線
201 第二の曲線
202 第三の曲線
203 第四の曲線
204 第五の曲線
205 第六の曲線
10 プログラミング・モジュール
11 プログラマブル抵抗
12 基準抵抗
13 比較器
14 比較器の第一入力
15 比較器の第二入力
16 電流比較器
17 遅延発生器
18 遅延発生器
19 電圧比較器
20 ニューラルネットワーク
21 遅延発生器による制御
22 遅延発生器
24 電流比較器の第一入力
25 電流比較器の第二入力
26 電圧比較器の第一入力
27 電圧比較器の第二入力
30 電圧発生装置

Claims (11)

  1. 遅延発生器であって、カルコゲナイドに基づく相変化物質で作られる、少なくとも1つのプログラマブル抵抗RPCM(11)を含み、前記抵抗RPCMが、遅延を発生させるために、前記抵抗RPCMの抵抗値が初期値Rに等しく、そして前記カルコゲナイドが非晶相であるようなやり方で初期化され、比較器(13、16、19)が、時間の経過に対して安定な基準電気量を、前記プログラマブル抵抗RPCM(11)の抵抗値を表わす可変電気量と比較し、前記比較器が特異信号sを発生させ、前記特異性が、前記2つの電気量の間の差が符号を変えるときに生成される、遅延発生器。
  2. 前記基準電気量が基準抵抗値Rreferenceを表わす、請求項1に記載の遅延発生器。
  3. プログラミング・モジュール(10)が、電気的パルスを放出することにより前記抵抗RPCMを初期化し、前記パルスは、前記抵抗RPCMの抵抗値が前記初期値Rに達するようなものである、請求項1〜2のいずれか一項に記載の遅延発生器。
  4. 前記抵抗RPCMをプログラミングするために使用される前記電気的パルスの特性が、ルックアップ表を用いて定義される、請求項3に記載の遅延発生器。
  5. 前記信号sが2つの状態をとることができ、前記特異性が1つの状態から別の状態への移行に対応する、請求項1〜4のいずれか一項に記載の遅延発生器。
  6. 前記比較器(16)が電流比較器であり、前記可変電気量と前記基準電気量が電流である、請求項1〜5のいずれか一項に記載の遅延発生器。
  7. 前記比較器(19)が電圧比較器であり、前記可変電気量と前記基準電気量が電圧である、請求項1〜5のいずれか一項に記載の遅延発生器。
  8. 所与の遅延Tを得ることを可能にするRの値が式:
    を用いて定義され、ここで、
    Rは時間tにおけるPCM物質の抵抗値、
    は初期時間tにおける前記PCM物質の抵抗値、
    νは使用される前記カルコゲナイドに依存する定数である、請求項1〜7のいずれか一項に記載の遅延発生器。
  9. 使用される前記カルコゲナイドがゲルマニウム、アンチモン、及びテルルの混合物である、請求項1〜8のいずれか一項に記載の遅延発生器。
  10. 使用される前記カルコゲナイドがGeSbTeである、請求項9に記載の遅延発生器。
  11. ニューラルネットワーク(20)を含む人工神経細胞を抑制するシステムであって、その経過後に前記ニューラルネットワークの出力が利用できるようになる時間が、請求項1〜10のいずれか一項に記載の遅延発生器(22)による制御(21)を受けるシステム。
JP2012143199A 2011-06-27 2012-06-26 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器 Expired - Fee Related JP5919607B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1155698 2011-06-27
FR1155698A FR2977077B1 (fr) 2011-06-27 2011-06-27 Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase

Publications (2)

Publication Number Publication Date
JP2013013081A JP2013013081A (ja) 2013-01-17
JP5919607B2 true JP5919607B2 (ja) 2016-05-18

Family

ID=46317282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012143199A Expired - Fee Related JP5919607B2 (ja) 2011-06-27 2012-06-26 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器

Country Status (4)

Country Link
US (1) US9015094B2 (ja)
EP (1) EP2541770B1 (ja)
JP (1) JP5919607B2 (ja)
FR (1) FR2977077B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996029B1 (fr) * 2012-09-26 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme neuromorphique exploitant les caracteristiques intrinseque de cellules de memoire
CN103580668B (zh) * 2013-10-28 2016-04-20 华中科技大学 一种基于忆阻器的联想记忆电路
DE102014202107A1 (de) * 2014-02-05 2015-08-06 Martin Salinga Vorrichtung zur Auswertung eines Zeitintervalls zwischen zwei Anregungen
CN103943144B (zh) * 2014-04-30 2017-07-11 中国科学院上海微系统与信息技术研究所 参考电阻优化的相变存储器读电路及参考电阻优选方法
KR102255309B1 (ko) * 2014-10-17 2021-05-25 삼성전자주식회사 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템
US9547819B1 (en) 2015-11-23 2017-01-17 International Business Machines Corporation Phase-change material time-delay element for neuromorphic networks
US10713562B2 (en) * 2016-06-18 2020-07-14 International Business Machines Corporation Neuromorphic memory circuit
US10528865B2 (en) * 2016-06-21 2020-01-07 International Business Machines Corporation System to duplicate neuromorphic core functionality
KR102608887B1 (ko) * 2016-08-10 2023-12-04 에스케이하이닉스 주식회사 반도체 장치
US11138500B1 (en) * 2018-03-06 2021-10-05 U.S. Government As Represented By The Director, National Security Agency General purpose neural processor
KR102115369B1 (ko) 2018-10-16 2020-05-27 주식회사 성안테크 타이어 트레드 결함 검출장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63312715A (ja) * 1987-06-16 1988-12-21 Toshiba Corp 遅延回路
JP3702038B2 (ja) * 1996-05-14 2005-10-05 株式会社ルネサステクノロジ 遅延回路
JP2003085972A (ja) * 2001-09-13 2003-03-20 Toshiba Corp タイマ回路及び半導体メモリ装置
US7085155B2 (en) * 2003-03-10 2006-08-01 Energy Conversion Devices, Inc. Secured phase-change devices
US6967344B2 (en) * 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US7186998B2 (en) * 2003-03-10 2007-03-06 Energy Conversion Devices, Inc. Multi-terminal device having logic functional
WO2004084228A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Phase change memory device
US7706167B2 (en) * 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
JP4728055B2 (ja) * 2005-06-24 2011-07-20 エルピーダメモリ株式会社 人工神経回路
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US7813167B2 (en) * 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US7718990B2 (en) * 2007-12-04 2010-05-18 Ovonyx, Inc. Active material devices with containment layer
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
WO2011074021A1 (en) * 2009-12-18 2011-06-23 Mattia Boniardi Modified reset state for enhanced read margin of phase change memory
US8605531B2 (en) * 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch

Also Published As

Publication number Publication date
US20120330873A1 (en) 2012-12-27
FR2977077A1 (fr) 2012-12-28
EP2541770A1 (fr) 2013-01-02
US9015094B2 (en) 2015-04-21
FR2977077B1 (fr) 2013-08-02
EP2541770B1 (fr) 2014-04-23
JP2013013081A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
JP5919607B2 (ja) 相変化物質に基づくプログラマブル抵抗を用いた遅延発生器
US7149103B2 (en) Set programming methods and write driver circuits for a phase-change memory array
Redaelli et al. Electronic switching effect and phase-change transition in chalcogenide materials
CN102007541B (zh) 相变存储器自适应性编程
EP1489622A1 (en) Writing circuit for a phase change memory device
EP1450373B1 (en) Phase change memory device
US7663910B2 (en) Phase change memory device
US20080106930A1 (en) Pram and method of firing memory cells
US20060017488A1 (en) Mono-polarity switchable PCMO resistor trimmer
CN105225692B (zh) 操作存储单元的方法及整合电路
US20110193046A1 (en) Phase change memory device, manufacturing method thereof and operating method thereof
KR101218605B1 (ko) 반도체 메모리 장치
US8189373B2 (en) Phase change memory device using a multiple level write voltage
Aziza et al. Resistive RAMs as analog trimming elements
Cobley et al. A model for multilevel phase-change memories incorporating resistance drift effects
US10672468B2 (en) Memory device
JP2005045264A (ja) Pcmo抵抗器トリマー
JP2010152986A (ja) 半導体装置
JP5159847B2 (ja) 抵抗変化メモリ装置
CN107068198B (zh) 一种用于相变存储单元电流测试的set退火优化电路及方法
US20080247216A1 (en) Method and apparatus for implementing improved write performance for pcram devices
Attenborough et al. An alternative concept for phase change random access memory
KR101920081B1 (ko) 라이트 제어 장치
JP6972059B2 (ja) 抵抗変化型メモリ
Kim et al. Adjustable voltage dependent switching characteristics of PRAM for low voltage programming of multi-level resistances

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160324

R150 Certificate of patent or registration of utility model

Ref document number: 5919607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees