KR102255309B1 - 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 - Google Patents
3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 Download PDFInfo
- Publication number
- KR102255309B1 KR102255309B1 KR1020140141003A KR20140141003A KR102255309B1 KR 102255309 B1 KR102255309 B1 KR 102255309B1 KR 1020140141003 A KR1020140141003 A KR 1020140141003A KR 20140141003 A KR20140141003 A KR 20140141003A KR 102255309 B1 KR102255309 B1 KR 102255309B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- electrode
- change layer
- dimensional structure
- artificial neuron
- Prior art date
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000008859 change Effects 0.000 claims abstract description 122
- 230000000946 synaptic effect Effects 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 172
- 210000005056 cell body Anatomy 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000012782 phase change material Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 12
- 150000004770 chalcogenides Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000006855 networking Effects 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 150000001786 chalcogen compounds Chemical class 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 210000003050 axon Anatomy 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000003376 axonal effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012421 spiking Methods 0.000 description 3
- 210000000225 synapse Anatomy 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Manufacturing & Machinery (AREA)
- Neurology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
3차원 구조의 인공 뉴런 반도체 소자는 클럭 신호가 인가되는 제1 전극 및 출력 신호가 발생되는 제2 전극; 절연 기둥; 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들; 및 상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿아 있으며, 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층을 포함한다.
Description
본 발명은 뉴런 네트워킹 시스템의 세포체(soma)를 3차원 구조를 갖도록 모델링한 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템에 관한 것으로, 구체적으로, 상변화 물질로 세포체를 모델링하고, 상변화 물질과 3차원 구조를 갖도록 연결되는 복수의 전극층들로 축색 돌기(dendrite)를 모델링하는 기술이다.
뉴런 네트워킹 시스템을 모델링하는 기술은 생물학적 뉴런 네트워킹 시스템을 시뮬레이션하여 두뇌의 역할과 유사한 동작을 하는 전자 회로로서 디지털 뉴런 네트워크 컴퓨터를 구성하는 기술이다. 이 때, 뉴런 네트워킹 시스템의 세포체는 변화하는 속성 값을 갖기 때문에, 전자 회로로 모델링하는데 많은 어려움이 있다.
특히, 기존의 뉴런 네트워킹 시스템을 모델링하는 기술은 PCM(Phase-Change Memory) 및 RRAM(Resistive RAM)으로 시냅스를 모델링하고, 실리콘 트랜지스터(Si-transistor)로 세포체를 모델링하기 때문에, 전력 소모가 심하고, 집적화가 어려운 단점이 있다.
이에, 본 명세서에서는 상변화층으로 세포체를 모델링하고, 상변화층과 3차원 구조를 갖도록 연결되는 복수의 전극층들로 축색 돌기를 모델링하는 기술을 제안한다.
본 발명의 실시예들은 상변화층으로 세포체를 모델링하고, 상변화층과 3차원 구조를 갖도록 연결되는 복수의 전극층들로 축색 돌기를 모델링함으로써, 전력 소모 및 집적화의 문제를 해결한 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 3차원 구조의 인공 뉴런 반도체 시스템을 제공한다.
특히, 본 발명의 실시예들은 상변화층을 칼코겐 화합물(chalcogenide)로 형성하여, 뉴런 스파이킹(neuron spiking)을 모델링한 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 3차원 구조의 인공 뉴런 반도체 시스템을 제공한다.
본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자는 클럭 신호가 인가되는 제1 전극 및 출력 신호가 발생되는 제2 전극; 절연 기둥; 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들; 및 상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿아 있으며, 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층을 포함한다.
상기 상변화층의 적어도 두 개의 파트들은 상기 절연 기둥의 하부 영역에서 서로 연결될 수 있다.
상기 상변화층은 칼코겐 화합물(chalcogenide)로 형성될 수 있다.
상기 상변화층은 상기 복수의 전극층들 각각을 통하여 수신되는 상기 전기 신호에 기초하여 결정화될 수 있다.
상기 결정화된 상변화층은 상기 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 제2 전극으로 발생시킬 수 있다.
상기 상변화층에는 3차원 구조를 갖도록 상기 복수의 전극층들이 수직 방향으로 연결될 수 있다.
본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템은 세포체 소자; 및 상기 세포체 소자와 연결되는 복수의 시냅스 소자들을 포함하고, 상기 세포체 소자 및 상기 복수의 시냅스 소자들 각각은 클럭 신호가 인가되는 제1 전극 및 출력 신호가 발생되는 제2 전극; 절연 기둥; 적어도 하나의 회로로부터 전기 신호를 수신하는 복수의 전극층들; 및 상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿아 있으며, 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층을 포함한다.
상기 상변화층의 적어도 두 개의 파트들은 상기 절연 기둥의 하부 영역에서 서로 연결될 수 있다.
상기 세포체 소자 및 상기 복수의 시냅스 소자들 각각에 포함되는 상변화층은 칼코겐 화합물(chalcogenide)로 형성될 수 있다.
상기 세포체 소자에 포함되는 상변화층은 상기 세포체 소자에 포함되는 복수의 전극층들 각각을 통하여 수신되는 상기 복수의 시냅스 소자들 각각의 출력 신호에 기초하여 결정화될 수 있다.
상기 결정화된 상변화층은 상기 세포체 소자에 포함되는 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 세포체 소자에 포함되는 제2 전극으로 발생시킬 수 있다.
상기 상변화층에는 3차원 구조를 갖도록 상기 복수의 전극층들이 수직 방향으로 연결될 수 있다.
상기 복수의 시냅스 소자들 각각에 포함되는 상변화층은 상기 복수의 시냅스 소자들 각각에 포함되는 복수의 전극층들 각각을 통하여 수신되는 상기 전기 신호에 기초하여 결정화될 수 있다.
상기 결정화된 상변화층은 상기 복수의 시냅스 소자들 각각에 포함되는 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 복수의 시냅스 소자들 각각에 포함되는 제2 전극으로 발생시킬 수 있다.
본 발명의 일실시예에 따른 차원 구조의 인공 뉴런 반도체 소자를 제작하는 방법은 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들 및 층간 절연막을 형성하기 위하여, 절연 물질 및 금속 전도 물질을 교대로 증착하는 단계; 상기 절연 물질 및 상기 금속 전도 물질을 패터닝하는 단계; 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층을 상기 절연 물질 및 상기 금속 전도 물질이 패터닝된 영역에 상변화 물질로 형성하는 단계; 상기 상변화층의 표면에 절연 물질로 절연 기둥을 생성하는 단계; 및 클럭 신호가 인가되는 제1 전극 및 출력 신호가 발생되는 제2 전극을 생성하기 위하여, 상기 절연 기둥에 금속 전도 물질을 증착하는 단계를 포함하고, 상기 상변화층을 상기 상변화층 물질로 형성하는 단계는 상기 상변화층이 상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿도록 상기 상변화층을 형성하는 단계를 포함한다.
상기 상변화층을 상기 상변화층 물질로 형성하는 단계는 상기 상변화층의 적어도 두 개의 파트들이 상기 절연 기둥의 하부 영역에서 서로 연결되도록 상기 상변화층을 형성하는 단계를 포함할 수 있다.
상기 상변화층을 상기 상변화 물질로 형성하는 단계는 칼코겐 화합물(chalcogenide)로 상기 상변화층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들은 상변화층으로 세포체를 모델링하고, 상변화층과 3차원 구조를 갖도록 연결되는 복수의 전극층들로 축색 돌기를 모델링함으로써, 전력 소모 및 집적화의 문제를 해결한 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 3차원 구조의 인공 뉴런 반도체 시스템을 제공할 수 있다.
특히, 본 발명의 실시예들은 상변화층을 형성하는 칼코겐 화합물의 결정화 과정으로써, 뉴런 스파이킹을 모델링한 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 3차원 구조의 인공 뉴런 반도체 시스템을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자 및 이에 연결되는 시냅스 회로를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 구동 방법을 나타낸 플로우 차트이다.
도 5는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템의 구동 방법을 나타낸 플로우 차트이다.
도 6은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 제작 방법을 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자 및 이에 연결되는 시냅스 회로를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 구동 방법을 나타낸 플로우 차트이다.
도 5는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템의 구동 방법을 나타낸 플로우 차트이다.
도 6은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 제작 방법을 나타낸 도면이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자는 절연 기둥(110), 복수의 전극층들(120) 및 상변화층(130)을 포함한다.
여기서, 절연 물질로 생성되는 절연 기둥(110)에는 클럭 신호가 인가되는 제1 전극(111) 및 출력 신호가 발생되는 제2 전극(112)이 연결된다(예컨대, 제1 전극(111) 및 제2 전극(112)는 금속 전도 물질로 생성됨). 도면에는 절연 기둥(110)이 T자 형태로 도시되었으나, 이에 제한되거나 한정되지 않고, 다양한 형태를 지닐 수 있다.
복수의 전극층들(120)은 적어도 하나의 시냅스 회로로부터 전기 신호를 수신한다. 이 때, 복수의 전극층들(120)은 아래에서 상술하는 상변화층(130)에 수직 방향으로 연결됨으로써(복수의 전극층들(120) 각각은 상변화층(130)과 수직 방향으로 연결되는 접촉점(121)을 가짐), 인공 뉴런 반도체 소자가 3차원 구조를 갖도록 할 수 있다(예컨대, 복수의 전극층들(120)은 금속 전도 물질로 생성됨).
따라서, 3차원 구조를 갖도록 상변화층(130)에 대해 수직 방향으로 연결된 복수의 전극층들(120) 각각은 적어도 하나의 시냅스 회로에서 선택적으로 발생되는 전기 신호를 세포체의 기능을 수행하는 상변화층(130)으로 전달하는 축색 돌기의 기능을 수행할 수 있다. 적어도 하나의 시냅스 회로에 대한 설명은 도 2 및 도 3을 참조하여 기재하기로 한다.
이 때, 복수의 전극층들(120) 사이에는 층간 절연막(140)이 배치될 수 있다.
상변화층(130)은 절연 기둥(110)의 두 측면들과 맞닿아, 절연 기둥(110)에 의해 적어도 두 개의 파트들로 분류되도록 상변화 물질로 형성되어, 복수의 전극층들(120)에 의해 상변화를 일으킬 수 있다. 예를 들어, 3차원 구조의 인공 뉴런 반도체 소자의 윗면도를 살펴보면, 상변화층(130)은 절연 기둥(110)에 의해 제1 파트(131) 및 제2 파트(132)로 분류되어, 절연 기둥(110)의 적어도 두 측면들과 맞닿도록 형성될 수 있다.
이 때, 상변화층(130)의 적어도 두 개의 파트들은 절연 기둥(110)의 하부 영역에서 서로 연결될 수 있다.
따라서, 상변화층(130)을 형성하는 상변화 물질은 복수의 전극층들(120) 각각을 통하여 수신되는 전기 신호에 기초하여 결정화될 수 있다.
특히, 상변화층(130)은 전기 신호에 기초하여 결정화되는 칼코겐 화합물로 형성될 수 있다. 이 때, 칼코겐 화합물로 형성되는 상변화층(130)은 수신되는 전기 신호에 따라, 결정화 정도가 다양하게 조절될 수 있다. 예를 들어, 칼코겐 화합물로 형성되는 상변화층(130)은 수신되는 전기 신호의 강도에 따라, 8단계의 결정화 정도를 가질 수 있다. 그러나, 상변화층(130)을 형성하는 상변화 물질은 칼코겐 화합물로 제한되거나 한정되지 않고, 다양한 결정화 정도를 갖는 다양한 물질이 이용될 수도 있다.
여기서, 칼코겐 화합물로 형성되는 상변화층(130)의 결정화 과정은 뉴런 네트워킹 시스템에서의 뉴런 스파이킹과 유사하기 때문에, 상변화층(130)은 뉴런 네트워킹 시스템의 세포체의 기능을 수행할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자는 상변화층(130)으로 세포체를 모델링하고, 상변화층(130)과 3차원 구조를 갖도록 연결되는 복수의 전극층들(120)로 축색 돌기를 모델링함으로써, 전력 소모 및 집적화의 문제를 해결할 수 있다. 이 때, 3차원 구조의 인공 뉴런 반도체 소자는 복수의 전극층들(120) 각각을 통하여 수신되는 전기 신호에 기초하여 결정화된 상변화층(130)이 제1 전극(111)을 통하여 인가되는 클럭 신호에 응답하여 출력 신호를 제2 전극(112)으로 발생시키는 동작으로, 뉴런 네트워킹 시스템에서 축색 돌기 및 뉴런의 동작을 모델링할 수 있다.
도 2는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자 및 이에 연결되는 적어도 하나의 시냅스 회로를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자에 포함되는 복수의 전극층들(210) 각각에는 전기 신호를 선택적으로 발생시키는 적어도 하나의 시냅스 회로(220)가 연결될 수 있다.
이 때, 인공 뉴런 반도체 소자에 포함되는 복수의 전극층들(210) 각각은 3차원 구조를 갖도록 상변화층(120)을 기준으로 수직 방향으로 연결되기 때문에, 복수의 전극층들(210) 각각에 연결되는 적어도 하나의 시냅스 회로의 집적화를 용이하도록 할 수 있다. 여기서, 적어도 하나의 시냅스 회로로는 기존의 PCM 및 RRAM 등 다양한 회로가 이용될 수 있다.
도 3은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템은 세포체 소자 및 시냅스 소자로서, 위에서 상술한 3차원 구조의 인공 뉴런 반도체 소자를 이용할 수 있다.
구체적으로, 3차원 구조의 인공 뉴런 반도체 시스템은 세포체 소자(310) 및 세포체 소자와 연결되는 복수의 시냅스 소자들(320)을 포함한다. 여기서, 세포체 소자(310) 및 복수의 시냅스 소자들(320) 각각은 도 1을 참조하여 기재한 바와 동일하게, 제1 전극, 제2 전극, 절연 기둥, 상변화층 및 복수의 전극층들을 포함한다. 예를 들어, 세포체 소자(310) 및 복수의 시냅스 소자들(320) 각각에 포함되는 상변화층은 다양한 결정화 정도를 갖는 칼코겐 화합물로 형성될 수 있다.
이 때, 세포체 소자(310)는 세포체 소자(310)에 포함되는 복수의 전극층들 각각을 통하여 복수의 시냅스 소자들(320) 각각의 제2 전극과 연결되기 때문에, 세포체 소자(310)에 포함되는 상변화층은 세포체 소자에 포함되는 복수의 전극층들 각각을 통하여 수신되는 복수의 시냅스 소자들(320) 각각의 출력 신호에 기초하여 결정화될 수 있다.
따라서, 세포체 소자(310)의 결정화된 상변화층은 세포체 소자(310)에 포함되는 제1 전극을 통하여 인가되는 클럭 신호에 응답하여 출력 신호를 세포체 소자(310)에 포함되는 제2 전극으로 발생시킬 수 있다.
복수의 시냅스 소자들(320) 각각은 복수의 시냅스 소자들(320) 각각에 포함되는 복수의 전극층들 각각을 통하여, 전기 신호를 선택적으로 발생시키는 회로와 연결되기 때문에, 복수의 시냅스 소자들(320) 각각에 포함되는 상변화층은 복수의 시냅스 소자들(320) 각각에 포함되는 복수의 전극층들 각각을 통하여 수신되는 전기 신호에 기초하여 결정화될 수 있다.
따라서, 복수의 시냅스 소자들(320) 각각의 결정화된 상변화층은 복수의 시냅스 소자들(320) 각각에 포함되는 제1 전극을 통하여 인가되는 클럭 신호에 응답하여 출력 신호를 복수의 시냅스 소자들(320) 각각에 포함되는 제2 전극으로 발생시킬 수 있다.
이와 같이, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템은 복수의 시냅스 소자들(320) 각각의 출력 신호에 기초하여 결정화된 세포체 소자(310)의 상변화층이 세포체 소자(310)의 제1 전극을 통하여 인가되는 클럭 신호에 응답하여 출력 신호를 세포체 소자(320)의 제2 전극으로 발생시키는 동작으로, 뉴런 네트워킹 시스템에서 축색 돌기 및 뉴런의 동작을 모델링할 수 있다.
특히, 뉴런 네트워킹 시스템에서 시냅스의 동작은 복수의 시냅스 소자들(320) 각각의 동작으로 모델링되기 때문에, 시냅스 소자로 기존의 PCM 및 RRAM이 이용되는 경우보다, 다양한 논리 게이트가 구현될 수 있다. 예를 들어, 복수의 시냅스 소자들(320) 각각의 출력 신호가 복수의 시냅스 소자들(320) 각각에 포함되는 상변화층의 결정화 정도에 따라 발생되기 때문에, 기존의 PCM 및 RRAM과 같은 선택적으로 전기 신호를 발생시키는 시냅스 소자보다 다양한 출력 신호가 발생될 수 있고, 시냅스 소자의 집적화가 용이한 장점이 있다.
도 4는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 구동 방법을 나타낸 플로우 차트이다.
도 4를 참조하면, 본 발명의 일실시예에 따라 3차원 구조의 인공 뉴런 반도체 소자의 절연 기둥에 연결되는 제1 전극에 클럭 신호가 인가된다(410).
이어서, 적어도 하나의 시냅스 회로로부터 복수의 전극층들 각각을 통하여 전기 신호가 수신된다(420). 이 때, 복수의 전극층들 각각에는 전기 신호를 선택적으로 발생시키는 적어도 하나의 시냅스 회로가 연결될 수 있다.
그 다음, 복수의 전극층들 각각을 통하여 수신되는 전기 신호에 기초하여 절연 기둥의 적어도 두 측면들과 맞닿아 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되는 상변화층이 결정화된다(430). 이 때, 상변화층은 절연 기둥에 의하여 분류된 적어도 두 개의 파트들이 절연 기둥의 하부 영역에서 서로 연결되도록 다양한 결정화 정도를 갖는 상변화 물질로 형성되기 때문에, 복수의 전극층들에 의하여 상변화를 일으킬 수 있다. 예를 들어, 상변화층은 칼코겐 화합물로 형성될 수 있다.
그 후, 결정화된 상변화층이 제1 전극에 인가된 클럭 신호에 응답하여 절연 기둥에 연결되는 제2 전극으로 출력 신호를 발생시킨다(440).
이와 같이 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 구동 방법은 뉴런 네트워킹 시스템에서 축색 돌기 및 뉴런의 동작과 동일한 과정으로 수행될 수 있다.
도 5는 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템의 구동 방법을 나타낸 플로우 차트이다.
도 5를 참조하면, 본 발명의 일실시예에 따라 세포체 소자의 절연 기둥에 연결되는 제1 전극에 클럭 신호가 인가된다(510). 이 때, 세포체 소자와 전기적으로 연결된 복수의 시냅스 소자들 각각에 포함되는 제1 전극에 클럭 신호가 인가될 수 있다.
이어서, 복수의 시냅스 소자들 각각에서, 복수의 전극층들 각각을 통하여 전기 신호가 수신된다(520). 이 때, 복수의 시냅스 소자들 각각에 포함되는 복수의 전극층들 각각에는 전기 신호를 선택적으로 발생시키는 회로가 연결될 수 있다.
그 다음, 복수의 시냅스 소자들 각각에서, 복수의 전극층들 각각을 통하여 수신되는 전기 신호에 기초하여 절연 기둥의 적어도 두 측면들과 맞닿아 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되는 상변화층이 결정화된다(530). 이 때, 상변화층은 절연 기둥에 의하여 분류된 적어도 두 개의 파트들이 절연 기둥의 하부 영역에서 서로 연결되도록 다양한 결정화 정도를 갖는 상변화 물질로 형성되기 때문에, 복수의 전극층들에 의하여 상변화를 일으킬 수 있다. 예를 들어, 상변화층은 칼코겐 화합물로 형성될 수 있다.
그 다음, 복수의 시냅스 소자들 각각에서, 결정화된 상변화층이 제1 전극에 인가된 클럭 신호에 응답하여 절연 기둥에 연결되는 제2 전극으로 출력 신호를 발생시킨다(540).
그 다음, 세포체 소자의 복수의 전극층들 각각을 통하여 복수의 시냅스 소자들 각각의 출력 신호가 수신된다(550).
그 다음, 세포체 소자에서, 복수의 전극층들 각각을 통하여 수신되는 복수의 시냅스 소자들 각각의 출력 신호에 기초하여 절연 기둥의 적어도 두 측면들과 맞닿아 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되는 상변화층이 결정화된다(560). 이 때, 상변화층은 절연 기둥에 의하여 분류된 적어도 두 개의 파트들이 절연 기둥의 하부 영역에서 서로 연결되도록 다양한 결정화 정도를 갖는 상변화 물질로 형성되기 때문에, 복수의 전극층들에 의하여 상변화를 일으킬 수 있다. 예를 들어, 상변화층은 칼코겐 화합물로 형성될 수 있다.
그 후, 세포체 소자에서, 결정화된 상변화층이 제1 전극에 인가된 클럭 신호에 응답하여 절연 기둥에 연결되는 제2 전극으로 출력 신호를 발생시킨다(570).
이와 같이 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 시스템의 구동 방법은 뉴런 네트워킹 시스템에서 축색 돌기 및 뉴런의 동작과 동일한 과정으로 수행될 수 있다.
특히, 이와 같은 3차원 구조의 인공 뉴런 반도체 시스템의 구동 방법은 뉴런 네트워킹 시스템에서 시냅스의 동작을 위에서 상술한 3차원 구조의 인공 뉴런 반도체 소자를 이용하여 모델링하기 때문에, 기존의 인공 뉴런 반도체 시스템에 비해 다양한 논리 게이트를 구현할 수 있다.
도 6은 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 제작 방법을 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 제작 시스템은 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들(610) 및 층간 절연막(620)을 형성하기 위하여, 절연 물질 및 금속 전도 물질을 교대로 증착한다.
이어서, 인공 뉴런 반도체 소자의 제작 시스템은 절연 물질 및 금속 전도 물질을 패터닝한 후, 복수의 전극층들(610)에 의하여 상변화를 일으키는 상변화층(630)을 패터닝된 영역에 상변화 물질로 형성한다. 이 때, 인공 뉴런 반도체 소자의 제작 시스템은 다양한 결정화 정도를 갖는 상변화 물질로 상변화층(630)을 형성할 수 있다. 예를 들어, 인공 뉴런 반도체 소자의 제작 시스템은 칼코겐 화합물로 상변화층(630)을 형성할 수 있다.
그 다음, 인공 뉴런 반도체 소자의 제작 시스템은 상변화층(630)의 표면에 절연 물질로 절연 기둥(640)을 생성한다. 여기서, 인공 뉴런 반도체 소자의 제작 시스템은 절연 기둥(640)이 T자 형태를 갖도록 생성하는 것으로 도시하였으나, 이에 제한되거나 한정되지 않고 다양한 형태를 갖도록 생성할 수 있다.
이 때, 인공 뉴런 반도체 소자의 제작 시스템은 상변화층(630)이 절연 기둥(640)에 의하여 적어도 두 개의 파트들로 분류되고, 절연 기둥(640)의 적어도 두 측면들과 맞닿도록 상변화층(630)을 형성한다. 또한, 인공 뉴런 반도체 소자의 제작 시스템은 상변화층(630)의 적어도 두 개의 파트들이 절연 기둥(640)의 하부 영역에서 서로 연결되도록 상변화층(630)을 형성할 수 있다.
그 후, 인공 뉴런 반도체 소자의 제작 시스템은 클럭 신호가 인가되는 제1 전극(650) 및 출력 신호가 발생되는 제2 전극(660)을 생성하기 위하여, 절연 기둥(640)에 금속 전도 물질을 증착한다. 이 때, 인공 뉴런 반도체 소자의 제작 시스템은 제1 전극(650) 및 제2 전극(660)이 절연 기둥(640)에 연결되도록 생성하기 위하여, 절연 기둥(640) 적어도 일부분을 식각할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 3차원 구조의 인공 뉴런 반도체 소자의 제작 시스템은 다양한 결정화 정도를 갖는 상변화 물질로 상변화층(630)을 생성함으로써, 세포체를 모델링할 수 있고, 복수의 전극층들(610)이 상변화층(630)과 3차원 구조를 갖도록 연결되게 함으로써, 축색 돌기를 모델링할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (17)
- 클럭 신호가 인가되는 제1 전극 및 상기 제1 전극과 이격 배치되고, 출력 신호가 발생되는 제2 전극;
상기 제1 전극 및 상기 제2 전극 각각과 연결된 절연 기둥;
상기 제1 전극, 상기 제2 전극 및 상기 절연 기둥 각각과 이격 배치되며, 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들;
및
상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿아 있으며, 상기 복수의 전극층들과 연결되어 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층
을 포함하는 3차원 구조의 인공 뉴런 반도체 소자. - 제1항에 있어서,
상기 상변화층의 적어도 두 개의 파트들은
상기 절연 기둥의 하부 영역에서 서로 연결되는 3차원 구조의 인공 뉴런 반도체 소자. - 제1항에 있어서,
상기 상변화층은
칼코겐 화합물(chalcogenide)로 형성되는 3차원 구조의 인공 뉴런 반도체 소자. - 제1항에 있어서,
상기 상변화층은
상기 복수의 전극층들 각각을 통하여 수신되는 상기 전기 신호에 기초하여 결정화되는 3차원 구조의 인공 뉴런 반도체 소자. - 제4항에 있어서,
상기 결정화된 상변화층은
상기 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 제2 전극으로 발생시키는 3차원 구조의 인공 뉴런 반도체 소자. - 제1항에 있어서,
상기 상변화층에는
3차원 구조를 갖도록 상기 복수의 전극층들이 상기 상변화층과 맞닿아 있는 계면에 대하여 수직 방향으로 연결되는 3차원 구조의 인공 뉴런 반도체 소자. - 세포체 소자; 및
상기 세포체 소자와 연결되는 복수의 시냅스 소자들
을 포함하고,
상기 세포체 소자 및 상기 복수의 시냅스 소자들 각각은
클럭 신호가 인가되는 제1 전극 및 상기 제1 전극과 이격 배치되고, 출력 신호가 발생되는 제2 전극;
상기 제1 전극 및 상기 제2 전극 각각과 연결된 절연 기둥;
상기 제1 전극, 상기 제2 전극 및 상기 절연 기둥 각각과 이격 배치되며, 적어도 하나의 회로로부터 전기 신호를 수신하는 복수의 전극층들;
및
상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿아 있으며, 상기 복수의 전극층들과 연결되어 상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층
을 포함하는 3차원 구조의 인공 뉴런 반도체 시스템. - 제7항에 있어서,
상기 상변화층의 적어도 두 개의 파트들은
상기 절연 기둥의 하부 영역에서 서로 연결되는 3차원 구조의 인공 뉴런 반도체 시스템. - 제7항에 있어서,
상기 세포체 소자 및 상기 복수의 시냅스 소자들 각각에 포함되는 상변화층은
칼코겐 화합물(chalcogenide)로 형성되는 3차원 구조의 인공 뉴런 반도체 시스템. - 제7항에 있어서,
상기 세포체 소자에 포함되는 상변화층은
상기 세포체 소자에 포함되는 복수의 전극층들 각각을 통하여 수신되는 상기 복수의 시냅스 소자들 각각의 출력 신호에 기초하여 결정화되는 3차원 구조의 인공 뉴런 반도체 시스템. - 제10항에 있어서,
상기 결정화된 상변화층은
상기 세포체 소자에 포함되는 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 세포체 소자에 포함되는 제2 전극으로 발생시키는 3차원 구조의 인공 뉴런 반도체 시스템. - 제7항에 있어서,
상기 상변화층에는
3차원 구조를 갖도록 상기 복수의 전극층들이 상기 상변화층과 맞닿아 있는 계면에 대하여 수직 방향으로 연결되는 3차원 구조의 인공 뉴런 반도체 시스템. - 제7항에 있어서,
상기 복수의 시냅스 소자들 각각에 포함되는 상변화층은
상기 복수의 시냅스 소자들 각각에 포함되는 복수의 전극층들 각각을 통하여 수신되는 상기 전기 신호에 기초하여 결정화되는 3차원 구조의 인공 뉴런 반도체 시스템. - 제13항에 있어서,
상기 결정화된 상변화층은
상기 복수의 시냅스 소자들 각각에 포함되는 제1 전극을 통하여 인가되는 상기 클럭 신호에 응답하여 상기 출력 신호를 상기 복수의 시냅스 소자들 각각에 포함되는 제2 전극으로 발생시키는 3차원 구조의 인공 뉴런 반도체 시스템. - 적어도 하나의 시냅스 회로로부터 전기 신호를 수신하는 복수의 전극층들 및
층간 절연막을 형성하기 위하여, 절연 물질 및 금속 전도 물질을 교대로 증착하는 단계;
상기 절연 물질 및 상기 금속 전도 물질을 패터닝하는 단계;
상기 복수의 전극층들에 의하여 상변화를 일으키는 상변화층을 상기 절연 물질 및 상기 금속 전도 물질이 패터닝된 영역에 상변화 물질로 형성하는 단계;
상기 상변화층의 표면에 절연 물질로 절연 기둥을 생성하는 단계; 및
클럭 신호가 인가되는 제1 전극 및 출력 신호가 발생되는 제2 전극을 생성하기 위하여, 상기 절연 기둥에 금속 전도 물질을 증착한 후 상기 금속 전도 물질을 이격된 두 영역으로 분리하는 단계
를 포함하고,
상기 상변화층을 상기 상변화 물질로 형성하는 단계는
상기 상변화층이 상기 절연 기둥에 의하여 적어도 두 개의 파트들로 분류되고, 상기 절연 기둥의 적어도 두 측면들과 맞닿도록 상기 상변화층을 형성하는 단계
를 포함하는 3차원 구조의 인공 뉴런 반도체 소자를 제작하는 방법. - 제15항에 있어서,
상기 상변화층을 상기 상변화 물질로 형성하는 단계는
상기 상변화층의 적어도 두 개의 파트들이 상기 절연 기둥의 하부 영역에서서로 연결되도록 상기 상변화층을 형성하는 단계
를 포함하는 3차원 구조의 인공 뉴런 반도체 소자를 제작하는 방법. - 제15항에 있어서,
상기 상변화층을 상기 상변화 물질로 형성하는 단계는
칼코겐 화합물(chalcogenide)로 상기 상변화층을 형성하는 단계
를 포함하는 3차원 구조의 인공 뉴런 반도체 소자를 제작하는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140141003A KR102255309B1 (ko) | 2014-10-17 | 2014-10-17 | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 |
| PCT/KR2015/011015 WO2016060529A1 (ko) | 2014-10-17 | 2015-10-19 | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 |
| US15/488,816 US10014348B2 (en) | 2014-10-17 | 2017-04-17 | Artificial neuron semiconductor element having three-dimensional structure and artificial neuron semiconductor system using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140141003A KR102255309B1 (ko) | 2014-10-17 | 2014-10-17 | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160046031A KR20160046031A (ko) | 2016-04-28 |
| KR102255309B1 true KR102255309B1 (ko) | 2021-05-25 |
Family
ID=55746976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140141003A KR102255309B1 (ko) | 2014-10-17 | 2014-10-17 | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10014348B2 (ko) |
| KR (1) | KR102255309B1 (ko) |
| WO (1) | WO2016060529A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102551799B1 (ko) | 2016-12-06 | 2023-07-05 | 삼성전자주식회사 | 반도체 소자 |
| CN111142186B (zh) * | 2019-12-31 | 2021-02-12 | 中国科学院半导体研究所 | 一种波导结构的神经突触及其制备方法 |
| CN111667059B (zh) * | 2020-05-13 | 2022-09-13 | 清华大学 | 一种基于相变纳米颗粒镶嵌氮化物的人工神经元器件 |
| CN112186102B (zh) * | 2020-11-27 | 2021-02-26 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件的形成方法及半导体器件 |
| KR20240061143A (ko) * | 2022-10-31 | 2024-05-08 | 울산과학기술원 | 상변화 메모리 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012527668A (ja) | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相変化メモリを用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
| US20140063925A1 (en) | 2012-03-29 | 2014-03-06 | International Business Machines Corporation | Parallel programming multiple phase change memory cells |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480820A (en) * | 1993-03-29 | 1996-01-02 | Motorola, Inc. | Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation |
| DE112008003510T5 (de) * | 2007-12-05 | 2010-11-04 | Hewlett-Packard Development Company, L.P., Houston | Im Mikro- und/oder Nanobereich liegende Neuromorphe integrierte Hybridschaltung |
| WO2010117355A1 (en) * | 2009-04-06 | 2010-10-14 | Hewlett-Packard Development Company, L.P. | Three dimensional multilayer circuit |
| CN102456157B (zh) * | 2010-10-20 | 2015-08-26 | 北京大学 | 神经元器件和神经网络 |
| US8892487B2 (en) * | 2010-12-30 | 2014-11-18 | International Business Machines Corporation | Electronic synapses for reinforcement learning |
| FR2977077B1 (fr) * | 2011-06-27 | 2013-08-02 | Commissariat Energie Atomique | Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase |
| US9627443B2 (en) * | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
| KR20130093322A (ko) * | 2012-02-14 | 2013-08-22 | 최중범 | 상온에서 동작하는 단전자-시냅스 회로기반 뉴로몰픽 시스템 |
| US10565497B2 (en) * | 2015-12-30 | 2020-02-18 | SK Hynix Inc. | Synapse and neuromorphic device including the same |
-
2014
- 2014-10-17 KR KR1020140141003A patent/KR102255309B1/ko active IP Right Grant
-
2015
- 2015-10-19 WO PCT/KR2015/011015 patent/WO2016060529A1/ko active Application Filing
-
2017
- 2017-04-17 US US15/488,816 patent/US10014348B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012527668A (ja) | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相変化メモリを用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
| US20140063925A1 (en) | 2012-03-29 | 2014-03-06 | International Business Machines Corporation | Parallel programming multiple phase change memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016060529A1 (ko) | 2016-04-21 |
| US20170221966A1 (en) | 2017-08-03 |
| KR20160046031A (ko) | 2016-04-28 |
| US10014348B2 (en) | 2018-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102255309B1 (ko) | 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템 | |
| CN104701309B (zh) | 三维堆叠式神经元装置及制备方法 | |
| Xia et al. | Memristor− CMOS hybrid integrated circuits for reconfigurable logic | |
| JP7355393B2 (ja) | 半導体デバイスを形成する方法および半導体デバイス | |
| CN105304623B (zh) | 用于集成电路的布局设计的系统和方法 | |
| CN107851215B (zh) | 用于神经突触电路的三维集成的方法和神经突触电路 | |
| WO2013176960A3 (en) | Multi-level contact to a 3d memory array and method of making | |
| JP2003007977A5 (ko) | ||
| US10565497B2 (en) | Synapse and neuromorphic device including the same | |
| US11114161B2 (en) | Phase change device configured to modify a plurality of reconfigurable layer regions among a plurality of contacts | |
| KR101011551B1 (ko) | 반도체 장치 | |
| KR20180127153A (ko) | 뉴런 회로와 시냅스 소자 어레이가 결합된 신경계 모방 집적회로 및 그 제조방법 | |
| Adamatzky et al. | Memristive excitable cellular automata | |
| An et al. | Electrical modeling and analysis of 3D Neuromorphic IC with Monolithic Inter-tier Vias | |
| EP3355233B1 (en) | Semiconductor device | |
| US9641181B2 (en) | Electronic device for implementing digital functions through molecular functional elements | |
| TWI785356B (zh) | 可重新配置的基於finfet的人工神經元及突觸設備 | |
| CN116635938A (zh) | 用于非易失性忆阻器件的加速写入的混合导电易失性存储器元件 | |
| KR101532874B1 (ko) | 신경 네트워킹 시스템의 소마를 모델링한 상변화 랜덤 액세스 메모리 | |
| KR102554519B1 (ko) | 3차원 뉴로모픽 시스템 및 그 동작 방법 | |
| Liu et al. | Investigation on the implementation of stateful minority logic for future in-memory computing | |
| US10410110B2 (en) | Neuromimetic circuit and method of fabrication | |
| Delaroudis et al. | Effects of Adaptive Memristor Crossbar Arrays on Chimera States of Fitzhugh-Nagumo Networks | |
| US20210406656A1 (en) | Lithographic memristive array | |
| Pizzo | Resistive communications based on neuristors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |