CN103943144B - 参考电阻优化的相变存储器读电路及参考电阻优选方法 - Google Patents

参考电阻优化的相变存储器读电路及参考电阻优选方法 Download PDF

Info

Publication number
CN103943144B
CN103943144B CN201410182102.XA CN201410182102A CN103943144B CN 103943144 B CN103943144 B CN 103943144B CN 201410182102 A CN201410182102 A CN 201410182102A CN 103943144 B CN103943144 B CN 103943144B
Authority
CN
China
Prior art keywords
phase
reference unit
change memory
resistance
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410182102.XA
Other languages
English (en)
Other versions
CN103943144A (zh
Inventor
张怡云
陈后鹏
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410182102.XA priority Critical patent/CN103943144B/zh
Publication of CN103943144A publication Critical patent/CN103943144A/zh
Application granted granted Critical
Publication of CN103943144B publication Critical patent/CN103943144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法，所述读电路包括：参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器。本发明根据相变存储单元的读出原理，通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻，对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值，使读电路能够适应不同的相变单元材料和不同的工艺条件，从而提高相变存储器的数据读出可靠性。

Description

参考电阻优化的相变存储器读电路及参考电阻优选方法
技术领域
本发明涉及一种相变存储器的读出电路及方法，特别是涉及一种参考电阻优化的相变存储器读电路及参考电阻优选方法。
背景技术
相变存储器(Phase Change Memory，PCM，PCRAM)利用相变材料的晶态和非晶态的特性来实现数据的存储。这种相变材料，如Ge-Sb-Tb(GST)，是硫系化物的非晶半导体。相变单元使用电流加热，使相变材料从非晶态转化为结晶态，也就是相变材料从高阻状态变为低阻状态，这种操作称之为：set；或者相变材料从结晶态转换为非结晶态，也就是相变材料从低阻状态变为高阻状态，这种操作称之为：reset。结晶态和非结晶态这两种状态可以分别表示“0”和“1”。由于其操作电压低，读取速度快，可以位操作，写擦速度远远快于闪存，而且疲劳特性更优异，能够实现上亿次的循环擦写，制造工艺简单且与现在成熟的CMOS工艺兼容，能够很容易将其存储单元缩小至较小的尺寸，被认为最有可能在不远的将来替代闪存(Flash)成为主流非易失性存储器。
相变存储器在进行读操作时，通过位线给单元一个固定电流，该读电流是足够小的，产生的热能保证相变材料的温度始终低于结晶温度，材料不发生相变。由于相变存储器是通过多晶态(低阻)和非晶态(高阻)两种状态来存储二进制信息的，所以根据存储信息的不同即阻值的不同，在流过相同电流的情况下单元上的电压是不同的，可以根据电压的大小来判断存储信息，同样在施加相同电压的情况下单元上流过的电流是不同的，可以根据电流的大小来判断存储信息。一般来说会设定一个参考电阻值，给同样的固定电流或电压，得到一个参考电压或电流，位线电压/电流通过灵敏放大器与一个参考电压/电流比较得到读出数据。例如比较电压时，当电压小于参考电压时读出为0；当电压大于参考电压时读出为1。
一般来说，相变存储器低阻状态的电阻值为1k至10k欧姆数量级，高阻状态的电阻值为几十k至1M欧姆数量级。对于不同的相变单元材料和不同的工艺条件来说，若仅采用一个固定阻值作为参考电阻，需要多次试验选取，且适应性低，会影响到读出数据的准确性。
因此，如何优化选取读电路的参考电阻值，使相变存储器在不同的相变单元材料和不同的工艺条件下，能够通过一个合理的电阻中间值作为参考电阻，稳定地读出正确的数据，从而提高相变存储器的数据读出可靠性，成为本领域的技术人员亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法，用于解决现有技术中存储器参考电阻选取困难的问题。
为实现上述目的及其他相关目的，本发明提供一种参考电阻优化的相变存储器读电路，包括：
参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器；
所述参考模块包括用于代表相变存储器的低电阻值的第一参考单元，以及用于代表相变存储器的高电阻值的第二参考单元；
所述参考相变存储单元写电路用于提供所述第一参考单元及第二参考单元的SET及RESET操作；
所述参考相变存储单元电压嵌位用于提供所述第一参考单元及第二参考单元的电压，以获得流过已进行过SET或RESET操作的第一参考单元及第二参考单元的电流；
所述电流乘积平方根电路用于将流过已进行过SET或RESET操作的所述第一参考单元及第二参考单元的电流进行乘积平方根操作；
所述电流灵敏放大器用于比较流过参考模块及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，所述第一参考单元及第二参考单元均至少包括至少一个相变存储单元，所述第一参考单元的相变存储单元通过SET操作实现低电阻值，所述第二参考单元的相变存储单元通过RESET操作实现高电阻值。
进一步地，所述第一参考单元及第二参考单元均至少包括两个以上的相变存储单元，所述第一参考单元由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，所述参考相变存储单元写电路对于所述第一参考单元及第二参考单的写频率根据相变存储器中的写频率进行调节。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，所述参考相变存储单元电压嵌位的钳位电压依据所述第一参考单元及第二参考单元的电阻可调。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，所述参考相变存储单元电压嵌位的嵌位电压低于所述第一参考单元及第二参考单元的相变电压。
本发明还提供一种相变存储器读电路参考电阻的优化方法，至少包括步骤：
对第一参考单元及第二参考单元进行写操作分别获得低电阻值及高电阻值；
将所述高电阻值及低电阻值进行乘积平方根来得到参考电阻值。
作为本发明的相变存储器读电路参考电阻的优选方法的一种优选方案，所述第一参考单元及第二参考单元均至少包括至少一个相变存储单元，所述第一参考单元的相变存储单元通过SET操作获得低电阻值，所述第二参考单元的相变存储单元通过RESET操作获得高电阻值。
进一步地，所述第一参考单元及第二参考单元均至少包括两个以上的相变存储单元，所述第一参考单元由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，所述高电阻值及低电阻值的乘积平方根通过在固定电压下的电流乘积平方根来实现。
作为本发明的参考电阻优化的相变存储器读电路的一种优选方案，通过比较所述电流乘积平方根及相变存储器中阵列相变存储单元的电流值，以读出所述相变存储器的存储数据。
如上所述，本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法，包括：参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器；所述参考模块包括用于代表相变存储器的低电阻值的第一参考单元，以及用于代表相变存储器的高电阻值的第二参考单元；所述参考相变存储单元写电路用于提供所述第一参考单元及第二参考单元的SET及RESET操作；所述参考相变存储单元电压嵌位用于提供所述第一参考单元及第二参考单元的电压，以获得流过已进行过SET或RESET操作的第一参考单元及第二参考单元的电流；所述电流乘积平方根电路用于将流过已进行过SET或RESET操作的所述第一参考单元及第二参考单元的电流进行乘积平方根操作；所述电流灵敏放大器用于比较流过参考模块及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。本发明根据相变存储单元的读出原理，通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻，对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值，使读电路能够适应不同的相变单元材料和不同的工艺条件，从而提高相变存储器的数据读出可靠性。
附图说明
图1显示为本发明的参考电阻优化的相变存储器读电路的电路结构示意图。
图2显示为本发明的相变存储器读电路参考电阻的优化方法的步骤流程示意图。
元件标号说明
11 参考模块
12 参考相变存储单元写电路
13 参考相变存储单元电压嵌位
14 电流乘积平方根电路
15 电流灵敏放大器
Rref_L 第一参考单元
Rref_H 第二参考单元
Ini_write 参考相变存储单元写电路选通信号
Read_en 读使能
Vc_ref 参考相变存储单元嵌位电压值
Vc_cell 存储阵列相变单元嵌位电压值
Rcell 存储阵列相变单元
Read_out 数据输出
S11～S12 步骤1)～步骤2)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种参考电阻优化的相变存储器读电路，包括：
参考模块11、参考相变存储单元写电路12、参考相变存储单元电压嵌位13、电流乘积平方根电路14及电流灵敏放大器15；
所述参考模块11包括用于代表相变存储器的低电阻值的第一参考单元Rref_L，以及用于代表相变存储器的高电阻值的第二参考单元Rref_H；
所述参考相变存储单元写电路12用于提供所述第一参考单元Rref_L及第二参考单元Rref_H的SET及RESET操作；
所述参考相变存储单元电压嵌位13用于提供所述第一参考单元Rref_L及第二参考单元Rref_H的电压，以获得流过已进行过SET或RESET操作的第一参考单元Rref_L及第二参考单元Rref_H的电流；
所述电流乘积平方根电路14用于将流过已进行过SET或RESET操作的所述第一参考单元Rref_L及第二参考单元Rref_H的电流进行乘积平方根操作；
所述电流灵敏放大器15用于比较流过参考模块11及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。
作为示例，所述第一参考单元Rref_L及第二参考单元Rref_H均至少包括至少一个相变存储单元，所述第一参考单元Rref_L的相变存储单元通过SET操作实现低电阻值，所述第二参考单元Rref_H的相变存储单元通过RESET操作实现高电阻值。进一步地，所述第一参考单元Rref_L及第二参考单元Rref_H均可以至少包括两个以上的相变存储单元，所述第一参考单元Rref_L由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元Rref_H由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
在本实施例中，为了简化说明，所述第一参考单元Rref_L及第二参考单元Rref_H仅分别采用一个参考相变存储单元作为参考电阻，其中，第一参考单元Rref_L代表低电阻，第二参考单元Rref_H代表高电阻。需要说明的是，由于相变存储单元高、低电阻的阻值存在一定分布，但数量级相差不大，采用若干个单元求和平均能使高、低电阻的阻值更为准确。
作为示例，所述参考相变存储单元写电路12对于所述第一参考单元Rref_L及第二参考单Rref_H的写频率根据相变存储器中的写频率进行调节。
具体地，如图1所示，在本实施例中，采用信号Ini_write对所述参考相变存储单元写电路12进行选通，选通的时间位于第一次上电以后，或者每隔一段特定的时间进行一次写操作，对于所述第一参考单元Rref_H及第二参考单的写频率可以根据实际存储器中的写频率进行调节，以不影响存储器的正常读写工作为准。
作为示例，所述参考相变存储单元电压嵌位13的钳位电压依据所述第一参考单元Rref_L及第二参考单元Rref_H的电阻可调。另外，所述参考相变存储单元电压嵌位13的嵌位电压低于所述第一参考单元Rref_L及第二参考单元Rref_H的相变电压。
具体地，如图1所示，在本实施例中，采用信号Read_en对所述参考相变存储单元电压嵌位13进行选通，基本与相变存储器的读使能信号保持同步，或稍早一些，以给予所述电流乘积平方根电路14充足的时间。Read_en与Ini_write不能同时有效。Vc_ref为所述参考相变存储单元电压嵌位13所嵌位的电压值，其值必须足够低，以保证所述第一参考单元Rref_L及第二参考单元Rref_H不发生相变，从而避免产生误写操作。
所述电流乘积平方根电路14用于将流过已进行过SET或RESET操作的所述第一参考单元Rref_L及第二参考单元Rref_H的电流进行乘积平方根操作。
如图1所示，在本实施例中，流过第一参考单元Rref_L的电流为IL，且IL＝Vc_ref/Rref_L；流过第二参考单元Rref_H的电流为IH，且IH＝Vc_ref/Rref_H。经过所述电流乘积平方根电路14运算后得到电流(ILIH)0.5＝Vc_ref/(Rref_LRref_H)0.5。
所述电流灵敏放大器15用于比较流过参考模块11及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。
具体地，如图1所示，在本实施例中，相变存储器中存储阵列相变单元上的嵌位电压表示为Vc_cell，存储阵列单元的阻值表示为Rcell，那么流过存储阵列单元的电流为Vc_cell/Rcell，所述电流灵敏放大器15将此电流与(ILIH)0.5＝Vc_ref/(Rref_LRref_H)0.5相比较，若Vc_cell＝Vc_ref，那么转变为Rcell与(Rref_LRref_H)0.5相比较，从而读出数据Read_out。以Rref_M代表所需要的参考电阻值，那么参考电阻值为Rref_M＝(Rref_LRref_H)0.5，与本实施例的参考电阻优化的相变存储器读电路相符。此外，若Vc_cell与Vc_ref存在一定已知的关系，也能同样得到存储数据。由于相变存储单元高低阻的阻值一般相差几个数量级，采用乘积平方根的方式能使数量级进行平均，得到合理的中间电阻值。
如图2所示，本实施例还提供一种相变存储器读电路参考电阻的优化方法，至少包括步骤：
如图2所示，首先进行步骤1)S11，对第一参考单元及第二参考单元进行写操作分别获得低电阻值及高电阻值；
如图2所示，然后进行步骤2)S12，将所述高电阻值及低电阻值进行乘积平方根来得到参考电阻值。
作为示例，所述第一参考单元及第二参考单元均至少包括至少一个相变存储单元，所述第一参考单元的相变存储单元通过SET操作获得低电阻值，所述第二参考单元的相变存储单元通过RESET操作获得高电阻值。
进一步地，所述第一参考单元及第二参考单元均可以至少包括两个以上的相变存储单元，所述第一参考单元由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
作为示例，所述高电阻值及低电阻值的乘积平方根通过在固定电压下的电流乘积平方根来实现。
作为示例，通过比较所述电流乘积平方根及相变存储器中阵列相变存储单元的电流值，以读出所述相变存储器的存储数据。
如上所述，本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法，包括：参考模块11、参考相变存储单元写电路12、参考相变存储单元电压嵌位13、电流乘积平方根电路14及电流灵敏放大器15；所述参考模块11包括用于代表相变存储器的低电阻值的第一参考单元，以及用于代表相变存储器的高电阻值的第二参考单元；所述参考相变存储单元写电路12用于提供所述第一参考单元及第二参考单元的SET及RESET操作；所述参考相变存储单元电压嵌位13用于提供所述第一参考单元及第二参考单元的电压，以获得流过已进行过SET或RESET操作的第一参考单元及第二参考单元的电流；所述电流乘积平方根电路14用于将流过已进行过SET或RESET操作的所述第一参考单元及第二参考单元的电流进行乘积平方根操作；所述电流灵敏放大器15用于比较流过参考模块11及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。本发明根据相变存储单元的读出原理，通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻，对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值，使读电路能够适应不同的相变单元材料和不同的工艺条件，从而提高相变存储器的数据读出可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种参考电阻优化的相变存储器读电路，其特征在于，包括：
参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器；
所述参考模块包括用于代表相变存储器的低电阻值的第一参考单元，以及用于代表相变存储器的高电阻值的第二参考单元；
所述参考相变存储单元写电路用于提供所述第一参考单元及第二参考单元的SET及RESET操作；
所述参考相变存储单元电压嵌位用于提供所述第一参考单元及第二参考单元的电压，以获得流过已进行过SET或RESET操作的第一参考单元及第二参考单元的电流；
所述电流乘积平方根电路用于将流过已进行过SET或RESET操作的所述第一参考单元及第二参考单元的电流进行乘积平方根操作；
所述电流灵敏放大器用于比较流过参考模块及相变存储器中阵列相变存储单元的电流值，从而读出相变存储器的存储数据。
2.根据权利要求1所述的参考电阻优化的相变存储器读电路，其特征在于：所述第一参考单元及第二参考单元均至少包括至少一个相变存储单元，所述第一参考单元的相变存储单元通过SET操作实现低电阻值，所述第二参考单元的相变存储单元通过RESET操作实现高电阻值。
3.根据权利要求2所述的参考电阻优化的相变存储器读电路，其特征在于：所述第一参考单元及第二参考单元均至少包括两个以上的相变存储单元，所述第一参考单元由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
4.根据权利要求1所述的参考电阻优化的相变存储器读电路，其特征在于：所述参考相变存储单元写电路对于所述第一参考单元及第二参考单元 的写频率根据相变存储器中的写频率进行调节。
5.根据权利要求1所述的参考电阻优化的相变存储器读电路，其特征在于：所述参考相变存储单元电压嵌位的钳位电压依据所述第一参考单元及第二参考单元的电阻可调。
6.根据权利要求1所述的参考电阻优化的相变存储器读电路，其特征在于：所述参考相变存储单元电压嵌位的嵌位电压低于所述第一参考单元及第二参考单元的相变电压。
7.一种相变存储器读电路参考电阻的优选方法，其特征在于，至少包括步骤：
对第一参考单元及第二参考单元进行写操作分别获得低电阻值及高电阻值；
将所述低电阻值及高电阻值进行乘积平方根来得到参考电阻值；
所述第一参考单元及第二参考单元均至少包括两个以上的相变存储单元，所述第一参考单元由两个以上的相变存储单元通过SET操作后的平均值实现低电阻值，所述第二参考单元由两个以上的相变存储单元通过RESET操作后的平均值实现高电阻值。
8.根据权利要求7所述的相变存储器读电路参考电阻的优选方法，其特征在于：所述高电阻值及低电阻值的乘积平方根通过在固定电压下的电流乘积平方根来实现。
9.根据权利要求8所述的相变存储器读电路参考电阻的优选方法，其特征在于：通过比较所述电流乘积平方根及相变存储器中阵列相变存储单元的电流值，以读出所述相变存储器的存储数据。
CN201410182102.XA 2014-04-30 2014-04-30 参考电阻优化的相变存储器读电路及参考电阻优选方法 Active CN103943144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410182102.XA CN103943144B (zh) 2014-04-30 2014-04-30 参考电阻优化的相变存储器读电路及参考电阻优选方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410182102.XA CN103943144B (zh) 2014-04-30 2014-04-30 参考电阻优化的相变存储器读电路及参考电阻优选方法

Publications (2)

Publication Number Publication Date
CN103943144A CN103943144A (zh) 2014-07-23
CN103943144B true CN103943144B (zh) 2017-07-11

Family

ID=51190773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410182102.XA Active CN103943144B (zh) 2014-04-30 2014-04-30 参考电阻优化的相变存储器读电路及参考电阻优选方法

Country Status (1)

Country Link
CN (1) CN103943144B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931665B (zh) * 2016-04-19 2020-06-09 中国科学院上海微系统与信息技术研究所 一种相变存储器读出电路及方法
CN111243640B (zh) * 2018-11-28 2022-03-08 华邦电子股份有限公司 用于存储器操作的电路和方法
CN113948143B (zh) * 2020-07-16 2024-06-25 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335046A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 相变存储器
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US8441847B2 (en) * 2009-09-23 2013-05-14 International Business Machines Corporation Programming multi-level phase change memory cells
JP5359804B2 (ja) * 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
CN101976578B (zh) * 2010-10-09 2013-10-02 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
CN103165179B (zh) * 2011-12-14 2015-12-16 北京时代全芯科技有限公司 一种用于相变存储器的快速数据读取电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335046A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 相变存储器
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法

Also Published As

Publication number Publication date
CN103943144A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN102820056B (zh) 相变存储器的数据读出电路
Chen et al. Efficient in-memory computing architecture based on crossbar arrays
CN101373632B (zh) 阻抗可变存储器件及其操作方法
US9601194B2 (en) NAND array comprising parallel transistor and two-terminal switching device
CN107068178B (zh) 用于感测电路中的骤回事件的设备、装置及方法
CN102411992B (zh) 使用阈值边缘检测的相变存储器状态确定
CN103943144B (zh) 参考电阻优化的相变存储器读电路及参考电阻优选方法
CN103366816A (zh) 非易失性半导体存储器器件
CN104347113A (zh) 一种相变存储器的读出电路及读出方法
CN103886899A (zh) 非易失性存储装置
US20220113892A1 (en) Multi-level memory programming and readout
CN113987985A (zh) 基于忆阻器交叉阵列神经网络加速器热效应优化方法
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
CN106601290B (zh) 具有温度跟随特性的相变存储器读电路
CN109872751A (zh) 存储器装置及其操作方法
US9053785B2 (en) Phase-change memory cell
US10749529B2 (en) Memory device including integrated deterministic pattern recognition circuitry
CN109903801A (zh) 相变存储器的数据读出电路及方法
CN101354910A (zh) 一种新型的相变存储器的读操作方法
CN103151072B (zh) 相变存储器的数据写入方法及装置
EP4050607A1 (en) Technologies for controlling current through memory cells
CN102750980B (zh) 一种具有配置电路的相变存储器芯片
CN101968973B (zh) 能抑制位线间漏电流的相变存储器电路
CN101329909B (zh) 一种提高相变存储器编程速度的方法
CN107342103A (zh) 一种磁性随机存储器及其磁性记忆单元读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant