CN106601290B - 具有温度跟随特性的相变存储器读电路 - Google Patents

具有温度跟随特性的相变存储器读电路 Download PDF

Info

Publication number
CN106601290B
CN106601290B CN201610935023.0A CN201610935023A CN106601290B CN 106601290 B CN106601290 B CN 106601290B CN 201610935023 A CN201610935023 A CN 201610935023A CN 106601290 B CN106601290 B CN 106601290B
Authority
CN
China
Prior art keywords
phase
change memory
phase change
array
reading circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610935023.0A
Other languages
English (en)
Other versions
CN106601290A (zh
Inventor
张琪
陈后鹏
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610935023.0A priority Critical patent/CN106601290B/zh
Publication of CN106601290A publication Critical patent/CN106601290A/zh
Application granted granted Critical
Publication of CN106601290B publication Critical patent/CN106601290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods

Abstract

本发明提供一种具有温度跟随特性的相变存储器读电路，包括：参考相变存储阵列、相变存储阵列、参考相变存储单元地址寄存模块、参考电流产生模块、钳位电压产生模块及电流比较模块。本发明的相变存储器读电路通过对大规模相变存储阵列的不同位置的环境温度采样，利用高低阻态下相变单元的温度漂移系数，使所述参考电流随环境温度变化具有恰当的自调性，此种特性兼顾了相变存储阵列不同物理位置的温度差异，避免了所述参考电流值与相变单元位线电流值的混叠，提高了所述读出电路在外界环境温度改变时的正确读取。

Description

具有温度跟随特性的相变存储器读电路
技术领域
本发明属于微纳电子技术领域，涉及一种适用于大规模相变存储器的具有温度跟随特性的相变存储器读电路及方法，尤其是指在存储规模较大的情况下，为了平均存储阵列各处的温度差异，并适应不同外界温度环境，产生具有一定温度自调性的参考电流，从而能够提高信息读取可靠性的方法。
背景技术
相变存储器技术是基于Ovshinsky在20世纪60年代末、70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，相变存储器被认为是最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件。
一般来说，相变存储器的读取操作是通过发送一个远低于相变所需要的电压值(电流值)给相变存储单元，并将得到的位线电流(电压)与参考电流(电压)比较后得到存储信息的而实现的。如果位线电流小于参考电流(电压高于参考电压)则表示相变单元为高阻态，即“1”；若位线电流大于参考电流(电压低于参考电压)，则表示相变单元为低阻态，即“0”。
由于相变材料本身电阻率随温度变化而变化，且相变存储单元在高阻态的温度系数明显大于在低阻态的温度系数，当外界环境温度改变时，固定的参考电流(电压)适应性低，极易导致读电路读取数据的失败。进一步的，对于大规模相变存储器，读操作时流经相变单元的电能会转化为焦耳热对局部电路进行加热，导致相变存储阵列温度的不均，局部相变单元随着温度进一步变化而产生电阻漂移；所以，如何优化读电路的参考电流(电压)，使相变存储器在不同外界温度条件下产生一个合理的中间值，稳定可靠的比较出存储单元的存储数据是本领域技术人员亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有温度跟随特性的相变存储器读电路，以提高数据读取在环境温度变化时的可靠性。
为实现上述目的及其他相关目的，本发明提供一种具有温度跟随特性的相变存储器读电路，所述相变存储器读电路包括：参考相变存储阵列、相变存储阵列、参考相变存储单元地址寄存模块、参考电流产生模块、钳位电压产生模块及电流比较模块；所述参考相变存储阵列包括多个参考阵列，每个参考阵列包括高阻值阵列及低阻值阵列；所述参考相变存储单元地址寄存模块用于控制所述参考相变存储阵列字线地址的选通；所述钳位电压产生模块用于提供所述参考相变存储阵列和相变存储阵列读操作时的钳位电压；所述参考电流产生模块用于获得具有温度跟随特性的参考电流；所述相变存储阵列用于产生相变存储单元的位线电流；所述电流比较模块用于在读操作下比较所述参考电流产生模块产生的参考电流及所述相变存储器中相变存储单元的位线电流，从而得到相变存储器的存储数据。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，所述高阻值阵列和低阻值阵列均包含一个以上的参考存储单元，所述高阻值阵列中的参考存储单元通过RESET操作后实现高电阻值，所述低阻值阵列中的参考存储单元通过SET操作后实现低电阻值。
进一步地，所述参考存储单元包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，所述选通单元的控制端与字线相连，所有所述参考存储单元的位线相互独立，同一位线上悬挂的Dummy单元和参考存储单元的总数与相变存储阵列一条位线上悬挂的总相变存储单元数相同。
进一步地，所述Dummy单元与所述参考存储单元结构相同，包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，且所述选通单元的控制端与地相连。
优选地，各个高阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线；所述各个低阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，所述相变存储阵列由多个BLOCK区块组成，每个BLOCK区块分别与一个对应的参考阵列在物理位置上靠近，从而实现所述参考相变存储阵列对所述相变存储阵列不同位置的温度采样。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，在写操作时，每次只允许所述参考相变存储单元地址寄存模块有一个寄存器输出为1；在读操作时，每次允许所述参考相变存储单元地址寄存模块多个寄存器输出同时为1。
进一步地，所述参考相变存储单元地址寄存模块输出状态根据在不同环境温度下的读操作误读率进行修正。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，所述参考电流产生模块包含多个第一级传输门、多个第一级PMOS管、多个NMOS管和一个第二级传输门、一个第二级PMOS管，所述第一级PMOS管源端通过所述传输门连接到电源，所述第一级PMOS管采用二极管连接后栅端与第二级PMOS管栅端互联，所述NMOS管的漏端与所述对应第一级PMOS管源端相连，源端分别于所述参考相变存储阵列中对应位线相连，栅端都与所述钳位电压产生模块的输出相连。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，通过对所述相变存储阵列不同位置的温度采样，利用所述参考相变存储阵列中高低阻相变单元的温度特性，提供具有温度跟随特性的参考电流。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，读操作进行时，所述参考电流产生模块工作，产生参考电流；写操作时，所述参考电流产生模块关闭，不产生参考电流。
作为本发明的具有温度跟随特性的相变存储器读电路的一种优选方案，所述钳位电压依据所述高阻值参考阵列及低阻值参考阵列中的参考单元等效电阻可调。
如上所述，本发明的具有温度跟随特性的相变存储器读电路，具有以下有益效果：
本发明的相变存储器读电路通过对大规模相变存储阵列的不同位置的环境温度采样，利用高低阻态下相变单元的温度漂移系数，使所述参考电流随环境温度变化具有恰当的自调性，此种特性兼顾了相变存储阵列不同物理位置的温度差异，避免了所述参考电流值与相变单元位线电流值的混叠，提高了所述读出电路在外界环境温度改变时的正确读取。
附图说明
图1显示为本发明的具有温度跟随特性的相变存储器读电路的结构示意图。
图2显示为本发明的具有温度跟随特性的相变存储器读电路的参考相变存储阵列的结构示意图。
图3显示为本发明的具有温度跟随特性的相变存储器读电路的参考电流产生模块的结构示意图。
元件标号说明
10 参考相变存储阵列
20 相变存储阵列
30 参考相变存储单元地址寄存模块
40 参考电流产生模块
50 钳位电压产生模块
60 电流比较模块
具体实施方式
发明人在研究中发现，固定参考电流值的读电路虽然在室温条件下可以提供正确的读取操作，但是在温度变化的影响下，漂移的相变单元电阻会导致位线电流改变，进一步会与参考电流产生交叠。并且，对于较大规模的存储阵列，由于其物理面积较大，各个位置的环境温度会存在一定的差异，尤其是在读写操作时，电能转化为的焦耳热会对阵列的局部进行加热，从而导致不同位置的相变电阻温漂程度不同。所以，信息读取的正确性收到了极大的挑战。
本发明实施例提供一种适用于大规模相变存储器的具有温度跟随特性的读电路。利用参考相变单元的温度漂移性质，通过对相变存储阵列20不同位置的温度采样，使平均参考电流随温度变化而自动调节，保证了在不同温度下大规模相变存储器读取信息的正确率。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图3所示，本实施例提供一种具有温度跟随特性的相变存储器读电路，所述相变存储器读电路包括：参考相变存储阵列10、相变存储阵列20、参考相变存储单元地址寄存模块30、参考电流产生模块40、钳位电压产生模块50及电流比较模块60；所述参考相变存储阵列10包括多个参考阵列，每个参考阵列包括高阻值阵列及低阻值阵列；所述参考相变存储单元地址寄存模块30用于控制所述参考相变存储阵列10字线地址的选通；所述钳位电压产生模块50用于提供所述参考相变存储阵列10和相变存储阵列20读操作时的钳位电压；所述参考电流产生模块40用于获得具有温度跟随特性的参考电流；所述相变存储阵列20用于产生相变存储单元的位线电流；所述电流比较模块60用于在读操作下比较所述参考电流产生模块40产生的参考电流及所述相变存储器中相变存储单元的位线电流，从而得到相变存储器的存储数据。
例如，所述参考相变存储阵列10包括J个参考阵列，每个所述参考阵列包括高阻值阵列及低阻值阵列。每个所述高阻值阵列包含M个参考存储单元，每个所述低阻值阵列包括N个的参考存储单元，M、N均大于等于1。所述高阻值阵列和低阻值阵列均包含一个以上的参考存储单元，所述高阻值阵列中的参考存储单元通过RESET操作后实现高电阻值，所述低阻值阵列中的参考存储单元通过SET操作后实现低电阻值。进一步地，所述参考存储单元包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，所述选通单元的控制端与字线相连，优选地，各个高阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线；所述各个低阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线，所有所述参考存储单元的位线相互独立，优选地，同一位线上悬挂的Dummy单元和参考存储单元的总数与相变存储阵列20一条位线上悬挂的总相变存储单元数相同。所述Dummy单元与所述参考存储单元结构相同，包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，且所述选通单元的控制端与地相连。
所述参考相变存储单元地址寄存模块30用于所述相变参考存储阵列的字线选通；进一步地，在写操作时，每次只允许所述参考相变存储单元地址寄存模块30有一个寄存器输出为1；在读操作时，每次允许所述参考相变存储单元地址寄存模块30多个寄存器输出同时为1。进一步地，所述参考相变存储单元地址寄存模块30输出状态根据在不同环境温度下的读操作误读率进行修正。
所述钳位电压产生模块50用于提供所述参考相变存储阵列10和相变存储阵列20的钳位电压；进一步地，所述钳位电压依据所述高阻值参考阵列及低阻值参考阵列中的参考单元等效电阻可调。
所述参考电流产生模块40包含多个第一级传输门、多个第一级PMOS管、多个NMOS管和一个第二级传输门、一个第二级PMOS管，所述第一级PMOS管源端通过所述传输门连接到电源，所述第一级PMOS管采用二极管连接后栅端与第二级PMOS管栅端互联，所述NMOS管的漏端与所述对应第一级PMOS管源端相连，源端分别于所述参考相变存储阵列10中对应位线相连，栅端都与所述钳位电压产生模块50的输出相连。优选的，所述参考电流产生模块40包含J*(M+N)个第一级传输门TGR、J*(M+N)个第一级PMOS管、J*(M+N)个NMOS管及一个第二级传输门TGR、一个第二级PMOS管。所述各PMOS管源端通过所述传输门分别连接到电源，所述第一级PMOS管采用二极管连接，并且栅端与所述第二级PMOS管栅端互连。所述NMOS管的漏端分别与所述对应编号的第一级PMOS管源端相连，各所述NMOS管的源端分别于对应编号的参考阵列中的对应编号的位线相连，所述NMOS管的栅端与钳位电压产生模块50的输出相连。
读操作时，通过对所述相变存储阵列20不同位置的采样，依据参考电流的产生公式提供温度跟随的参考电流IREF；其中ME为读操作时所述参考相变存储单元地址寄存模块30与所述高阻值阵列相连的输出为1的个数，NE为述参考相变存储单元地址寄存模块30与所述低阻值阵列相连的输出为1的个数，IL为所述高阻值参考阵列的位线电流，IH为所述低阻值参考阵列的位线电流。
优选的，在预设温度变化范围内，所述参考电流IREF的温度系数大于IH的温度系数而小于IL的温度系数，保证在任何温度下IREF介于IH、IL之间。读操作进行时，所述参考电流产生模块40工作，产生参考电流；写操作时，所述参考电流产生模块40关闭，不产生参考电流。
所述相变存储阵列20用于产生相变存储单元位线电流ICELL。所述相变存储阵列20由多个BLOCK区块组成，每个BLOCK区块分别与一个对应的参考阵列在物理位置上靠近，从而实现所述参考相变存储阵列10对所述相变存储阵列20不同位置的温度采样。通过对所述相变存储阵列20不同位置的温度采样，利用所述参考相变存储阵列10中高低阻相变单元的温度特性，提供具有温度跟随特性的参考电流。
如图1～图3所示，在一个具体的实施过程中，所述具有温度跟随特性的相变存储器读电路适用于64M bit相变存储器，所述相变存储阵列20被分为2个BLOCK，每个BLOCK共用1024根字线，即同一位线上悬挂1024个相变存储单元。如图2所示，所述参考相变存储阵列10中包含2个参考阵列，每个所述参考阵列中的高阻值阵列包含2个参考存储单元，所述低阻值参考阵列包含2个参考存储单元。所述参考存储单元包括一个相变单元和一个选通单元。所述相变单元的一端与位线相连，所述相变单元的另一端通过选通单元连接到地，所述选通单元的控制端与字线相连。进一步地，所述参考阵列中每一个参考存储单元拥有独立的位线，各个参考阵列对应编号的参考相变单元的字线互连，并由所述参考相变存储单元地址寄存模块30的控制。优选的，同一位线上悬挂的Dummy单元和参考单元的总数与相变存储阵列20一条位线上悬挂的总相变存储单元数同为1024个；进一步地，所述的Dummy单元与所述相变参考单元结构相同，但所述Dummy单元的选通单元，其控制端与地相连。
所述相变存储模块用于产生相变存储单元位线电流ICELL。进一步的，所述相变存储单元阵列分为2个BLOCK。每个BLOCK分别与一个所述参考阵列在物理位置上靠近。
所述参考相变存储单元地址寄存模块30用于所述参考相变存储阵列10的字线选通；进一步地，在写操作时，每次只允许所述参考相变存储单元地址寄存模块30有一个寄存器输出为1；在读操作时，每次允许所述参考相变存储单元地址寄存模块30多个寄存器输出同时为1。所述参考相变存储单元地址寄存模块30输出状态根据在不同环境温度下的读操作误读率可进行修正。
如图3所示，所述参考电流产生模块40用于获得具有温度跟随功能的参考电流IREF。优选的，所述参考电流产生模块40包含8个第一级传输门(TGR10～TGR13、TGR20～TGR23)、8个第一级PMOS管(PM10～PM13、PM20～PM23)、8个NMOS管(NM10～NM13、NM20～NM23)及一个第二级传输门(TGR0)、一个第二级PMOS管(PM0)。所述各PMOS管源端通过所述传输门分别连接到电源，所述第一级PMOS管采用二极管连接，并且栅端与所述第二级PMOS管栅端互连。所述NMOS管的漏端分别与所述对应编号的第一级PMOS管源端相连，各所述NMOS管的源端分别于对应编号的参考阵列中的对应编号的位线相连，所述NMOS管的栅端与钳位电压产生模块50的输出相连。
所述钳位电压产生模块50用于提供所述参考相变存储阵列10和相变存储单元的钳位电压；进一步地，所述钳位电压依据所述高阻值参考阵列及所述低阻值参考阵列中的参考相变单元电阻可调。
所述电流比较模块60用于比较所述参考电流产生模块40输出的IREF及所述相变存储模块位线电流ICELL，从而得到相变存储器的存储数据。
具体地，作为本发明的一种优化参考电流的相变存取读电路，其实现原理推导如下：根据图1电路可知，所述相变参考单元的位线电流可表示为IBL＝Kn(Vclamp-VTN-IBL·RREF)2；其中IBL为位线电流，Kn为所述NMOS管的电流萨方程系数，Vclamp为所述钳位电压产生模块50的输出电压，VTN为所述NMOS管的阈值电压，RREF为所述参考单元等效电阻。所以，所述低阻值阵列中参考单元的位线电流为IH＝Kn(Vclamp-VTN-IH·RL)2(1)，所述高阻值阵列中参考单元的位线电流为IL＝Kn(Vclamp-VTN-IL·RH)2(2)。根据图1中参考电流产生模块40的电路可知，其中,ME为所述参考电流产生模块40控制所述低电阻阵列寄存器输出为1的个数，NE为所述参考电流产生模块40的高阻值阵列寄存器输出为1的个数(此实施例中，根据统计的误读率，ME、NE可为1或2)。又，相变参考单元等效电阻随温度有R(T)＝R(T0)+αTR(T-T0)(4)，αTR为所述参考相变单元等效电阻的温度系数，结合公式(1)-(4)对参考电流求温度的一阶导数得：αTI_REF＝(ME·αTI_H+NE·αTI_L)/(ME+NE)(5)，αTI位线电流对温度的一阶导数,并可证明αTI＝ζREF·αTR＞0。优选的，αTI_H＜(M·αTI_H+N·αTI_L)/(M+N)＜αTI_L，保证了当外界环境温度变化时，IREF准确的介于IL与IH之间。进一步的，当所述参考电流产生模块40对2个BLOCK的环境温度进行采样时，IREF＝I0+αTI_REF·(T1+T2-2T0)/2。若T1≠T2，平均参考电流最大限度的满足了有效的读取裕度，缓解了因环境温度差导致的读取信息的失败。
如上所述，本发明的具有温度跟随特性的相变存储器读电路，具有以下有益效果：
本发明的相变存储器读电路通过对大规模相变存储阵列20的不同位置的环境温度采样，利用高低阻态下相变单元的温度漂移系数，使所述参考电流随环境温度变化具有恰当的自调性，此种特性兼顾了相变存储阵列20不同物理位置的温度差异，避免了所述参考电流值与相变单元位线电流值的混叠，提高了所述读出电路在外界环境温度改变时的正确读取。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有温度跟随特性的相变存储器读电路，其特征在于，所述相变存储器读电路包括：参考相变存储阵列、相变存储阵列、参考相变存储单元地址寄存模块、参考电流产生模块、钳位电压产生模块及电流比较模块；
所述参考相变存储阵列包括多个参考阵列，每个参考阵列包括高阻值阵列及低阻值阵列；通过对所述相变存储阵列不同位置的温度采样，利用所述参考相变存储阵列中高低阻相变单元的温度特性，提供具有温度跟随特性的参考电流；
所述参考相变存储单元地址寄存模块用于控制所述参考相变存储阵列字线地址的选通；
所述钳位电压产生模块用于提供所述参考相变存储阵列和相变存储阵列读操作时的钳位电压；
所述参考电流产生模块用于获得具有温度跟随特性的参考电流；
所述相变存储阵列用于产生相变存储单元的位线电流；
所述电流比较模块用于在读操作下比较所述参考电流产生模块产生的参考电流及所述相变存储器中相变存储单元的位线电流，从而得到相变存储器的存储数据；
在写操作时，每次只允许所述参考相变存储单元地址寄存模块有一个寄存器输出为1；在读操作时，每次允许所述参考相变存储单元地址寄存模块多个寄存器输出同时为1。
2.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述高阻值阵列和低阻值阵列均包含一个以上的参考存储单元，所述高阻值阵列中的参考存储单元通过RESET操作后实现高电阻值，所述低阻值阵列中的参考存储单元通过SET操作后实现低电阻值。
3.根据权利要求2所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述参考存储单元包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，所述选通单元的控制端与字线相连，所有所述参考存储单元的位线相互独立，同一位线上悬挂的虚拟单元和参考存储单元的总数与相变存储阵列一条位线上悬挂的总相变存储单元数相同。
4.根据权利要求3所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述虚拟单元与所述参考存储单元结构相同，包括一个相变单元和一个选通单元，所述相变单元的一端与位线相连，另一端通过选通单元连接到地，且所述选通单元的控制端与地相连。
5.根据权利要求2所述的具有温度跟随特性的相变存储器读电路，其特征在于：各个高阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线；各个低阻值阵列中相同编号的参考存储单元，其选通单元的控制端连接到同一字线。
6.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述相变存储阵列由多个BLOCK区块组成，每个BLOCK区块分别与一个对应的参考阵列在物理位置上靠近，从而实现所述参考相变存储阵列对所述相变存储阵列不同位置的温度采样。
7.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述参考相变存储单元地址寄存模块输出状态根据在不同环境温度下的读操作误读率进行修正。
8.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述参考电流产生模块包含多个第一级传输门、多个第一级PMOS管、多个NMOS管和一个第二级传输门、一个第二级PMOS管，所述第一级PMOS管源端通过所述第一级传输门连接到电源，所述第一级PMOS管采用二极管连接后栅端与第二级PMOS管栅端互联，所述NMOS管的漏端与对应的所述第一级PMOS管源端相连，源端分别与所述参考相变存储阵列中对应位线相连，栅端都与所述钳位电压产生模块的输出相连。
9.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：读操作进行时，所述参考电流产生模块工作，产生参考电流；写操作时，所述参考电流产生模块关闭，不产生参考电流。
10.根据权利要求1所述的具有温度跟随特性的相变存储器读电路，其特征在于：所述钳位电压依据所述高阻值阵列及低阻值阵列中的参考单元等效电阻可调。
CN201610935023.0A 2016-11-01 2016-11-01 具有温度跟随特性的相变存储器读电路 Active CN106601290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610935023.0A CN106601290B (zh) 2016-11-01 2016-11-01 具有温度跟随特性的相变存储器读电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610935023.0A CN106601290B (zh) 2016-11-01 2016-11-01 具有温度跟随特性的相变存储器读电路

Publications (2)

Publication Number Publication Date
CN106601290A CN106601290A (zh) 2017-04-26
CN106601290B true CN106601290B (zh) 2018-10-26

Family

ID=58556456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610935023.0A Active CN106601290B (zh) 2016-11-01 2016-11-01 具有温度跟随特性的相变存储器读电路

Country Status (1)

Country Link
CN (1) CN106601290B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110782936B (zh) * 2019-09-24 2021-04-09 华中科技大学 一种对相变存储器单元相变能力的快速检测方法
CN111397937A (zh) * 2020-04-07 2020-07-10 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 一种液冷类产品可靠性强化试验方法
CN117396961A (zh) * 2021-06-17 2024-01-12 华为技术有限公司 读操作电路、芯片及电子设备
WO2022267912A1 (zh) * 2021-06-21 2022-12-29 江南大学 一种用于神经网络存算阵列的温度补偿电路及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808842B1 (en) * 2007-09-25 2010-10-05 Cypress Semiconductor Corporation System to adjust a reference current
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN105931665A (zh) * 2016-04-19 2016-09-07 中国科学院上海微系统与信息技术研究所 一种相变存储器读出电路及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808842B1 (en) * 2007-09-25 2010-10-05 Cypress Semiconductor Corporation System to adjust a reference current
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN105931665A (zh) * 2016-04-19 2016-09-07 中国科学院上海微系统与信息技术研究所 一种相变存储器读出电路及方法

Also Published As

Publication number Publication date
CN106601290A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN106601290B (zh) 具有温度跟随特性的相变存储器读电路
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
Dong et al. Nvsim: A circuit-level performance, energy, and area model for emerging nonvolatile memory
Xu et al. Design implications of memristor-based RRAM cross-point structures
CN106875963B (zh) 一种三维存储器读出电路及读出方法
CN106356090B (zh) 相变存储器读出电路及其数据读取方法
JP6421399B2 (ja) Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置
CN106205684B (zh) 一种相变存储器读出电路及读出方法
US20110299323A1 (en) Floating Source Line Architecture for Non-Volatile Memory
CN105849809A (zh) 具有多个存储状态的非易失性sram
CN105931665A (zh) 一种相变存储器读出电路及方法
Luo et al. Ferroelectric tunnel junction based crossbar array design for neuro-inspired computing
CN110289037A (zh) 非易失存储器读出电路及读出方法
CN105006244B (zh) 一种信号放大器、磁存储器的读取电路及其操作方法
Xu et al. Multi-domain compact modeling for GeSbTe-based memory and selector devices and simulation for large-scale 3-D cross-point memory arrays
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
CN101833992B (zh) 具有冗余存储单元的相变随机存储器系统
CN103594112B (zh) 一种相变存储器的写操作方法及设备
CN104882157A (zh) 一种磁随机存储系统及其读取操作方法
CN103021458B (zh) 一种阻变存储器的写前读电路及其操作方法
Son et al. Modeling and signal integrity analysis of 3D XPoint memory cells and interconnections with memory size variations during read operation
CN101419836A (zh) 一种相变随机存储器
Khan et al. Test challenges and solutions for emerging non-volatile memories
CN110164497A (zh) 非易失存储器灵敏放大器及相变存储器
CN107644664A (zh) 三维垂直型存储器电路及位线与字线电压配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant