CN101630532B - 用于电可擦除可编程只读存储器的灵敏放大器及实现方法 - Google Patents

用于电可擦除可编程只读存储器的灵敏放大器及实现方法 Download PDF

Info

Publication number
CN101630532B
CN101630532B CN200810043634XA CN200810043634A CN101630532B CN 101630532 B CN101630532 B CN 101630532B CN 200810043634X A CN200810043634X A CN 200810043634XA CN 200810043634 A CN200810043634 A CN 200810043634A CN 101630532 B CN101630532 B CN 101630532B
Authority
CN
China
Prior art keywords
pipe
circuit
current
sense amplifier
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810043634XA
Other languages
English (en)
Other versions
CN101630532A (zh
Inventor
王楠
李兆桂
姚翔
王梓
徐亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200810043634XA priority Critical patent/CN101630532B/zh
Priority to US12/501,435 priority patent/US8169834B2/en
Publication of CN101630532A publication Critical patent/CN101630532A/zh
Application granted granted Critical
Publication of CN101630532B publication Critical patent/CN101630532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Abstract

本发明公开了一种用于电可擦除可编程只读存储器的灵敏放大器，包括基准电流产生电路，用于给灵敏放大器主体电路提供温度系数可以设定的基准电流；和主体电路，用于比较基准电流和存储单元电流，区分0存储单元和1存储单元。本发明还公开了灵敏放大器的实现方法，包括增加基准电流产生电路，采用不同比例混合正比绝对温度电流与恒定电流的方式，产生正温度系数、负温度系数或零温度系数的基准电流输入主体电路；在主体电路偏置电流的镜像支路中加入存储单元选择管，以构成源极抑制电路，从而使偏置电流随着电源电压和工艺变化而变化，起到了增益补偿作用。本发明的灵敏放大器具备工艺、电源电压和温度的自动补偿，且具有动态高速的性能。

Description

用于电可擦除可编程只读存储器的灵敏放大器及实现方法
技术领域
本发明涉及一种集成电路中非挥发性存储器的读出放大电路，具体涉及一种用于双晶体管(2T)电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-only Memory)的灵敏放大器。本发明还涉及一种上述灵敏放大器的实现方法。
背景技术
如图1所示，双晶体管电可擦除可编程只读存储器是由存储阵列(memory cell)和外围电路构成的。外围电路包括：预解码器(Predecoder)、行解码器(Row decoder)、列解码器(Column decoder)、高压选择器(High voltage Selector)、逻辑控制器(Control logic)、存储单元的栅极字线驱动器(SWL Driver)、列选择器(Column Selector)和灵敏放大器(Sense Amplifier)等电路组成。
灵敏放大器电路用于将非挥发存储器的存储单元(Cell)电流与基准电流，在各种工艺条件、电源电压范围和温度变化下安全可靠的区分‘0’存储单元和‘1’存储单元。如图2所示的传统的灵敏放大器电路，其设计利用参考存储单元或电阻产生基准电流，在一定程度上补偿工艺条件和温度特性，而对电源电压的影响一般不做补偿。主体电路包括：负载补偿电路1、第一级放大电路2、第二级放大电路3和时序产生电路4。此类电路在存储单元特性随工艺变化不大的情况下比较有效，而随着特征尺寸不断缩小，其局限性逐步体现出来；此外，对于可靠性要求很高的场合，此类设计往往无法达到要求。
发明内容
本发明所要解决的技术问题是提供一种增益能够随工艺、电源电压和温度自动补偿的动态灵敏放大器。为此，本发明还要提供一种基于上述灵敏放大器的实现方法。
为解决上述技术问题，本发明的用于电可擦除可编程只读存储器的灵敏放大器包括一个基准电流产生电路，用于给灵敏放大器主体电路提供温度系数可以设定的基准电流；和一个灵敏放大器主体电路，用于比较基准电流和存储单元电流，区分0存储单元和1存储单元；其中，所述的基准电流产生电路包括恒定电流产生电路，用于产生恒定电流并送入混合器电路，同时产生控制电压，所述控制电压接入所述灵敏放大器主体电路；正比绝对温度电流产生电路，用于产生正比绝对温度电流并送入混合器电路；及混合器电路，用于混合所述正比绝对温度电流和所述恒定电流，产生正温度系数、负温度系数或零温度系数的基准电流输出到所述灵敏放大器主体电路。
本发明的上述灵敏放大器的实现方法包括：由基准电流产生电路，采用不同比例混合正比绝对温度电流与恒定电流的方式，产生或正温度系数，或负温度系数，或零温度系数的基准电流作为灵敏放大器主体电路的负载管偏置电流；灵敏放大器主体电路的负载管偏置电流的镜像支路中加入存储单元选择管，以构成源极抑制电路，从而使偏置电流随着电源电压和工艺变化而变化，起到了增益补偿作用。
本发明的灵敏放大器具备工艺、电源电压和温度的自动补偿，且具有动态高速的性能，有效降低设计预留的余量，充分发挥器件的极限特性，从而带来可靠性即反复擦写次数和数据保持时间的提升。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是灵敏放大器用于双晶体管电可擦除可编程只读存储器的结构图；
图2是现有灵敏放大器的电路结构图；
图3是本发明灵敏放大器的基准电流产生电路结构图；
图4是本发明灵敏放大器主体电路的结构图。
图5是灵敏放大器用于双晶体管可擦除可编程只读存储器存储单元的结构图及存储器单元在读出时的各端设定。
具体实施方式
本发明的用于电可擦除可编程只读存储器的灵敏放大器包括一个基准电流产生电路，用于给灵敏放大器主体电路提供温度系数可以设定的基准电流；和一个灵敏放大器主体电路，用于比较基准电流和存储单元电流，区分0存储单元和1存储单元。
其中主体电路如图4所示，由四个模块构成：
负载补偿电路1：由第一NMOS管MN1，第二NMOS管MN2，第八存储单元选择管MN8和第一PMOS管MP1构成。其中第一NMOS管MN1，第二NMOS管MN2栅极相连，第八存储单元选择管MN8栅极接电源，漏极接第二NMOS管MN2源极，源极接地，即构成源极抑制电路。第一PMOS管MP1栅极与漏极相连后与第二NMOS管MN2漏极相连，即作为第二NMOS管MN2电流源的负载管。
第一级放大器电路2：由第二PMOS管MP2，第三PMOS管MP3，第六N型本征管MN6，第七N型本征管MN7和第三NMOS管MN3，第四NMOS管MN4和第五NMOS管MN5构成。第二PMOS管MP2、第三PMOS管MP3与第一PMOS管MP1构成镜像电流源；第二PMOS管MP2，第六N型本征管MN6和第三NMOS管MN3串联，其中第三NMOS管MN3与负载补偿电路的第一NMOS管MN1构成镜像。第三PMOS管MP3与第七N型本征管MN7串联，第七N型本征管MN7源极连接到比特线(BL)。第七N型本征管MN7与第六N型本征管MN6构成镜像关系，其栅极连接到辅助电路的VBLG端。
第二级动态比较放大电路3，包括一个动态比较放大器I1，其输入端分别连接第一级放大电路的第二PMOS管MP2、第三PMOS管MP3的漏极，其触发信号端连接时序产生电路的输出信号STRB，其输出端为灵敏放大器的输出端。
时序产生电路4，包括一个时序产生器，用于生成均衡控制信号EQ和动态比较器触发信号STRB等控制时序，其输出端连接所述第一级放大电路和所述第二级动态放大比较电路。
灵敏放大器的基准电流产生电路如图3所示，由三个模块构成：
正比绝对温度电流产生器5(PTAT current generator)：由第四PMOS管MP4，第五PMOS管MP5，第八PMOS管MP8，运算放大器A2，第一电阻R1和PNP管T1和T2构成。第四PMOS管MP4，第五PMOS管MP5为镜像关系，漏极分别连接T1发射极和通过第一电阻R1连接到T2发射极，T1，T2共基极共集电极并均接地。第八PMOS管MP8镜像第一PMOS管MP1和第二PMOS管MP2产生电流Ip。
第四PMOS管MP4，第六PMOS管MP6和第八PMOS管MP8为相同尺寸，T2为M个T1构成，因此：
I p = kT q R 1 × ln ( M )
其中k为波尔茨曼常数，q为单位电荷量，T为绝对温标下的温度；即Ip正比于绝对温度为正温度系数电流。
恒定电流产生器6(Constant current generator)：由第六PMOS管MP6，第七PMOS管MP7，第九N型本征管MN9，第二电阻R2和第一运算放大器A1构成。第一运算放大器A1的反相输入端输入基准电压VREF，输出端接第六PMOS管MP6栅极，第六PMOS管MP6源极接电源漏极串联栅漏极相连的第九N型本征管MN9后反馈到第一运算放大器A1的同相输入端。第一NMOS管MN1漏栅极输出为VBLG。第七PMOS管MP7镜像第六PMOS管MP6产生电流In。
I n = Vref R 2
基准电压VREF的通常可以设计为零温度系数或很小的温度系数(通常小于100ppm/摄氏度，即温度每变化一摄氏度，电压变化小于万分之一)，该第二电阻R2通常利用多晶硅电阻，具有很小的温度系数(小于100ppm/摄氏度，即温度每变化一摄氏度，电阻的阻值变化小于万分之一)。
混合器(MUX)，用于混合所述正比绝对温度电流In和所述恒定电流Ip，根据控制信号ISET产生正温度系数、负温度系数或零温度系数的基准电流IREF输出到灵敏放大器主体电路。
主体电路和辅助电路之间通过IREF端和VBLG端连接，即基准电流由辅助电路流向主体电路，比特线限制电压由辅助电路提供控制电压VBLG给主体电路而实现。
基准电流电路产生大小和温度系数均可以调节的基准电流，可以在硅片测试时根据存储单元工艺情况设定相应的值，从而实现对工艺和温度的补偿。该电路的正比绝对温度电流产生器部分产生的电流正比于绝对温度，即具有正的温度系数，而恒定电流部分由于采用了精准电压除以温度系数很小的电阻，得到的电流接近零温度系数。混合器可以通过外部设定，将一定比例的正比绝对温度电流产生器电流与一定比例的恒定电流相加或相减，从而得到正，负或零温度系数的基准电流。通过加权方式进行电流的镜像，可以根据外部设定调节输出电流的大小。基准电流通过IREF端送入灵敏放大器主电路的IREF端。
放大器采用PMOS对负载方式，PMOS对的偏置电流由基准电路供给。如图5(a)所示，双晶体管存储器的存储单元由存储管Ncell和选择管Npass串联构成，存储单元由存储栅极字线SWL，字线WL，比特线BL和源线SL共计四个端子。图5(b)显示了当存储单元在读出模式下，上述四端分别连到地，电源，比特电压(1V)和地。由于选择管串联在存储管和地之间，其阻抗将影响存储单元的输出电流。负载补偿模块在基准电流向PMOS负载镜像的电路中加入了存储单元选择管构成源极抑制(Sourcedegeneration)。当存储单元随工艺变化如慢方向(Slow corner)即阈值电压升高等效阻抗增加引起存储单元电流减小；此时该偏置电路的源极抑制电路会相应减小电流，增加PMOS对阻抗从而加大了增益，补偿存储单元电流减小的影响。而电源电压变低，选择管因栅压减小而阻抗增大从而导致存储单元电流减小；此时该偏置电路的源极抑制电路相应电流减小，增加PMOS对阻抗从而加大了增益，补偿存储单元电流减小的影响。从而分别实现了对工艺偏差和对电源电压的自动调节和补偿。
放大器的第一级为电流比较放大电路，即比较流过第六N型本征管MN6的基准电流和第七N型本征管MN7的存储单元电流大小，在第二PMOS负载管MP2和第三PMOS管MP3的漏极产生电压差。该电路也可以看成第六N型本征管MN6，第七N型本征管MN7构成的共栅极放大器。第四NMOS管MN4，第五NMOS管MN5用于比较前位线和基准之间的电压均衡，从而提高比较速度和可靠性。
放大器的第二级为动态结构，通过触发信号STRB放大第一级的电压差并锁存结果，从而实现了高速动态的灵敏放大，有效减小了读出时间。
放大器的时序产生电路用于生成均衡控制信号，动态比较器触发信号等所有放大器相关的控制时序。
比特线控制电压的产生方式为：主电路中比特线电压控制管第六N型本征管MN6和第七N型本征管MN7与辅助电路中恒定温度系数电流产生电路中的控制电压产生管第九N型本征管MN9构成复制结构(Replica)，其栅极相连，第七N型本征管MN7输出为比特线BL，控制电压产生管第九N型本征管MN9的栅极和漏极相连，源极利用第一运算放大器A1的反馈作用设定为基准电压VREF(1V)；从而使比特线的电压BL近似控制在基准电压1V左右。
本发明的灵敏放大器的实现方法包括：
由基准电流产生电路，采用不同比例混合正比绝对温度电流与恒定电流的方式，产生或正温度系数，或负温度系数，或零温度系数的基准电流作为灵敏放大器主体电路的负载管偏置电流。基准电流产生电路的恒定电流是通过运放跟随器获得基准电压除以极小温度系数的电阻而得到。
灵敏放大器主体电路的负载管偏置电流的镜像支路中加入存储单元选择管，以构成源极抑制电路，从而使偏置电流随着电源电压和工艺变化而变化，起到了增益补偿作用。其中，灵敏放大器主体电路采用电流偏置的PMOS管负载方式。灵敏放大器主体电路的第二级动态放大比较电路通过触发信号放大第一级的电压差并锁存结果，产生动态的放大输出信号。
综上，本发明的灵敏放大器具备工艺、电源电压和温度的自动补偿，且具有动态高速的性能，有效降低设计预留的余量，充分发挥器件的极限特性，从而带来可靠性即反复擦写次数和数据保持时间的提升。

Claims (11)

1.一种用于电可擦除可编程只读存储器的灵敏放大器；其特征在于，包括：
一个基准电流产生电路，用于给灵敏放大器主体电路提供温度系数可以设定的基准电流；
和一个灵敏放大器主体电路，用于比较基准电流和存储单元电流，区分0存储单元和1存储单元；
其中，所述的基准电流产生电路包括：
恒定电流产生电路，用于产生恒定电流并送入混合器电路，同时产生控制电压，所述控制电压接入所述灵敏放大器主体电路；
正比绝对温度电流产生电路，用于产生正比绝对温度电流并送入混合器电路；
及混合器电路，用于混合所述正比绝对温度电流和所述恒定电流，产生正温度系数、负温度系数或零温度系数的基准电流输出到所述灵敏放大器主体电路。
2.如权利要求1所述的用于电可擦除可编程只读存储器的灵敏放大器，其特征在于：
所述恒定电流产生电路包括：第六PMOS管(MP6)，第七PMOS管(MP7)，第九N型本征管(MN9)，第二电阻(R2)和第一运算放大器(A1)，所述第一运算放大器(A1)的反相输入端接基准电压，输出端接所述第六PMOS管(MP6)的栅极，所述的第九N型本征管(MN9)，其栅漏极相连并连接到所述第六PMOS管(MP6)的源极，其源极反馈到所述第一运算放大器(A1)的同相输入端，所述第九N型本征管(MN9)的源极经过第二电阻(R2)接地，所述第七PMOS管(MP7)镜像第六PMOS管(MP6)产生的电流，并输入混合器电路，所述第九N型本征管(MN9)漏栅极输出电压接入所述灵敏放大器主体电路；
所述正比绝对温度电流产生电路包括：第四PMOS管(MP4)、第五PMOS管(MP5)、第八PMOS管(MP8)，第二运算放大器(A2)，第一电阻(R1)，第一PNP管(T1)和第二PNP管(T2)，所述第四PMOS管(MP4)和第五PMOS管(MP5)为镜像关系，所述第四PMOS管(MP4)漏极连接第一PNP管(T1)发射极，第五PMOS管(MP5)漏极通过第一电阻(R1)连接到第二PNP管(T2)发射极，所述第一PNP管(T1)和第二PNP管(T2)共基极共集电极并均接地，所述第八PMOS管(MP8)镜像所述第四PMOS管(MP4)和第五PMOS管(MP5)产生的电流并输入混合器电路；
所述混合器电路包括一个混合器，其输入为所述恒定电流产生电路的第七PMOS管(MP7)产生的电流和正比绝对温度电流产生电路的第八PMOS管(MP8)产生的电流，其输出电流为所述灵敏放大器主体电路的输入电流。
3.如权利要求1所述的用于电可擦除可编程只读存储器的灵敏放大器，其特征在于，所述灵敏放大器主体电路包括负载补偿电路，所述负载补偿电路包括：第一NMOS管(MN1)，第二NMOS管(MN2)，第八存储单元选择管(MN8)和第一PMOS管(MP1)，其中第一NMOS管(MN1)和第二NMOS管(MN2)栅极相连，第八存储单元选择管(MN8)栅极接电源，漏极接第二NMOS管(MN2)源极，源极接地，即构成源极抑制电路，所述第一PMOS管(MP1)栅极与漏极相连后与第二NMOS管(MN2)漏极相连，即作为第二NMOS管(MN2)电流源的负载管。
4.如权利要求3所述的用于电可擦除可编程只读存储器的灵敏放大器，其特征在于，所述灵敏放大器主体电路还包括第一级放大电路、第二级动态放大比较电路和时序产生电路；
所述第一级放大电路包括第二PMOS管(MP2)，第三PMOS管(MP3)，第六N型本征管(MN6)，第七N型本征管(MN7)，第三NMOS管(MN3)，第四NMOS管(MN4)和第五NMOS管(MN5)，所述第二PMOS管(MP2)、第三PMOS管(MP3)与所述第一PMOS管(MP1)构成镜像电流源，所述第二PMOS管(MP2)、第六N型本征管(MN6)和第三NMOS管(MN3)串联，其中第三NMOS管(MN3)与所述负载补偿电路的第一NMOS管(MN1)构成镜像，所述第三PMOS管(MP3)与所述第七N型本征管(MN7)串联，所述第七N型本征管(MN7)源极连接到比特线，第七N型本征管(MN7)与第六N型本征管(MN6)构成镜像关系，其栅极连接到所述基准电流产生电路的电压输出端，所述第四NMOS管(MN4)的源极和漏极分别连接所述第六N型本征管(MN6)和第七N型本征管(MN7)的源极，所述第五NMOS管(MN5)的源极和漏极分别连接所述第六N型本征管(MN6)和第七N型本征管(MN7)的漏极，所述第四NMOS管(MN4)和第五NMOS管(MN5)的栅极连接所述时序产生电路的均衡控制信号；
所述第二级动态放大比较电路包括动态比较器，用于通过触发信号放大第一级的电压差并锁存结果，其输入端分别连接所述第一级放大电路的第二PMOS管(MP2)和第三PMOS管(MP3)的漏极，其触发信号端连接所述时序产生电路的输出端，其输出端为所述灵敏放大器的输出端；
所述时序产生电路包括时序产生器，用于生成均衡控制信号和动态比较器触发信号的控制时序，其输出端连接所述第一级放大电路和所述第二级动态放大比较电路。
5.一种权利要求1所述灵敏放大器的实现方法，其特征在于，包括如下步骤：
由基准电流产生电路，采用不同比例混合正比绝对温度电流与恒定电流的方式，产生或正温度系数、负温度系数或零温度系数的基准电流作为灵敏放大器主体电路的负载管偏置电流；
灵敏放大器主体电路的负载管偏置电流的镜像支路中加入存储单元选择管，以构成源极抑制电路，从而使偏置电流随着电源电压和工艺变化而变化，起到了增益补偿作用。
6.如权利要求5所述的灵敏放大器的实现方法，其特征在于，所述灵敏放大器主体电路采用电流偏置的PMOS管负载方式。
7.如权利要求5所述的灵敏放大器的实现方法，其特征在于，灵敏放大器主体电路采用第二级动态放大比较电路通过触发信号放大第一级的电压差并锁存结果，产生动态的放大输出信号。
8.如权利要求5所述的灵敏放大器的实现方法，其特征在于，所述采用不同比例混合正比绝对温度电流与恒定电流的方式为：产生正比于绝对温度的电流和恒定温度系数的电流，通过设定比例，实现正比于绝对温度电流和恒定温度系数电流不同比例的混合，达到需要的温度系数。
9.如权利要求8所述的灵敏放大器的实现方法，其特征在于，所述设定比例是，根据工艺条件和温度特性进行设定。
10.如权利要求8所述的灵敏放大器的实现方法，其特征在于，所述恒定温度系数的电流是通过将基准电压输入运放跟随器获得基准电压，再除以温度系数小于100ppm/℃的电阻。
11.如权利要求5所述的灵敏放大器的实现方法，其特征在于，还包括将所述灵敏放大器主体电路中比特线电压控制管与所述基准电流产生电路中恒定电流产生电路中的控制电压产生管构成复制结构，其栅极相连，所述比特线电压控制管源极输出为比特线，所述控制电压产生管的栅极和漏极相连，源极利用运放跟随器的反馈作用设定为基准电压。
CN200810043634XA 2008-07-17 2008-07-17 用于电可擦除可编程只读存储器的灵敏放大器及实现方法 Active CN101630532B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810043634XA CN101630532B (zh) 2008-07-17 2008-07-17 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
US12/501,435 US8169834B2 (en) 2008-07-17 2009-07-12 Sense amplifier used in electrically erasable programmable read-only memory and the implementing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810043634XA CN101630532B (zh) 2008-07-17 2008-07-17 用于电可擦除可编程只读存储器的灵敏放大器及实现方法

Publications (2)

Publication Number Publication Date
CN101630532A CN101630532A (zh) 2010-01-20
CN101630532B true CN101630532B (zh) 2012-07-11

Family

ID=41530186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810043634XA Active CN101630532B (zh) 2008-07-17 2008-07-17 用于电可擦除可编程只读存储器的灵敏放大器及实现方法

Country Status (2)

Country Link
US (1) US8169834B2 (zh)
CN (1) CN101630532B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807422B (zh) * 2010-03-26 2013-03-20 上海宏力半导体制造有限公司 读出放大电路
CN101916583B (zh) * 2010-07-30 2015-12-09 上海华虹宏力半导体制造有限公司 灵敏放大器以及存储器
CN102243704B (zh) * 2011-07-21 2014-04-02 我查查信息技术(上海)有限公司 用于二维码的定位系统、二维码的识别方法及设备
CN103093821B (zh) * 2011-11-04 2016-11-09 上海华虹宏力半导体制造有限公司 一种嵌位电压产生电路
KR20130124749A (ko) * 2012-05-07 2013-11-15 에스케이하이닉스 주식회사 감지 증폭 회로 및 이를 이용하는 반도체 장치
CN103177756B (zh) * 2013-03-25 2016-03-23 西安紫光国芯半导体有限公司 动态存储器读操作下的省电方法及其列选择信号驱动电路
US9000846B2 (en) 2013-06-11 2015-04-07 Via Technologies, Inc. Current mirror
CN106601290B (zh) * 2016-11-01 2018-10-26 中国科学院上海微系统与信息技术研究所 具有温度跟随特性的相变存储器读电路
CN108109660A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
JP2018195358A (ja) * 2017-05-16 2018-12-06 セイコーエプソン株式会社 不揮発性記憶装置、半導体装置、及び、電子機器
CN107799136B (zh) * 2017-11-21 2021-01-22 上海华虹宏力半导体制造有限公司 Sonos读时序电路
CN108536208B (zh) * 2018-05-10 2020-09-25 上海华虹宏力半导体制造有限公司 偏置电流电路
CN108762358A (zh) * 2018-07-24 2018-11-06 广州金升阳科技有限公司 一种电流源电路及其实现方法
JP2021110994A (ja) * 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路
CN111863053B (zh) * 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN112767975B (zh) * 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法
US20230259149A1 (en) * 2022-02-16 2023-08-17 Sandisk Technologies Llc Current mirror circuits
CN116683897B (zh) * 2023-08-04 2024-03-19 深圳市力生美半导体股份有限公司 比较器电路、集成电路和电子设备
CN117170453A (zh) * 2023-08-30 2023-12-05 北京中电华大电子设计有限责任公司 参考电压产生电路及车规级芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032124A (ko) * 2002-09-04 2005-04-06 아트멜 코포레이숀 기억 장치내에 과소거된 비트를 복구하는 방법
CN1819061A (zh) * 2004-11-12 2006-08-16 旺宏电子股份有限公司 存储器元件以及正确读取操作窗控制的方法
CN1848299A (zh) * 2005-04-12 2006-10-18 株式会社东芝 非易失性半导体存储装置的基准电流生成电路
WO2007005634A1 (en) * 2005-07-04 2007-01-11 Micron Technology, Inc. Low power multiple bit sense amplifier
JP2007035242A (ja) * 2005-06-24 2007-02-08 Micronics Internatl Co Ltd フラッシュメモリのリフレッシュ方法
WO2007078885A2 (en) * 2005-12-28 2007-07-12 Intel Corporation Multi-level memory cell sensing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
EP1505605A1 (en) * 2003-08-06 2005-02-09 STMicroelectronics S.r.l. Improved sensing circuit for a semiconductor memory including bit line precharging and discharging functions
US7286385B2 (en) * 2005-07-27 2007-10-23 International Business Machines Corporation Differential and hierarchical sensing for memory circuits
US7649781B2 (en) * 2006-05-17 2010-01-19 Freescale Semiconductor, Inc. Bit cell reference device and methods thereof
EP1858027A1 (en) * 2006-05-19 2007-11-21 STMicroelectronics S.r.l. A sensing circuit for semiconductor memories
US7471582B2 (en) * 2006-07-28 2008-12-30 Freescale Semiconductor, Inc. Memory circuit using a reference for sensing
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032124A (ko) * 2002-09-04 2005-04-06 아트멜 코포레이숀 기억 장치내에 과소거된 비트를 복구하는 방법
CN1819061A (zh) * 2004-11-12 2006-08-16 旺宏电子股份有限公司 存储器元件以及正确读取操作窗控制的方法
CN1848299A (zh) * 2005-04-12 2006-10-18 株式会社东芝 非易失性半导体存储装置的基准电流生成电路
JP2007035242A (ja) * 2005-06-24 2007-02-08 Micronics Internatl Co Ltd フラッシュメモリのリフレッシュ方法
WO2007005634A1 (en) * 2005-07-04 2007-01-11 Micron Technology, Inc. Low power multiple bit sense amplifier
WO2007078885A2 (en) * 2005-12-28 2007-07-12 Intel Corporation Multi-level memory cell sensing

Also Published As

Publication number Publication date
US20100014356A1 (en) 2010-01-21
CN101630532A (zh) 2010-01-20
US8169834B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
CN101630532B (zh) 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
US7038963B2 (en) Current sense amplifier circuits having a bias voltage node for adjusting input resistance
CN210606637U (zh) 灵敏放大器、存储器读写电路以及存储器
US7825698B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
US6885600B2 (en) Differential sense amplifier for multilevel non-volatile memory
KR101050699B1 (ko) 반도체 메모리 디바이스
JP4868918B2 (ja) 基準電圧発生回路
CN102148051A (zh) 存储器和灵敏放大器
JP2004152475A (ja) 少なくとも２つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路
JP2011053957A (ja) 参照電流生成回路
US20140003129A1 (en) Semiconductor memory apparatus and method of operating using the same
US7642815B2 (en) Sense amplifier
CN112542185A (zh) 灵敏放大器及其控制方法、存储器读写电路以及存储器
JP3279615B2 (ja) 半導体装置
US20140354361A1 (en) Sense amplifiers including bias circuits
US6707741B1 (en) Current steering reduced bitline voltage swing, sense amplifier
CN110648706B (zh) 三维阻变存储器及其读出电路
US20020118577A1 (en) Semiconductor memory device and data read method thereof
KR20180057771A (ko) 센스 앰프 구동 장치
JP2020173879A (ja) 半導体装置およびメモリの読み出し方法
JP3964745B2 (ja) 不揮発性半導体記憶装置
US20230307067A1 (en) Reference voltage generating circuit and semiconductor memory device
US20230145662A1 (en) Differential amplifier, semiconductor device and offset cancellation method
KR20070118421A (ko) 오프셋 전압 측정 장치
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131217

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131217

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.