CN103177756B - 动态存储器读操作下的省电方法及其列选择信号驱动电路 - Google Patents

动态存储器读操作下的省电方法及其列选择信号驱动电路 Download PDF

Info

Publication number
CN103177756B
CN103177756B CN201310098026.XA CN201310098026A CN103177756B CN 103177756 B CN103177756 B CN 103177756B CN 201310098026 A CN201310098026 A CN 201310098026A CN 103177756 B CN103177756 B CN 103177756B
Authority
CN
China
Prior art keywords
pmos
nmos tube
sense amplifier
signal
level sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310098026.XA
Other languages
English (en)
Other versions
CN103177756A (zh
Inventor
段会福
俞冰
付妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201310098026.XA priority Critical patent/CN103177756B/zh
Publication of CN103177756A publication Critical patent/CN103177756A/zh
Application granted granted Critical
Publication of CN103177756B publication Critical patent/CN103177756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明提供一种动态存储器读操作下的省电方法及其列选择信号驱动电路，该方法包括：当第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器工作时，将列选择信号置低关闭位线和局部数据线之间的开关。本发明解决了现有动态存储器读操作时的电能浪费问题，能够有效减少动态存储器的功耗。

Description

动态存储器读操作下的省电方法及其列选择信号驱动电路
【技术领域】
本发明涉及动态存储器技术领域，特别涉及一种动态存储器读操作下的省电方法及其列选择信号驱动电路。
【背景技术】
如图1所示，当动态存储器在读操作时，列选择信号线CSL的列选择信号打开了位线（BL/BL_N）和局部数据线（LDQ/LDQ_N）之间的开关，由于局部数据线（LDQ/LDQ_N）和总数据线（MDQ/MDQ_N）之间的总数据开关MDQS在ACTIVE操作时早已打开，所以数据总线的正信号线MDQ的信号和数据总线的反信号线MDQ_N的信号中的一个会被正位线BL或负位线BL_N拉低，从而使得数据总线的正信号线MDQ与数据总线的负信号线MDQ_N之间有一个电压差。
如图2所示，列选择信号线CSL的列选择信号有效后，第二级灵敏放大器SSA的均衡信号线re_n的信号会变低从而打开数据总线的正信号线MDQ/数据总线的负信号线MDQ_N与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N之间的开关，由于数据总线的正信号线MDQ与数据总线的负信号线MDQ_N之间有一个电压差，第二级灵敏放大器SSA的正输入信号线MA跟第二级灵敏放大器SSA的负输入信号线MA_N之间也会有电压差，当这个电压差增大到一定程度时，第二级灵敏放大器SSA的均衡信号线re_n的信号变高关闭数据总线的正信号线MDQ/数据总线的负信号线MDQ_N与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N之间的开关，同时第二级灵敏放大器SSA的放大使能信号线CMA的信号变高使得第二级灵敏放大器SSA开始放大操作。
如图3所示，现有的列选择信号驱动电路包括PMOS管M1、PMOS管M2、NMOS管M4、NMOS管M5和第一反相器inv1;PMOS管M1的栅极和NMOS管M4的栅极连接CSL译码电路使能信号输入线csle；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线predecode；PMOS管M1的源极连接PMOS管M2的源极，PMOS管M1的漏极、PMOS管M2的漏极、第一反相器inv1的输入端和NMOS管M4的漏极共接，第一反相器inv1的输出端连接列选择信号线CSL，NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极接地。
如图4所示，当第二级灵敏放大器SSA工作时，第二级灵敏放大器SSA的均衡信号线re_n已经关闭了数据总线的正信号线MDQ/数据总线的负信号线MDQ_N与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N之间的开关，所以可以说当第二级灵敏放大器SSA工作时，数据总线的正信号线MDQ/数据总线的负信号线MDQ_N已经与第二级灵敏放大器SSA没有任何关系，即如图4中所示的t1这段时间内，数据总线的正信号线MDQ/数据总线的负信号线MDQ_N已经与第二级灵敏放大器SSA没有任何关系。列选择信号线CSL的列选择信号依旧为高，位线和局部数据线之间的开关依旧被打开，局部数据线和总数据线之间的开关也处于打开状态，所以第一级灵敏放大器SA依旧在驱动数据总线的正信号线MDQ/数据总线的负信号线MDQ_N，但是数据总线的正信号线MDQ/数据总线的负信号线MDQ_N已经与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N断开，对于第二级灵敏放大器SSA来说数据总线的正信号线MDQ/数据总线的负信号线MDQ_N已经没有任何关系，这样就造成了耗电的浪费，因为数据总线的正信号线MDQ/数据总线的负信号线MDQ_N已经不需要被第一级灵敏放大器SA驱动了。所以尽量减少t1的时间就会达到省电的目的。
【发明内容】
本发明提供一种动态存储器读操作下的省电方法及其列选择信号驱动电路，解决动态存储器读操作时的电能浪费问题，以有效减少动态存储器的功耗。
为了实现上述目的，本发明采用如下技术方案：
一种动态存储器读操作下的省电方法，包括：当第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器工作时，将列选择信号置低关闭位线和局部数据线之间的开关。
动态存储器列选择信号驱动电路，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6第一反相器和第二反相器；第二反相器的输入端连接第二级灵敏放大器的放大使能信号线或第二级灵敏放大器的均衡信号线，第二反相器的输出端连接PMOS管M3的栅极和NMOS管M6的栅极；PMOS管M1的栅极和NMOS管M4的栅极连接列选择信号译码电路使能信号输入线；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线；PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极共接，PMOS管M1的漏极、PMOS管M2的漏极、PMOS管M3的漏极、第一反相器的输入端和NMOS管M4的漏极共接，第一反相器inv1的输出端连接列选择信号线，NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极连接NMOS管M6的源极，NMOS管M6的漏极接地。
相对于现有技术，本发明具有以下有益效果：本发明提供一种动态存储器读操作下的省电方法及其列选择信号驱动电路，通过在第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器工作时，将列选择信号置低关闭位线和局部数据线之间的开关，以此解决动态存储器读操作时的电能浪费问题，以有效减少动态存储器的功耗。
【附图说明】
图1为现有动态存储器数据放大路径的示意图；
图2为第二级灵敏放大器的示意图；
图3为现有列选择信号驱动电路的示意图；
图4为现有动态存储器读操作时的信号波形图；
图5为本发明动态存储器的列选择信号驱动电路的结构示意图；
图6为本发明动态存储器读操作时的信号波形图。
【具体实施方式】
下面结合附图对本发明的实施方式做进一步描述。
请参阅图5和图6所示，本发明一种动态存储器的列选择信号驱动电路，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6第一反相器inv1和第二反相器inv2。
第二反相器inv2的输入端连接第二级灵敏放大器SSA的放大使能信号线CMA，第二反相器inv2的输出端连接通过反向放大使能信号线CMA_N连接PMOS管M3的栅极和NMOS管M6的栅极。PMOS管M1的栅极和NMOS管M4的栅极连接CSL译码电路使能信号输入线csle；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线predecode；PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极共接，PMOS管M1的漏极、PMOS管M2的漏极、PMOS管M3的漏极、第一反相器inv1的输入端和NMOS管M4的漏极共接，第一反相器inv1的输出端连接列选择信号线CSL，NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极连接NMOS管M6的源极，NMOS管M6的漏极接地。
本发明针对图3中的结构，增加晶体管PMOS管M3、NMOS管M6和反相器inv2，inv2输入为cma，输出为cma_n，M3和M6的栅极接cma_n，当cma为低时，cma_n为高，M3关断，M6导通，CSL的值由csle和predecode决定，当cma为高，cma_n为低，M3导通，M6关断，csl被强制为低。csl为低就会关闭图1所示的位线（BL/BL_N）和局部数据线（LDQ/LDQ_N）之间的开关从而达到省电目的。
如图6所示，re_n变高和CMA变高是同时的，re_n变高后MDQ/MDQ_N跟SSA没有任何关系，所以这时候就可以让CSL变低从而关闭BL与LDQ之间的开关达到省电目的。由于re_n变高与CMA变高是同时的，两个信号都可以被用于使CSL变低。
如图6所示，本发明一种动态存储器读操作下的省电方法，包括：列选择信号由低置高打开位线BL/BL_N和局部数据线LDQ/LDQ_N之间的开关；数据总线的正信号线MDQ和数据总线的反信号线MDQ_N中的一个会被正位线BL或负位线BL_N拉低；使得数据总线的正信号线MDQ与数据总线的负信号线MDQ_N之间有一个电压差；列选择信号有效后，第二级灵敏放大器SSA的均衡信号线re_n的信号会变低从而打开数据总线的正信号线MDQ/数据总线的负信号线MDQ_N与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N之间的开关，由于数据总线的正信号线MDQ与数据总线的负信号线MDQ_N之间有一个电压差，第二级灵敏放大器SSA的正输入信号线MA跟第二级灵敏放大器SSA的负输入信号线MA_N之间也会有电压差，当这个电压差增大到一定程度时，第二级灵敏放大器SSA的均衡信号线re_n的信号变高关闭数据总线的正信号线MDQ/数据总线的负信号线MDQ_N与第二级灵敏放大器SSA的正输入信号线MA/第二级灵敏放大器SSA的负输入信号线MA_N之间的开关，同时第二级灵敏放大器SSA的放大使能信号线CMA的信号变高使得第二级灵敏放大器SSA开始放大操作；第二级灵敏放大器SSA的均衡信号线re_n的信号或第二级灵敏放大器SSA的放大使能信号线CMA的信号变高的同时，通过动态存储器的列选择信号驱动电路强制将列选择信号置低。列选择信为低就会关闭位线BL/BL_N和局部数据线LDQ/LDQ_N之间的开关从而达到省电目的。

Claims (2)

1.一种动态存储器读操作下的省电方法，其特征在于，包括：当第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器（SSA）工作时，将列选择信号置低关闭位线（BL/BL_N）和局部数据线（LDQ/LDQ_N）之间的开关。
2.用于实现权利要求1所述的省电方法的动态存储器列选择信号驱动电路，其特征在于，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6第一反相器（inv1）和第二反相器（inv2）；第二反相器（inv2）的输入端连接第二级灵敏放大器的放大使能信号线（CMA）或第二级灵敏放大器的均衡信号线（re_n），第二反相器（inv2）的输出端连接PMOS管M3的栅极和NMOS管M6的栅极；PMOS管M1的栅极和NMOS管M4的栅极连接列选择信号译码电路使能信号输入线（csle）；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线（predecode）；PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极共接，PMOS管M1的漏极、PMOS管M2的漏极、PMOS管M3的漏极、第一反相器（inv1）的输入端和NMOS管M4的漏极共接，第一反相器inv1的输出端连接列选择信号线（CSL），NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极连接NMOS管M6的源极，NMOS管M6的漏极接地。
CN201310098026.XA 2013-03-25 2013-03-25 动态存储器读操作下的省电方法及其列选择信号驱动电路 Active CN103177756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310098026.XA CN103177756B (zh) 2013-03-25 2013-03-25 动态存储器读操作下的省电方法及其列选择信号驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310098026.XA CN103177756B (zh) 2013-03-25 2013-03-25 动态存储器读操作下的省电方法及其列选择信号驱动电路

Publications (2)

Publication Number Publication Date
CN103177756A CN103177756A (zh) 2013-06-26
CN103177756B true CN103177756B (zh) 2016-03-23

Family

ID=48637556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310098026.XA Active CN103177756B (zh) 2013-03-25 2013-03-25 动态存储器读操作下的省电方法及其列选择信号驱动电路

Country Status (1)

Country Link
CN (1) CN103177756B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464808B (zh) * 2014-12-25 2018-01-19 武汉云雅科技有限公司 一种新型NOR Flash译码电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332298A (zh) * 2011-07-21 2012-01-25 清华大学 采用分级位线和两级灵敏放大器的sram电路装置
CN203150142U (zh) * 2013-03-25 2013-08-21 西安华芯半导体有限公司 动态存储器的列选择信号驱动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332298A (zh) * 2011-07-21 2012-01-25 清华大学 采用分级位线和两级灵敏放大器的sram电路装置
CN203150142U (zh) * 2013-03-25 2013-08-21 西安华芯半导体有限公司 动态存储器的列选择信号驱动电路

Also Published As

Publication number Publication date
CN103177756A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN102394094B (zh) 一种全电流灵敏放大器
CN101916583B (zh) 灵敏放大器以及存储器
CN103247334B (zh) 存储器及其列译码电路
CN103117085B (zh) 行译码器的偏置电压产生电路及存储器
CN103177756B (zh) 动态存储器读操作下的省电方法及其列选择信号驱动电路
CN104578777A (zh) 应用于降压型dc-dc转换器中的死区时间控制电路
CN203150142U (zh) 动态存储器的列选择信号驱动电路
CN105895146A (zh) 一种低漏电的本地字线驱动器控制电路及控制方法
CN103632713B (zh) 静态随机存取存储器及其存储性能的改善方法
CN103456351B (zh) 用于静态随机存储器的驱动器和静态随机存储器
CN103872885A (zh) 一种待机功耗控制电路及方法
CN106981981A (zh) 一种升压转换器的限流启动方法及电路
CN105810238A (zh) 一种列选择线驱动器电源控制电路和方法
CN205656853U (zh) 一种列选择线驱动器电源控制电路
CN101964210B (zh) 用于低压低功耗eeprom行解码的电压自举电路及方法
CN209642544U (zh) 一种具有延时保护功能的低损耗多电压开机电路
CN103313169A (zh) 静音驱动电路
CN204031429U (zh) 消除pop噪音的电路
CN102769458A (zh) 一种低功耗驱动电路
CN203658895U (zh) 一种低压差线性稳压器
CN201435214Y (zh) 一种dvd电源板的待机控制电路
CN106297868B (zh) 驱动子字线的半导体存储器元件
CN206505723U (zh) 一种基于stt‑mtj的mram单元控制电路
CN202678946U (zh) 电源掉电反冲保护电路
CN105005345A (zh) 一种低功耗高速电源钳位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant