CN103456351B - 用于静态随机存储器的驱动器和静态随机存储器 - Google Patents

用于静态随机存储器的驱动器和静态随机存储器 Download PDF

Info

Publication number
CN103456351B
CN103456351B CN201210180139.XA CN201210180139A CN103456351B CN 103456351 B CN103456351 B CN 103456351B CN 201210180139 A CN201210180139 A CN 201210180139A CN 103456351 B CN103456351 B CN 103456351B
Authority
CN
China
Prior art keywords
transistor
pull
driver
pmos transistor
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210180139.XA
Other languages
English (en)
Other versions
CN103456351A (zh
Inventor
潘劲东
史增博
宋丹
仇超文
魏芳伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210180139.XA priority Critical patent/CN103456351B/zh
Publication of CN103456351A publication Critical patent/CN103456351A/zh
Application granted granted Critical
Publication of CN103456351B publication Critical patent/CN103456351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种用于静态随机存储器的驱动器和静态随机存储器。该驱动器，包括：上拉PMOS晶体管和下拉NMOS晶体管，所述上拉PMOS晶体管的源极与供电电压连接，所述下拉NMOS晶体管的源极接地；输入端，所述输入端连接所述上拉PMOS晶体管的栅极和所述下拉NMOS晶体管的栅极；输出端，所述输出端连接所述下拉NMOS晶体管的漏极；其特征在于，还包括一控制晶体管，所述控制晶体管连接在所述上拉PMOS晶体管的漏极和所述下拉NMOS晶体管的漏极之间。根据本发明的驱动器通过减小上拉PMOS晶体管和下拉NMOS晶体管的同时导通时间而减小驱动器内的峰值电流，进而提高应用该种驱动器的静态随即存储器的稳定性和可靠性，此外还可以减小驱动器的功耗。

Description

用于静态随机存储器的驱动器和静态随机存储器
技术领域
本发明涉及半导体制造技术领域，特别涉及一种用于静态随机存储器的驱动器和具有该驱动器的静态随机存储器。
背景技术
静态随机存储器(SRAM)以其无需刷新、使用方便及速度较快等优点，被广泛用于计算机的高速缓冲存储器及其它存储系统中。随着便携式数字电子产品的开发和应用，对SRAM低电源电压和快速响应的要求已变得越来越强烈。但是，随着SRAM的容量的增加，导致了其功耗增加，并且低压与高速是相互矛盾的，尤其是当前器件已进入深亚微米阶段，随着电源电压的不断降低，为了不影响电路的性能，器件的阈值电压也随之降低。这就使得芯片的静态泄漏电流大大增加，静态功耗也相应增加。
为了提高存储器的速度，提出了很多优化的译码电路。为减小延时和增大驱动能力一般会在电路中加入驱动器。这些驱动器使存储器的读写速度更快。但随着存储器的增大，在开启SRAM译码电路或者说开启驱动器的同时将会有大量反相器同时工作，会瞬间产生很大的电流，使峰值电流增大。这种跳跃的噪声无疑影响了SRAM的稳定性，可靠性，还可能增加功耗，给电路带来隐患。
因此，需要一种用于静态随机存储器的驱动器和具有该驱动器的静态随机存储器，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种用于静态随机存储器的驱动器，包括：上拉PMOS晶体管和下拉NMOS晶体管，所述上拉PMOS晶体管的源极与供电电压连接，所述下拉NMOS晶体管的源极接地；输入端，所述输入端连接所述上拉PMOS晶体管的栅极和所述下拉NMOS晶体管的栅极；输出端，所述输出端连接所述下拉NMOS晶体管的漏极；其特征在于，还包括一控制晶体管，所述控制晶体管的源极与所述下拉NMOS晶体管的漏极连接，且所述控制晶体管的漏极与所述上拉PMOS晶体管的漏极连接。
优选地，所述控制晶体管为NMOS晶体管。
优选地，还包括一连接至所述控制晶体管栅极的反相器。
优选地，所述反相器的输入端连接至所述驱动器的输入端，所述反相器的输出端连接至所述控制晶体管的栅极。
优选地，所述反相器包括并联连接的第一上拉PMOS晶体管和第一下拉NMOS晶体管，所述第一上拉PMOS晶体管的源极连接至所述供电电压，所述第一下拉NMOS晶体管的源极接地，所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的栅极连接至所述驱动器的输入端，所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的漏极连接至所述反相器的输出端。
优选地，还包括一弥补上拉PMOS晶体管，所述弥补上拉PMOS晶体管的栅极与所述驱动器的所述输入端连接，所述弥补上拉PMOS晶体管的源极与所述供电电压连接，且所述弥补上拉PMOS晶体管的漏极与所述驱动器的所述输出端连接。
本发明还提供一种静态随机存储器，所述静态随机存储器包括如上所述的驱动器。
根据本发明的驱动器通过减小上拉PMOS晶体管和下拉NMOS晶体管的同时导通时间而减小驱动器内的峰值电流，进而提高应用该种驱动器的静态随即存储器的稳定性和可靠性，此外还可以减小驱动器的功耗。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为根据本发明一个实施方式的用于静态随机存储器的驱动器的示意图；以及
图2为根据本发明另一个实施方式的用于静态随机存储器的驱动器的示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
作者提出了一种基于反相器的新型驱动器结构。这种结构是在基本反向器的上拉PMOS晶体管和下拉NMOS晶体管中间加入控制晶体管，以使上拉PMOS晶体管和下拉NMOS晶体管基本不能同时导通。通过这种方式有效降低了峰值电流。
如图1所示，用于静态随机存储器的驱动器100(以下简称驱动器100)包括上拉PMOS晶体管101、下拉NMOS晶体管102、输入端、输出端和控制晶体管103。
上拉PMOS晶体管101的源极与供电电压Vgg连接，下拉NMOS晶体管102的源极接地。上拉PMOS晶体管101的栅极和下拉NMOS晶体管102的栅极连接至驱动器100的输入端110，且上拉PMOS晶体管101的漏极和下拉NMOS晶体管102的漏极连接至驱动器100的输出端120。
在数字电路中，当输入端的输入电压Vin为逻辑0时，上拉PMOS晶体管101导通而下拉NMOS晶体管102截止，输出端的输出电压Vout为VDD，输出逻辑1；当输入端的输入电压Vin为逻辑1(Vin＝VDD)时，下拉NMOS晶体管102导通而上拉PMOS晶体管101截止，输出端的输出电压Vout为VSS，输出逻辑0。此外，上拉PMOS晶体管101和下拉NMOS晶体管102可以同时导通，此时Vin＝Vit，瞬间会产生很大的峰值电流Ion。此时输入电压Vin随输出电压Vout变化剧烈，即为驱动器100的过渡区。
为了避免峰值电流Ion出现，可以采用尽量减小上拉PMOS晶体管101和下拉NMOS晶体管102同时导通的时间的方式，因此，本发明在上拉PMOS晶体管101和下拉NMOS晶体管102之间增加控制晶体管103，以作为“开关”使用。具体地，该控制晶体管103连接在上拉PMOS晶体管101的漏极和下拉NMOS晶体管102的漏极之间。此外，再利用反相器104来控制控制晶体管103，以尽量减小上拉PMOS晶体管101和下拉NMOS晶体管102同时导通的时间，进而减小峰值电流。反相器104的输入端与下拉NMOS晶体管102的源极连接，且反相器104的输出端与控制晶体管103的源极连接。
作为示例，控制晶体管103为NMOS晶体管，控制晶体管103的源极与下拉NMOS晶体管102的漏极连接，且控制晶体管103的漏极与上拉PMOS晶体管101的漏极连接。
作为示例，如图2所示，反相器104包括并联连接的上拉PMOS晶体管104a和下拉NMOS晶体管104b，上拉PMOS晶体管104a的源极连接至供电电压Vgg，下拉NMOS晶体管104b的源极接地，并且上拉PMOS晶体管104a和下拉NMOS晶体管104b的栅极连接至驱动器200的输入端Vin。其中，图2中与图1中相同的元件采用相同的附图标记，由于这些相同的元件在驱动器100和驱动器200中具有相同的功能和连接方式，因此不再赘述。
优选地，驱动器100(或200)还可以包括弥补上拉PMOS晶体管105。弥补上拉PMOS晶体管105的栅极与驱动器100(或200)的输入端Vin连接，弥补上拉PMOS晶体管105的源极与供电电压Vgg连接，且弥补上拉PMOS晶体管105的漏极与驱动器100(或200)的输出端Vout连接。通过在驱动器100(或200)的输出端设置弥补上拉PMOS晶体管105，可以当输入电压Vin为逻辑零时，可以加快充电速度，进而弥补阈值损失。
此外，本发明还提供一种静态随机存储器，该静态随机存储器包括如上所述的驱动器。将上述结构的驱动器应用到静态随机存储器中，可以有效地减小静态随机存储器的峰值电流。
根据本发明的驱动器通过减小上拉PMOS晶体管和下拉NMOS晶体管的同时导通时间而减小驱动器内的峰值电流，进而提高应用该种驱动器的静态随即存储器的稳定性和可靠性，此外还可以减小驱动器的功耗。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种用于静态随机存储器的驱动器，包括：
上拉PMOS晶体管和下拉NMOS晶体管，所述上拉PMOS晶体管的源极与供电电压连接，所述下拉NMOS晶体管的源极接地；
输入端，所述输入端连接所述上拉PMOS晶体管的栅极和所述下拉NMOS晶体管的栅极；
输出端，所述输出端连接所述下拉NMOS晶体管的漏极；其特征在于，还包括一控制晶体管，所述控制晶体管的源极与所述下拉NMOS晶体管的漏极连接，且所述控制晶体管的漏极与所述上拉PMOS晶体管的漏极连接。
2.根据权利要求1所述的驱动器，其特征在于，所述控制晶体管为NMOS晶体管。
3.根据权利要求2所述的驱动器，其特征在于，还包括一连接至所述控制晶体管栅极的反相器。
4.根据权利要求3所述的驱动器，其特征在于，所述反相器的输入端连接至所述驱动器的输入端，所述反相器的输出端连接至所述控制晶体管的栅极。
5.根据权利要求4所述的驱动器，其特征在于，所述反相器包括并联连接的第一上拉PMOS晶体管和第一下拉NMOS晶体管，所述第一上拉PMOS晶体管的源极连接至所述供电电压，所述第一下拉NMOS晶体管的源极接地，所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的栅极连接至所述驱动器的输入端，所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的漏极连接至所述反相器的输出端。
6.根据权利要求1所述的驱动器，其特征在于，还包括一弥补上拉PMOS晶体管，所述弥补上拉PMOS晶体管的栅极与所述驱动器的所述输入端连接，所述弥补上拉PMOS晶体管的源极与所述供电电压连接，且所述弥补上拉PMOS晶体管的漏极与所述驱动器的所述输出端连接。
7.一种静态随机存储器，其特征在于，所述静态随机存储器包括如权利要求1-6中任一项所述的驱动器。
CN201210180139.XA 2012-06-04 2012-06-04 用于静态随机存储器的驱动器和静态随机存储器 Active CN103456351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210180139.XA CN103456351B (zh) 2012-06-04 2012-06-04 用于静态随机存储器的驱动器和静态随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210180139.XA CN103456351B (zh) 2012-06-04 2012-06-04 用于静态随机存储器的驱动器和静态随机存储器

Publications (2)

Publication Number Publication Date
CN103456351A CN103456351A (zh) 2013-12-18
CN103456351B true CN103456351B (zh) 2016-04-06

Family

ID=49738631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210180139.XA Active CN103456351B (zh) 2012-06-04 2012-06-04 用于静态随机存储器的驱动器和静态随机存储器

Country Status (1)

Country Link
CN (1) CN103456351B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105306043B (zh) * 2014-06-04 2018-11-06 晶豪科技股份有限公司 输入缓冲器
US9979398B2 (en) * 2015-05-06 2018-05-22 Capital Microelectronics Co., Ltd. Buffer circuit and electronic device using same
CN109150148A (zh) * 2017-06-28 2019-01-04 华大半导体有限公司 低漏电流模拟开关电路
CN115328252B (zh) * 2022-08-29 2023-11-03 复旦大学 运放电路及ldo电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245482A (ja) * 1996-03-08 1997-09-19 Hitachi Ltd 論理回路及び半導体記憶装置
US5852579A (en) * 1997-06-19 1998-12-22 Cypress Semiconductor Corporation Method and circuit for preventing and/or inhibiting contention in a system employing a random access memory
CN101345082A (zh) * 2007-07-12 2009-01-14 松下电器产业株式会社 半导体记忆装置
CN101552035A (zh) * 2008-04-02 2009-10-07 世界先进积体电路股份有限公司 存储器系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687437B2 (en) * 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245482A (ja) * 1996-03-08 1997-09-19 Hitachi Ltd 論理回路及び半導体記憶装置
US5852579A (en) * 1997-06-19 1998-12-22 Cypress Semiconductor Corporation Method and circuit for preventing and/or inhibiting contention in a system employing a random access memory
CN101345082A (zh) * 2007-07-12 2009-01-14 松下电器产业株式会社 半导体记忆装置
CN101552035A (zh) * 2008-04-02 2009-10-07 世界先进积体电路股份有限公司 存储器系统

Also Published As

Publication number Publication date
CN103456351A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN101795132B (zh) 一种集成电路的i/o口的电位上拉电路和下拉电路
CN107947784A (zh) 一种高性能输出驱动电路
US7489178B2 (en) Level shifter for use between voltage domains
US20180069534A1 (en) Electronic circuit
CN103456351B (zh) 用于静态随机存储器的驱动器和静态随机存储器
CN101777907A (zh) 一种低功耗rs锁存器单元及低功耗主从型d触发器
CN101682326B (zh) 具有三伏辅助的能耐受五伏的集成电路信号垫
US7365569B1 (en) High-speed level shifter
KR101341734B1 (ko) 전압 부스팅 기법을 이용한 cmos 차동 로직 회로
Kursun et al. Leakage-aware design of nanometer SoC
CN105720956A (zh) 一种基于FinFET器件的双时钟控制触发器
CN102522950A (zh) 具有输出信号转换率控制的电子芯片
CN104731161A (zh) 低功率设备的堆叠时钟分布
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
CN102386908B (zh) 一种绝热多米诺电路及绝热多米诺三值与门电路
US10854246B1 (en) Memory with high-speed and area-efficient read path
Karthikeyan et al. Body-biased subthreshold bootstrapped CMOS driver
US8493124B2 (en) Low minimum power supply voltage level shifter
CN115691602A (zh) 一种电压生成电路及存储器
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
CN101227181B (zh) 电位切换器
US7795917B2 (en) High-speed buffer circuit, system and method
CN104270145A (zh) 一种多pdn型电流模rm逻辑电路
CN210120546U (zh) 一种cmos组合逻辑电路
CN103795396A (zh) 用于消除短路电流的电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant