CN115328252B - 运放电路及ldo电路 - Google Patents

运放电路及ldo电路 Download PDF

Info

Publication number
CN115328252B
CN115328252B CN202211039172.0A CN202211039172A CN115328252B CN 115328252 B CN115328252 B CN 115328252B CN 202211039172 A CN202211039172 A CN 202211039172A CN 115328252 B CN115328252 B CN 115328252B
Authority
CN
China
Prior art keywords
operational amplifier
circuit
tube
nmos tube
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211039172.0A
Other languages
English (en)
Other versions
CN115328252A (zh
Inventor
刘彦超
倪熔华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202211039172.0A priority Critical patent/CN115328252B/zh
Publication of CN115328252A publication Critical patent/CN115328252A/zh
Application granted granted Critical
Publication of CN115328252B publication Critical patent/CN115328252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种运放电路及LDO电路，该运放电路包括：动态偏压运放，其包括：上拉PMOS电路、下拉NMOS电路；上拉PMOS电路包括：第一PMOS管、第二PMOS管；下拉NMOS电路包括：第一NMOS管、第二NMOS管；第一NMOS管的栅极为输入端；第一NMOS管的栅极与第二NMOS管的栅极相连；第一NMOS管的漏极与所述第一PMOS管的漏极相连；第一PMOS管的漏极、栅极相连；第一PMOS管的栅极与第二PMOS管的栅极相连；第二NMOS管的漏极与第二PMOS管的漏极相连；第二NMOS管的漏极与第二PMOS管的漏极之间的节点为输出端。本发明，通过动态偏压运放，改善了运放电路的PSRR。

Description

运放电路及LDO电路
技术领域
本发明涉及放大电路技术领域，尤其涉及一种运放电路及LDO电路。
背景技术
在设计中发现，运放的PSRR对电路总体的PSRR有较大影响。下面基于包括运放的LDO电路，对运放的PSRR对电路总体的PSRR的影响进行详细描述。
如图1所示为包括运放的LDO电路原理图，若不计入运放引入的电源波动，该电路电源波动与输出端噪声的关系为：
其中，ro为驱动管的输出阻抗，gm表示跨导，Vdd表示电源电压，K为输出电压的分压比，即R1/(R1+R2)＝0.6，A为运放的放大倍数。
因此，不考虑运放的影响时，电源抑制比PSRR在低频下有如下表达式：
在低频时，运放的放大倍数不变，上式的最后一项远大于前两项，故而，低频时电路的PSRR近似为：
令作为源跟随器的NMOS传输函数约等于1，放大器输出端的噪声在系统内的闭环传输函数为：
若假设放大器的PSRR为1/B，则电源噪声通过放大器导向输出端的传递函数为：
总电源噪声为放大器与驱动管引入的噪声之和，其传输函数为：
故而，总PSRR为：
不难看出，运放恶化了系统的PSRR。在某些结构中，运放的开环输出波动与电源波动相似，即1/B＝1，此时由于rogm＞＞B，系统的PSRR退化为：
PSRR＝KA+1
此时，MOS对输出端的贡献可以忽略不计。在实际仿真中，发现一般情况下运放的噪声贡献都大于MOS管，因此如何提高运放的PSRR对提升系统的性能非常重要。
发明内容
本发明提供一种运放电路及LDO电路，以解决现有技术中运放的PSRR差的问题。
为解决上述技术问题，本发明是通过如下技术方案实现的：
根据本发明的第一方面，提供一种运放电路，其包括：动态偏压运放；
所述动态偏压运放包括：上拉PMOS电路、下拉NMOS电路；
所述上拉PMOS电路包括：第一PMOS管、第二PMOS管；
所述下拉NMOS电路包括：第一NMOS管、第二NMOS管；
所述第一NMOS管的栅极为所述动态偏压运放的输入端；
所述第一NMOS管的栅极与所述第二NMOS管的栅极相连；
所述第一NMOS管的源极接地，所述第二NMOS管的源极接地；
所述第一NMOS管的漏极与所述第一PMOS管的漏极相连；
所述第一PMOS管的漏极、栅极相连；所述第一PMOS管的栅极与所述第二PMOS管的栅极相连；
所述第二NMOS管的漏极与所述第二PMOS管的漏极相连；所述第二NMOS管的漏极与所述第二PMOS管的漏极之间的节点为所述动态偏压运放的输出端；
所述第一PMOS管的源极接VDD，所述第二PMOS管的源极接VDD。
较佳地，还包括：下拉电流源；其中，
所述下拉电流源连接于所述第一NMOS管的源极、所述第二NMOS管的源极与地之间；具体为：所述第一NMOS管的源极与所述第二NMOS管的源极相连；所述第一NMOS管的源极与所述第二NMOS管的源极之间的节点还连接所述下拉电流源的漏极，所述下拉电流源的源极接地；
所述下拉电源的栅极连接前馈偏置电压，所述前馈偏置电压跟随电源电压的波动而波动。
较佳地，所述前馈偏置电压为与电源电压波动相同或相近的电压。
较佳地，还包括：前馈偏置电压发生电路，所述前馈偏置电压发生电路用于产生所述前馈偏置电压；
所述前馈偏压发生电路包括：第三PMOS管、第三NMOS管、电压源；其中，
所述第三PMOS管的栅极连接电压源；
所述第三PMOS管的漏极连接所述第三NMOS管的漏极；
所述第三NMOS管的栅极与漏极相连；所述第三NMOS管的栅极为所述前馈偏压发生电路的输出端，用于连接所述下拉电流源的栅极。
所述第三NMOS管的源极接地。
较佳地，所述电压源为带隙基准源。
较佳地，还包括：前端运放，所述前端运放、所述动态偏压运放依次级联。
较佳地，所述前端运放的输出为差分输出。
较佳地，所述前端运放包括：一级运放或相互级联的多级运放。
根据本发明的第二方面，提供一种LDO电路，其包括：上述任一项所述的运放电路。
本发明提供的运放电路及LDO电路，通过动态偏压PMOS上拉的NMOS放大电路，第一PMOS为自偏置的MOS管，其栅极电压在一定程度上跟随了电源电压的变化，使Vgs相对恒定，故而输出电流相对稳定，降低了电源波动的影响，即改善了运放的PSRR，进而可以提升系统的性能。
本发明的一可选方案中，通过在下拉NMOS电路的下方添加下拉电流源，且为该电流源提供前馈偏置电压，前馈偏置电压跟随电源电压的波动而波动，可以抑制电源波动所产生的影响。
本发明的一可选方案中，通过给下拉电流源提供与电源电压波动相同的栅极电压，即将下拉NMOS电路作为电源输入的共源共栅极，同时可以作为差分输入级，形成单端输出的差分放大器，这一结构同时满足了差分输入和电源波动动态调节两大特点，可以更好地抑制电源波动，进一步改善了运放的PSRR。
本发明的一可选方案中，下拉电流源的栅极电压由前馈偏压发生电路产生，其包括：第三PMOS管、第三NMOS管、电压源；该前馈偏压发生电路的dc电平与系统要求的偏置电平一致，并且其交流分量与电源的噪声分量一致，即其交流分量跟随电源噪声波动，这一电压被加在下拉电流源的栅极，可以有效抑制电源波动的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为LDO的电路原理图；
图2为本发明的一实施例的运放电路的示意图；
图3为本发明的一实施例的运放电路的小信号模型的示意图；
图4为本发明的一较佳实施例的运放电路的示意图；
图5为本发明的一实施例的前馈偏压发生电路的示意图；
图6为本发明的另一较佳实施例的运放电路的示意图；
图7为本发明的另一较佳实施例的运放电路的示意图；
图8为图4所示运放电路的运放增益的仿真结果图；
图9为图4所示运放电路不加入前馈偏置电压和加入前馈偏置电压的运放PSRR对比图；
图10为图4所示运放电路不加入前馈偏置电压和加入前馈偏置电压的运放输出电压随时间变化的对比图；
图11a为图9的频谱图；
图11b为10的频谱图；
图12a为图4所示运放电路加入前馈偏置电压的仿真频谱图；
图12b为图4所示运放电路未加入前馈偏置电压的仿真频谱图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
一实施例中，提供一种运放电路，其包括：动态偏压运放。动态偏压运放包括：上拉PMOS电路、下拉NMOS电路，请参考图2。其中，上拉PMOS电路包括：第一PMOS管M1、第二PMOS管M2；下拉NMOS电路包括：第一NMOS管M3、第二NMOS管M4。
第一NMOS管M3的栅极为动态偏压运放的输入端Vin；第一NMOS管M3的栅极与第二NMOS管M4的栅极相连；第一NMOS管M3的源极接地，第二NMOS管M4的源极接地。第一NMOS管M3的漏极与第一PMOS管M1的漏极相连。
第一PMOS管M1的漏极、栅极相连；第一PMOS管M1的栅极与第二PMOS管M2的栅极相连；第二NMOS管M4的漏极与第二PMOS管M2的漏极相连；第二NMOS管M4的漏极与第二PMOS管M2的漏极之间的节点为动态偏压运放的输出端Vout。第一PMOS管M1的源极接VDD，第二PMOS管M2的源极接VDD。
忽略下拉NMOS的沟长调制效应，以上运放电路对于电源噪声的小信号模型请参考图3。
可以列出以下传输方程：
其中，Vps为电源引入的噪声信号，略去失配造成的影响，则gm3＝gm4，gm1＝gm2。得：
可以认为Vin为定值，故而在小信号模型中，Vin＝0。上式简化为：
即：
Vout＝VPS
可以看到，在Vin恒定时，放大器的输出始终跟随电源噪声波动，即此时放大器的PSRR为1。
上述实施例的运放电路的抗噪能力得到了很大的改善，其原因是：输出级的PMOS管的栅极电压在一定程度上跟随了电源电压的变化，使Vgs相对恒定，故而输出电流相对稳定，这降低了电源波动的影响，改善了运放电路的PSRR。并且当运放电路还包括：前端运放，前端运放与动态偏压运放相互级联时，这一结构还有另一个优点，即其可以抑制前端运放的输出端的共模电平波动，因此具有抑制前端运放引入的电源噪声的能力。
一实施例中，动态偏压运放的输出为单端输出，请参考图2。
上述实施例中，上拉PMOS的栅压已经得到了补偿，为了进一步改善电路的PSRR，可以寻找优化下拉NMOS管的方法，使电路有更好的性能。
降低下拉NMOS的阻抗可以改善电路的PSRR，但这是以降低输出电阻为代价的，这将导致运放的增益降低，这是得不偿失的。因此，调节Vin成为改善PSRR为数不多的选择。由
可以推导出在Vin可变时，Vout与Vps的关系，理想情况下，Vout应该是绝对稳定的，故而将上式中Vout项置零，得：
由此可以推导出使得Vout不变的Vin与Vps间的关系：
若gm1＝gm3，则Vin＝VPS。即需要前馈偏置电压跟随输入电压(即电源电压)的变化。
一实施例中，可以采用在下拉NMOS电路的下方添加下拉电流源M5的方式，请参考图4。其中，下拉电流源M5连接于第一NMOS管M3的源极、第二NMOS管M4的源极与地之间；具体为：第一NMOS管M3的源极与第二NMOS管M4的源极相连；第一NMOS管M3的源极与第二NMOS管M4的源极之间的节点还连接下拉电流源M5的漏极，下拉电流源M5的源极接地。下拉电源的栅极连接前馈偏置电压，前馈偏置电压跟随电源电压的波动而波动，可以消除电源电压波动产生的影响。即将下拉NMOS电路作为电源输入的共源共栅级，同时作为差分输入级，形成单端输出的差分放大器。这一结构同时满足了差分输入和电源波动动态调节两大特点，理论上可以很好地抑制电源波动。
一实施例中，前馈偏置电压为与电源电压波动相同或相近的电压。如：前馈偏置电压可以包括：Vps+Vdc，请参考图4；其中，Vps为前馈的电源噪声，Vdc为稳定直流电压。
对于电源噪声，其中间输入级可以被看做大小为1/gm的阻抗，其小信号模型的分析结果与上文类似。当下拉电流源的偏压摆动完全跟随电源电压时，该电路的PSRR为：
令中的Vin＝Vps，gm1＝gm3，得：
这一表达式表明，理论上该方法可以使得动态偏压运放的PSRR达到与NMOS管相同的水平。在这种情况下，运放与NMOS对输出的电源波动贡献相等，环路的PSRR为使用传统运放时的0.5gmro倍，该值远大于1：
PSRR＝0.5gmro(KA+1)
可见，改良后的运放极大程度地提升了系统的PSRR，较佳地，提升幅度在10倍以上。
一实施例中，运放电路还包括：前馈偏置电压发生电路，前馈偏置电压发生电路用于产生前馈偏置电压。前馈偏压发生电路包括：第三PMOS管M6、第三NMOS管M7、电压源，请参考图5。其中，第三PMOS管M6的栅极连接电压源；第三PMOS管M6的漏极连接第三NMOS管M7的漏极；第三NMOS管M7的栅极与漏极相连；第三NMOS管M7的栅极为前馈偏压发生电路的输出端Dynamic bias，用于连接下拉电流源的栅极，请参考图6。第三NMOS管M7的源极接地。
一实施例中，电压源为带隙基准源Bandgap，其目的是产生一个不随电源扰动而剧烈变化(PSRR>20dB)的标准电平以供前馈电压。
不同实施例中，电压源也可以为低功耗的LDO或其他稳定的电压源。
一实施例中，运放电路还包括：前端运放OPA1，前端运放OPA1、动态偏压运放OPA2依次级联，请参考图7。即前端运放为输入级运放，动态偏压运放为输出级运放，前端运放OPA1的输出直接馈入动态偏压运放OPA2的输入端进行进一步放大。
一实施例中，前端运放的输出可以为差分输出，也可以为单端输出。
一实施例中，前端运放可以包括一级运放，请参考图7。前端运放也可以包括：相互级联的多级运放。
为了验证上述理论推导，下面将图4所示电路在仿真器中搭建并进行了瞬态和传输函数的仿真。
图8给出了运放增益的仿真结果，由图可知运放的低频增益约为21dB，是深亚微米工艺下单极运放的正常增益值。
图9给出了PSRR的仿真结果，其中实线为不加入前馈偏置电压时的运放输出的PARR，其为0dB左右，符合上文理论推导中跟随电源波动的结论；虚线为加入动态前馈偏置电压后，运放输出的PSRR，其迅速提升至25dB左右，这意味着电源噪声对运放输出的影响下降至原来的1/100以下。
为了更直观地看出动态前馈偏置的影响，还对电路进行了瞬态仿真，其中采用一个10MHz的正弦波被加在电源电压的直流分量上充当噪声。首先仿真了当运放的输入电平为dc值时，其输出电平随电源噪声的变化，结果如图10。其中，实线为不加入前馈偏置电压时的运放输出电压随时间变化的曲线，虚线为加入动态前馈偏置电压后的运放输出电压随时间变化的曲线，可以看出动态前馈偏置偏压极大程度地改善了运放输出电平随电源变压的波动情况，其稳定程度要好得多。
对图9和图10的曲线进行FFT，可以画出其频谱，分别如图11a、11b所示。可以看出，未经前馈偏置电压动态补偿的信号中，电源噪声的频谱分量比经过前馈偏置电压动态补偿后的信号高24dB，这与传输函数与瞬态仿真的结果相一致。
下面对由电路结构引起的调制效果进行仿真：
图4所示的电路结构可能会产生一个负面影响，即由于晶体管M3和M4的源极电压随着电源电压的波动而时刻变化，因此晶体管的工作点也是随电源噪声变化的，同时这两个晶体管还接受输入信号的调制，这可能会导致一定程度的混频效应，这一效应将恶化运放的性能。为了测试这一效应的影响，在运放输入端馈入了一个频率为100MHz，Vpp＝20mV的差分正弦信号。加入前馈偏置电压和未加入前馈偏置电压的电路输出的信号经过FFT后转化为频谱，其结果如图12a、12b所示。由图12a、12b可知，加入动态前馈偏置补偿后，运放的调制效应相比于不加补偿之前几乎没有差异。如此微小的差异在绝大多数情况下都是可以忽略不计的，因此运放的调制效应不会应为这一结构的改变而明显恶化。
一实施例中，还提供一种LDO电路，其包括：上述任一实施例所述的运放电路。
本发明的运放电路不仅可以应用LDO电路，还可以应用于高精度模数转换器等对于带能源噪声较为敏感的电路中，以极大程度地降低电源噪声的干扰。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种运放电路，其特征在于，包括：动态偏压运放；
所述动态偏压运放包括：上拉PMOS电路、下拉NMOS电路；
所述上拉PMOS电路包括：第一PMOS管、第二PMOS管；
所述下拉NMOS电路包括：第一NMOS管、第二NMOS管；
所述第一NMOS管的栅极为所述动态偏压运放的输入端；
所述第一NMOS管的栅极与所述第二NMOS管的栅极相连；
所述第一NMOS管的源极接地，所述第二NMOS管的源极接地；
所述第一NMOS管的漏极与所述第一PMOS管的漏极相连；
所述第一PMOS管的漏极、栅极相连；所述第一PMOS管的栅极与所述第二PMOS管的栅极相连；
所述第二NMOS管的漏极与所述第二PMOS管的漏极相连；所述第二NMOS管的漏极与所述第二PMOS管的漏极之间的节点为所述动态偏压运放的输出端；
所述第一PMOS管的源极接VDD，所述第二PMOS管的源极接VDD。
2.根据权利要求1所述的运放电路，其特征在于，还包括：下拉电流源；其中，
所述下拉电流源连接于所述第一NMOS管的源极、所述第二NMOS管的源极与地之间；具体为：所述第一NMOS管的源极与所述第二NMOS管的源极相连；所述第一NMOS管的源极与所述第二NMOS管的源极之间的节点还连接所述下拉电流源的漏极，所述下拉电流源的源极接地；
所述下拉电流源的栅极连接前馈偏置电压，所述前馈偏置电压跟随电源电压的波动而波动。
3.根据权利要求2所述的运放电路，其特征在于，所述前馈偏置电压为与所述电源电压波动相同或相近的电压。
4.根据权利要求2所述的运放电路，其特征在于，还包括：前馈偏置电压发生电路，所述前馈偏置电压发生电路用于产生所述前馈偏置电压；
所述前馈偏置电压发生电路包括：第三PMOS管、第三NMOS管、电压源；其中，
所述第三PMOS管的栅极连接所述电压源；
所述第三PMOS管的漏极连接所述第三NMOS管的漏极；
所述第三NMOS管的栅极与漏极相连；所述第三NMOS管的栅极为所述前馈偏置电压发生电路的输出端，用于连接所述下拉电流源的栅极；
所述第三NMOS管的源极接地。
5.根据权利要求4所述的运放电路，其特征在于，所述电压源为带隙基准源。
6.根据权利要求1至5任一项所述的运放电路，其特征在于，还包括：前端运放，所述前端运放、所述动态偏压运放依次级联。
7.根据权利要求6所述的运放电路，其特征在于，所述前端运放的输出为差分输出。
8.根据权利要求6所述的运放电路，其特征在于，所述前端运放包括：一级运放或相互级联的多级运放。
9.一种LDO电路，其特征在于，包括：如权利要求1至8任一项所述的运放电路。
CN202211039172.0A 2022-08-29 2022-08-29 运放电路及ldo电路 Active CN115328252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211039172.0A CN115328252B (zh) 2022-08-29 2022-08-29 运放电路及ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211039172.0A CN115328252B (zh) 2022-08-29 2022-08-29 运放电路及ldo电路

Publications (2)

Publication Number Publication Date
CN115328252A CN115328252A (zh) 2022-11-11
CN115328252B true CN115328252B (zh) 2023-11-03

Family

ID=83928379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211039172.0A Active CN115328252B (zh) 2022-08-29 2022-08-29 运放电路及ldo电路

Country Status (1)

Country Link
CN (1) CN115328252B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252665A (ja) * 1993-02-22 1994-09-09 Sansei Denshi Japan Kk バイアス回路及びこのバイアス回路を使用する差動増幅回路
JPH0936673A (ja) * 1994-12-16 1997-02-07 Sgs Thomson Microelectron Inc 補償済のバイアス電圧を与える回路
KR19990024754A (ko) * 1997-09-06 1999-04-06 구본준 반도체 메모리의 입력버퍼 회로
JP2006500702A (ja) * 2002-03-27 2006-01-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 低電力高性能記憶回路及び関連方法
CN101309070A (zh) * 2007-05-14 2008-11-19 联詠科技股份有限公司 运算放大器及其动态电流供应电路
CN101572547A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种单粒子瞬变(set)加固的锁相环
CN201667037U (zh) * 2010-03-30 2010-12-08 比亚迪股份有限公司 一种电流源电路
CN102478872A (zh) * 2010-11-29 2012-05-30 瑞昱半导体股份有限公司 电子装置与方法
CN103456351A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 用于静态随机存储器的驱动器和静态随机存储器
CN104104331A (zh) * 2013-04-15 2014-10-15 深圳先进技术研究院 跨导增强电路单元及晶体振荡器电路
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN217037162U (zh) * 2021-06-21 2022-07-22 辉芒微电子(深圳)股份有限公司 兼容开漏和推挽模式的接口电路及ic芯片

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252665A (ja) * 1993-02-22 1994-09-09 Sansei Denshi Japan Kk バイアス回路及びこのバイアス回路を使用する差動増幅回路
JPH0936673A (ja) * 1994-12-16 1997-02-07 Sgs Thomson Microelectron Inc 補償済のバイアス電圧を与える回路
KR19990024754A (ko) * 1997-09-06 1999-04-06 구본준 반도체 메모리의 입력버퍼 회로
KR20100033430A (ko) * 2002-03-27 2010-03-29 더 리전트 오브 더 유니버시티 오브 캘리포니아 집적 회로, 집적 회로 구동 회로, 및 관련방법
JP2006500702A (ja) * 2002-03-27 2006-01-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 低電力高性能記憶回路及び関連方法
CN101309070A (zh) * 2007-05-14 2008-11-19 联詠科技股份有限公司 运算放大器及其动态电流供应电路
CN101572547A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种单粒子瞬变(set)加固的锁相环
CN201667037U (zh) * 2010-03-30 2010-12-08 比亚迪股份有限公司 一种电流源电路
CN102478872A (zh) * 2010-11-29 2012-05-30 瑞昱半导体股份有限公司 电子装置与方法
CN103456351A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 用于静态随机存储器的驱动器和静态随机存储器
CN104104331A (zh) * 2013-04-15 2014-10-15 深圳先进技术研究院 跨导增强电路单元及晶体振荡器电路
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN217037162U (zh) * 2021-06-21 2022-07-22 辉芒微电子(深圳)股份有限公司 兼容开漏和推挽模式的接口电路及ic芯片

Also Published As

Publication number Publication date
CN115328252A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US10019023B2 (en) Low-dropout linear regulator with super transconductance structure
CN100480944C (zh) 一种压控电流源及带有压控电流源的低压差稳压电源
Figueiredo et al. A two-stage fully differential inverter-based self-biased CMOS amplifier with high efficiency
CN111464139B (zh) 一种适用于宽摆幅全差分运算放大器的共模反馈电路
CN101677230B (zh) 三级频率补偿运算放大器
US20060220741A1 (en) CMOS class AB folded cascode operational amplifier for high-speed applications
CN102611400B (zh) 高增益单级跨导运算放大器
US20070241818A1 (en) Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier
CN111162739A (zh) 一种宽线性输入范围的跨导运算放大器
US20230361735A1 (en) Common adjustment circuit
CN111176358A (zh) 一种低功耗低压差线性稳压器
CN112511113B (zh) 带有零点补偿的跨导放大器
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
CN115639874A (zh) 一种ldo电路以及电子电路
CN110377089B (zh) 一种精简的多级差分运放输出共模电压稳定电路
CN115328252B (zh) 运放电路及ldo电路
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
CN114900139B (zh) 一种全差分运算放大器的共模反馈电路
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
CN111835304B (zh) 一种用于传感器模拟前端的跨导运算放大器
KR100618354B1 (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
CN111865243A (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
Li et al. A high gain, 808 MHz GBW four-stage OTA in 65 nm CMOS
CN118249753B (zh) 高带宽放大器及电子电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant