CN205656853U - 一种列选择线驱动器电源控制电路 - Google Patents
一种列选择线驱动器电源控制电路 Download PDFInfo
- Publication number
- CN205656853U CN205656853U CN201620269253.3U CN201620269253U CN205656853U CN 205656853 U CN205656853 U CN 205656853U CN 201620269253 U CN201620269253 U CN 201620269253U CN 205656853 U CN205656853 U CN 205656853U
- Authority
- CN
- China
- Prior art keywords
- column selection
- selection line
- output
- control circuit
- voltage vcsl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本实用新型提供一种列选择线驱动器电源控制电路，在动态随机存储器写操作，读操作，预充电操作时使用不同的列选择线驱动器电压，来优化阵列灵敏放大器的读、写可靠性，抗写干扰的能力及列选择线驱动器的漏电电流。通过以行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE为控制信号，通过控制电路对三个信号的逻辑控制，输出对应不同信号状态的不同输出，从而对输出驱动器中的功率器件进行对应的通断控制，从而能够将对应的不同电压进行合理输出。从而满足了不同需求状态下对电源电压的不同需求，结构简单，控制方便，实现容易，可靠稳定，降低能耗，提高了使用寿命。
Description
技术领域
本实用新型涉及动态随机存储器设计领域，具体为一种列选择线驱动器电源控制电路。
背景技术
动态随机存储器作为个人电脑和移动设备必不可少的组成单元，其可靠性和静态功耗影响着个人电脑和移动设备整个系统的可靠性和待机时间。列选择线驱动器作为动态随机存储器中的重要单元，其数量巨多，用于产生控制阵列灵敏放大器的读写操作的列选择线。
阵列灵敏放大器在写操作时的写可靠性，写操作时抗写干扰的能力，读操作时的读可靠性都与列选择线电压有着密切的联系。阵列灵敏放大器的写可靠性与列选择线的关系为：列选择线电压越高，阵列灵敏放大器的写可靠性越高。阵列灵敏放大器的抗写干扰能力与列选择线的关系为：列选择线电压越低，阵列灵敏放大器的抗写干扰能力越强。阵列灵敏放大器的读可靠性与列选择线的关系为：列选择线电压越低，阵列灵敏放大器的读可靠性越高。此外，列选择线驱动器的漏电电流与列选择线驱动器电源电压的关系为：列选择线驱动器电源电压越低，列选择线驱动器的漏电电流越小。
现有技术中的列选择线驱动器，在写操作，读操作，预充电操作时，使用同一个电源电压。因此无法单独优化阵列灵敏放大器在写操作时的写可靠性，写操作时抗写干扰的能力，读操作时的读可靠性以及列选择线驱动器的漏电电流。
实用新型内容
针对现有技术中存在的问题，本实用新型提供一种列选择线驱动器电源控制电路，在动态随机存储器写操作，读操作，预充电操作时使用不同的列选择线驱动器电压，来优化阵列灵敏放大器的读、写可靠性，抗写干扰的能 力及列选择线驱动器的漏电电流。
本实用新型是通过以下技术方案来实现：
一种列选择线驱动器电源控制电路，包括为列选择线驱动器提供电源电压的输出驱动器和控制输出驱动器输出电压的控制电路；列选择线驱动器的输出端连接阵列灵敏放大器；所述的输出驱动器分别输出列选择线电压VCSL_WR，读列选择线电压VCSL_RD和预充电列选择线电压VCSL_PRE；所述的控制电路的输入端连接对阵列灵敏放大器的控制信号；在没有写屏蔽的写操作时，输出驱动器输出的电源电压VCSL为写列选择线电压VCSL_WR；在有写屏蔽的写操作时，输出驱动器输出的电源电压VCSL为读列选择线电压VCSL_RD；在读操作时，输出驱动器输出的电源电压VCSL为读列选择线电压VCSL_RD；在预冲电操作时，输出驱动器输出的电源电压VCSL为预充电列选择线电压VCSL_PRE。
优选的，控制电路由多个逻辑元件组成，其输入端连接的控制信号分别为阵列灵敏放大器的行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE。
进一步，控制电路由第一、二、三反相器，以及第一、二、三两输入与非门组成；第一反相器的输入接写数据屏蔽信号DM，输出接第三两输入与非门的一个输入端；第三两输入与非门的另一个输入端接写使能信号WE，输出端分别连接第二反相器的输入端和第二两输入与非门的一个输入端；第二两输入与非门的另一个输入端连接行地址有效信号RAVLD，输出端输出第二输出PSET；第二输出PSET用于控制输出驱动器输出的电源电压VCSL为读列选择线电压VCSL_RD；第二反相器的输出端连接第一两输入与非门的一个输入端；第一两输入与非门的另一个输入端连接行地址有效信号RAVLD，输出端输出第一输出PSET；第一输出PSET用于控制输出驱动器输出的电源电压VCSL为写列选择线电压VCSL_WR；第三反相器的输入 端连接行地址有效信号RAVLD，输出端输出第三输出NSET；第三输出NSET用于控制输出驱动器输出的电源电压VCSL为预充电列选择线电压VCSL_PRE。
优选的，输出驱动器由多个场效应管组成。
进一步，输出驱动器由漏端均接电源电压VCSL的第一、二P型场效应管和一个N型场效应管组成；第一P型场效应管的源端接写列选择线电压VCSL_WR，栅端接控制电路对应在没有写屏蔽的写操作时的输出；第二P型场效应管的源端接读列选择线电压VCSL_RD，栅端接控制电路对应在有写屏蔽的写操作和读操作时的输出；N型场效应管的源端接预充电列选择线电压VCSL_PRE，栅端接控制电路对应在预冲电操作时的输出。
优选的，输出驱动器输出的列选择线电压VCSL_WR采用过驱动电压VOD，读列选择线电压VCSL_RD采用内部电源电压VINT，预充电列选择线电压VCSL_PRE采用接地电压GND。
与现有技术相比，本实用新型具有以下有益的技术效果：
本实用新型通过以行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE为控制信号，通过控制电路对三个信号的逻辑控制，输出对应不同信号状态的不同输出，从而对输出驱动器中的功率器件进行对应的通断控制，从而能够将对应的不同电压进行合理输出。在没有写屏蔽的写操作时，列选择线CSL为较高的过驱动电压VOD，可以提高阵列灵敏放大器的写可靠性；在有写屏蔽的写操作时，列选择线CSL为较低的内部电源电压VINT，可以提高阵列灵敏放大器抵抗写干扰的能力；在读操作时，列选择线CSL为较低的内部电源电压VINT，可以提高阵列灵敏放大器的读靠性；在预充电操作时，列选择线CSL为地GND，可以减小列选择线驱动器的漏电电流。从而满足了不同需求状态下对电源电压的不同需求，结构简单，控制方便，实现容易，可靠稳定，降低能耗，提高了使用寿命。
进一步的，将动态随机存储器的过驱动电压VOD作为列选择线电压VCSL_WR，将动态随机存储器的内部电源电压VINT作为读列选择线电压VCSL_RD；将动态随机存储器的接地电压GND作为预充电列选择线电压VCSL_PRE；使其电压控制更加方便和快捷，结构简单，设计合理。
附图说明
图1为现有技术中列选择线驱动器连接阵列灵敏放大器的结构示意图。
图2为本实用新型实例中所述的一种列选择线驱动器电源控制电路的连接结构示意图。
具体实施方式
下面结合具体的实施例对本实用新型做进一步的详细说明，所述是对本实用新型的解释而不是限定。
本实用新型提供一种列选择线驱动器电源控制电路，其包括依次连接的控制电路和输出驱动器。输出驱动器为列选择线驱动器提供电源电压，输出驱动器由两个P型场效应管和一个N型场效应管组成；控制电路控制输出驱动器中N型场效应管和P型场效应管的导通与关断。
其中，两个P型场效应管的源端分别接作为写列选择线电压VCSL_WR的过驱动电压VOD和作为读列选择线电压VCSL_RD的内部电源电压VINT。N型场效应管的源端接作为地GND的预充电列选择线电压VCSL_PRE。两个P型场效应管和一个N型场效应管的栅端都接控制电路，漏端都接列选择线驱动器电源电压VCSL。
其中，控制电路由基本逻辑门组成；其功能在于，根据行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE的值不同，控制输出驱动器中的两个P型场效应管和N型场效应管导通和关断，为列选择线驱动器提供不同的电源电压。
在没有写屏蔽的写操作时，即当行地址有效信号RAVLD为高，且写使 能信号WE为高，且写数据屏蔽信号DM为低时，列选择线驱动器电源电压VCSL为过驱动电压VOD。
在有写屏蔽的写操作时，即当行地址有效信号RAVLD为高，且写使能信号WE为高，且写数据屏蔽信号DM为高时，列选择线驱动器电源电压VCSL为内部电源电压VINT。
在读操作时，即当行地址有效信号RAVLD为高，且写使能信号WE为低时，列选择线驱动器电源电压VCSL为内部电源电压VINT。
在预充电操作时，即当行地址有效信号RAVLD为低时，列选择线驱动器电源电压VCSL为地GND。
具体的，列选择线驱动器和阵列灵敏放大器如图1所示，图1为动态随机存储器中一个列选择线驱动器连接阵列灵敏放大器的实例图，由列选择线驱动器100和阵列灵敏放大器120组成。
列选择线驱动器100由列选择线驱动器电源控制电路101和列选择线驱动器模块102组成。列选择线驱动器模块102的输入接列预译码信号YPD110，电源电压接列选择线驱动器电源控制电路输出的列选择线驱动器电源VCSL 112，输出接阵列灵敏放大器120的输入列选择线CSL 111。
列选择线驱动器模块102的漏电电流与列选择线驱动器电源电压VCSL112的关系为：列选择线驱动器电源电压VCSL 112越低，列选择线驱动器模块102的漏电电流越小。
阵列灵敏放大器120由两个交叉耦合的第一、二反相器121、122，两个分别为第一、二N型场效应管123、124组成。第一反相器121的输入接位线BL 130，电源电压接位线高电压VBLH 132，输出接位线反BL_N 131。第二反相器122的输入接位线反BL_N 131，电源电压接位线高电压VBLH 132，输出接位线BL 130。第一N型场效应管123的漏端接主输入输出数据线MDQ 134，栅端接列选择线CSL 111，源端接位线BL 130。第二 N型场效应管124的漏端接主输入输出数据线反MDQ_N 135，栅端接列选择线CSL 111，源端接位线反BL_N 131。
阵列灵敏放大器120的写可靠性与列选择线CSL 111的关系为：列选择线CSL 111的电压越高，阵列灵敏放大器120的写可靠性越高。
阵列灵敏放大器120的抗写干扰能力与列选择线CSL 111的关系为：列选择线CSL 111的电压越低，阵列灵敏放大器120的抗写干扰能力越高。
阵列灵敏放大器120的读可靠性与列选择线CSL 111的关系为：列选择线CSL 111的电压越低，阵列灵敏放大器120的读可靠性越高。
本实用新型如图2所示，图2为本实用新型一种列选择线驱动器电源控制电路的连接结构示意图；其包括输出驱动器220和控制电路200。
输出驱动器220由两个分别为第一、二P型场效应管221、222和一个N型场效应管223组成。
第一P型场效应管的221的源端接写列选择线电压VCSL_WR 230为过驱动电压VOD，栅端接控制电路200中第一两输入与非门205的第一输出PSET1 218，漏端接列选择线驱动器模块102的电源电压VCSL 112。
第二P型场效应管的222的源端接读列选择线电压VCSL_RD 231为内部电源电压VINT，栅端接控制电路200中第二两输入与非门204的第二输出PSET2 217，漏端接列选择线驱动器模块102的电源电压VCSL 112。
N型场效应管的222的源端接列预充电列选择线电压VCSL_PRE 232为地GND，栅端接控制电路200中第三反相器207的第三输出NSET 219，漏端接列选择线驱动器模块102的电源电压VCSL 112。
控制电路200由第一反相器201，第三两输入与非门202，第二反相器203，第一、二两输入与非门205、204和第三反相器207组成。
第一反相器201的输入接写数据屏蔽信号DM 211，输出接第三两输入与非门202的一个输入214。
第三两输入与非门202的一个输入接写使能信号WE 213，另一个输入接第一反相器201的输出214，输出第二信号P2 215。
第二反相器203的输入接第三两输入与非门202输出的第二信号P2 215，输出第一信号P1 216。
第二两输入与非门204的一个输入接行地址有效信号RAVLD 210，另一个输入接第二信号P2 215，输出第二输出PSET2 217接输出驱动器220中第二P型场效应管222的栅端。
第一两输入与非门205的一个输入接行地址有效信号RAVLD 210，另一个输入接第二反相器203输出的第一信号P1 216，输出第一输出PSET1 218接输出驱动器220中第一P型场效应管221的栅端。
第三反相器207的输入接行地址有效信号RAVLD 210，输出第三输出NSET 219接输出驱动器220中N型场效应管223的栅端。
列选择线驱动器电源控制电路101的功能在于，根据行地址有效信号RAVLD 210，写数据屏蔽信号DM 211和写使能信号WE 213的值不同，控制输出驱动器220中的第一、二P型场效应管221、222和N型场效应管223的导通和关断，为列选择线驱动器模块102提供不同的电源电压VCSL112。
在没有写屏蔽的写操作时，即当行地址有效信号RAVLD 210为高，且写使能信号WE 213为高，且写数据屏蔽信号DM 211为低时，第一P型场效应管221导通，图1中列选择线驱动器模块102电源电压VCSL 112为过驱动电压VOD 230。
在有写屏蔽的写操作时，即当行地址有效信号RAVLD 210为高，且写使能信号WE 213为高，且写数据屏蔽信号DM 211为高时，第二P型场效应管222导通，图1中列选择线驱动器模块102电源电压VCSL 112为内部电源电压VINT 231。
在读操作时，即当行地址有效信号RAVLD 210为高，且写使能信号WE 213为低时，第二P型场效应管222接通，图1中列选择线驱动器模块102电源电压VCSL 112为内部电源电压VINT 231。
在预充电操作时，即当行地址有效信号RAVLD 210为低时，N型场效应管223导通，图1中列选择线驱动器模块102电源电压VCSL 112为接地电压GND 232。
使用时，包括如下步骤，
步骤1，采集连接在列选择线驱动器100的输出端的阵列灵敏放大器120的控制信号，
步骤2，根据采集到的控制信号，判断出对阵列灵敏放大器120的当前操作；其中，采集到的控制信号为阵列灵敏放大器120的行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE。
步骤3，根据当前操作，给阵列灵敏放大器120输出对应的电源电压VCSL；当前操作为没有写屏蔽的写操作时，输出写列选择线电压VCSL_WR作为电源电压VCSL；当前操作为有写屏蔽的写操作时，输出读列选择线电压VCSL_RD作为电源电压VCSL；当前操作为读操作时，输出读列选择线电压VCSL_RD作为电源电压VCSL；当前操作为预冲电操作时，输出预充电列选择线电压VCSL_PRE作为电源电压VCSL。
其中，当采集到的行地址有效信号RAVLD为高，且写使能信号WE为高，且写数据屏蔽信号DM为低时，当前操作状态为没有写屏蔽的写操作；当采集到的行地址有效信号RAVLD为高，且写使能信号WE为高，且写数据屏蔽信号DM为高时，当前操作状态为有写屏蔽的写操作；当采集到的行地址有效信号RAVLD为高，且写使能信号WE为低时，当前操作状态为读操作；当采集到的行地址有效信号RAVLD为低时，当前操作状态为预充电操作。输出驱动器220输出的列选择线电压VCSL_WR采用过驱动 电压VOD，读列选择线电压VCSL_RD采用内部电源电压VINT，预充电列选择线电压VCSL_PRE采用接地电压GND；过驱动电压VOD高于内部电源电压VINT，接地电压GND为0。
Claims (6)
1.一种列选择线驱动器电源控制电路，其特征在于，包括为列选择线驱动器(100)提供电源电压的输出驱动器(220)和控制输出驱动器(220)输出电压的控制电路(200)；列选择线驱动器(100)的输出端连接阵列灵敏放大器(120)；
所述的输出驱动器(220)分别输出列选择线电压VCSL_WR，读列选择线电压VCSL_RD和预充电列选择线电压VCSL_PRE；
所述的控制电路(200)的输入端连接对阵列灵敏放大器(120)的控制信号；
在没有写屏蔽的写操作时，输出驱动器(220)输出的电源电压VCSL为写列选择线电压VCSL_WR；
在有写屏蔽的写操作时，输出驱动器(220)输出的电源电压VCSL为读列选择线电压VCSL_RD；
在读操作时，输出驱动器(220)输出的电源电压VCSL为读列选择线电压VCSL_RD；
在预冲电操作时，输出驱动器(220)输出的电源电压VCSL为预充电列选择线电压VCSL_PRE。
2.根据权利要求1所述的一种列选择线驱动器电源控制电路，其特征在于，控制电路(200)由多个逻辑元件组成，其输入端连接的控制信号分别为阵列灵敏放大器(120)的行地址有效信号RAVLD，写数据屏蔽信号DM和写使能信号WE。
3.根据权利要求2所述的一种列选择线驱动器电源控制电路，其特征在于，控制电路(200)由第一、二、三反相器(201、203、207)，以及第一、二、三两输入与非门(205、204、202)组成；
第一反相器(201)的输入接写数据屏蔽信号DM，输出接第三两输入与非门(202)的一个输入端；
第三两输入与非门(202)的另一个输入端接写使能信号WE，输出端分别连接第二反相器(203)的输入端和第二两输入与非门(204)的一个输入端；
第二两输入与非门(204)的另一个输入端连接行地址有效信号RAVLD，输出端输出第二输出PSET(2)；第二输出PSET(2)用于控制输出驱动器(220)输出的电源电压VCSL为读列选择线电压VCSL_RD；
第二反相器(203)的输出端连接第一两输入与非门(205)的一个输入端；
第一两输入与非门(205)的另一个输入端连接行地址有效信号RAVLD，输出端输出第一输出PSET(1)；第一输出PSET(1)用于控制输出驱动器(220)输出的电源电压VCSL为写列选择线电压VCSL_WR；
第三反相器(207)的输入端连接行地址有效信号RAVLD(210)，输出端输出第三输出NSET；第三输出NSET用于控制输出驱动器(220)输出的电源电压VCSL为预充电列选择线电压VCSL_PRE。
4.根据权利要求1所述的一种列选择线驱动器电源控制电路，其特征在于，输出驱动器(220)由多个场效应管组成。
5.根据权利要求4所述的一种列选择线驱动器电源控制电路，其特征在于，输出驱动器(220)由漏端均接电源电压VCSL的第一、二P型场效应管(221、222)和一个N型场效应管(223)组成；
第一P型场效应管(221)的源端接写列选择线电压VCSL_WR，栅端接控制电路(200)对应在没有写屏蔽的写操作时的输出；
第二P型场效应管(222)的源端接读列选择线电压VCSL_RD，栅端接控制电路(200)对应在有写屏蔽的写操作和读操作时的输出；
N型场效应管(222)的源端接预充电列选择线电压VCSL_PRE，栅端接控制电路(200)对应在预冲电操作时的输出。
6.根据权利要求1所述的一种列选择线驱动器电源控制电路，其特征在于，输出驱动器(220)输出的列选择线电压VCSL_WR采用过驱动电压VOD，读列选择线电压VCSL_RD采用内部电源电压VINT，预充电列选择线电压VCSL_PRE采用接地电压GND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620269253.3U CN205656853U (zh) | 2016-03-31 | 2016-03-31 | 一种列选择线驱动器电源控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620269253.3U CN205656853U (zh) | 2016-03-31 | 2016-03-31 | 一种列选择线驱动器电源控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205656853U true CN205656853U (zh) | 2016-10-19 |
Family
ID=57389697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620269253.3U Withdrawn - After Issue CN205656853U (zh) | 2016-03-31 | 2016-03-31 | 一种列选择线驱动器电源控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205656853U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810238A (zh) * | 2016-03-31 | 2016-07-27 | 西安紫光国芯半导体有限公司 | 一种列选择线驱动器电源控制电路和方法 |
-
2016
- 2016-03-31 CN CN201620269253.3U patent/CN205656853U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810238A (zh) * | 2016-03-31 | 2016-07-27 | 西安紫光国芯半导体有限公司 | 一种列选择线驱动器电源控制电路和方法 |
| CN105810238B (zh) * | 2016-03-31 | 2019-01-15 | 西安紫光国芯半导体有限公司 | 一种列选择线驱动器电源控制电路和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101996195B1 (ko) | 메모리 디바이스에 대한 전력 관리를 제공하는 방법 및 장치 | |
| US7486540B2 (en) | Memory device with improved writing capabilities | |
| CN202275603U (zh) | 用于存储器写操作的装置和芯片 | |
| KR101252393B1 (ko) | 고밀도 및 강건성을 갖춘 서브문턱 메모리 셀 회로 | |
| CN104321817A (zh) | 具有改进的写余量的存储器单元 | |
| CN106486156B (zh) | 一种基于FinFET器件的存储单元 | |
| US10482951B2 (en) | 1T1D DRAM cell and access method and associated device for DRAM | |
| CN106448725A (zh) | 一种基于FinFET器件的读写分离存储单元 | |
| CN102646442A (zh) | 存储器内的字线电压控制 | |
| WO2020185469A1 (en) | Improved access assist with wordline adjustment with tracking cell | |
| CN102339643B (zh) | 存储器及其读取电路 | |
| CN205656853U (zh) | 一种列选择线驱动器电源控制电路 | |
| CN105810238A (zh) | 一种列选择线驱动器电源控制电路和方法 | |
| CN108962311B (zh) | 一种顺序进入和退出低功耗状态的sram控制电路及方法 | |
| CN103000221B (zh) | 半导体装置 | |
| CN106328186B (zh) | 存储器控制方法及其系统 | |
| US9601186B2 (en) | Bit line precharging circuit, static RAM, electronic device, and static ram bit line precharging method | |
| CN107393581B (zh) | 一种基于FinFET器件的单位线非对称存储单元 | |
| CN204680387U (zh) | 一种包括参考单元的rram子阵列结构 | |
| CN204680386U (zh) | 一种rram电压产生系统 | |
| CN103426465A (zh) | 存储器比较刷新电路模块 | |
| CN203573659U (zh) | 一种具有自偏压的静态随机存储器 | |
| CN203465950U (zh) | 存储器比较刷新电路模块 | |
| CN107393584B (zh) | 一种基于FinFET器件的全摆幅单端读存储单元 | |
| CN102290102B (zh) | 一种三值绝热存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20161019 Effective date of abandoning: 20190115 |