CN203573659U - 一种具有自偏压的静态随机存储器 - Google Patents

一种具有自偏压的静态随机存储器 Download PDF

Info

Publication number
CN203573659U
CN203573659U CN201320647460.4U CN201320647460U CN203573659U CN 203573659 U CN203573659 U CN 203573659U CN 201320647460 U CN201320647460 U CN 201320647460U CN 203573659 U CN203573659 U CN 203573659U
Authority
CN
China
Prior art keywords
random access
access memory
static random
voltage
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320647460.4U
Other languages
English (en)
Inventor
何佳
郑祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai University of Engineering Science
Original Assignee
Shanghai University of Engineering Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai University of Engineering Science filed Critical Shanghai University of Engineering Science
Priority to CN201320647460.4U priority Critical patent/CN203573659U/zh
Application granted granted Critical
Publication of CN203573659U publication Critical patent/CN203573659U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本实用新型公开了一种具有自偏压的静态随机存储器，其包括存储器阵列及其电路，其特征在于：还包括数个自偏压电路，每个自偏压电路均由一个字线控制的P型晶体管和一个栅极与漏极相连的N型晶体管组成。本实用新型提供的具有自偏压的静态随机存储器，其自偏压电路可在不影响读写操作模式电压的条件下，能有效降低静态工作状态下的电压；由于不需要特别调节电源电压，因此，该存储器便于集成，同时能有效降低存储器阵列的漏电流，具有极强的实用价值，便于广泛推广应用。

Description

一种具有自偏压的静态随机存储器
技术领域
本实用新型涉及一种静态随机存储器，具体说，是涉及一种具有自偏压的静态随机存储器，属于存储器技术领域。
背景技术
静态随机存储器（英文为Static Random Access Memory，简称SRAM）作为一种标准的存储器单元，广泛应用于掌上电脑、无线通讯和数字娱乐设备等领域。随着集成电路集成度和速度的提高，芯片的功耗越来越大，SRAM的漏电水平也在急速上升。如何设计低功耗的静态随机存储器已经成为目前集成电路领域的一项重要课题。
通常SRAM的正常工作电压应高于设计电压的90%，但实际上当SRAM存储单元不处于读写存储状态时，只需70%的设计电压就可以正常保存数据，即SRAM存储单元处于数据保存模式（data retention mode）状态。在以往的设计中，只有当整个SRAM存储阵列都处于非读写状态时，系统才会进入数据保存模式，而实际上在芯片正常工作时，SRAM会被频繁读写，数据保存模式被运用的机会很少，因此，在SRAM设计中如何有效利用数据保存模式的低电压状态来降低功耗很有必要。
实用新型内容
针对现有技术存在的上述不足，本实用新型的目的是提供一种具有自偏压的静态随机存储器，实现在芯片正常工作的同时，使未参与读写操作的存储器单元处于相对比较低的电压，以有效解决漏电流的技术问题。
为实现上述目的，本实用新型采用如下技术方案来实现：
一种具有自偏压的静态随机存储器，包括存储器阵列及其电路，其特征在于：还包括数个自偏压电路，每个自偏压电路均由一个字线控制的P型晶体管和一个栅极与漏极相连的N型晶体管组成。
作为一种优选方式，还包括电源线，所述电源线通过自偏压电路与存储器阵列相连。
作为一种优选方式，外部电源通过自偏压电路连接到内部电源，该内部电源与存储器阵列的各个单元相连。
本实用新型提供的具有自偏压的静态随机存储器的工作原理如下：
在实际工作中，当SRAM的存储单元处于读写状态时，其字线(WLx)处于高电位，通过反向器控制的P型晶体管(MPx)导通，此时内部电源（Virtual VDD）的电压等于外部电源（VDD）；对于不处于读写状态的存储单元，其字线处在低电位，通过反向器控制的P型晶体管关闭，而N型晶体管（MNx）导通；由于N型晶体管的工作特性和栅漏极相连的设计，漏极与源极的电位差大于阈值电压，N型晶体管产生了ΔV的电压降，这样内部电源的电压仅为VDD-ΔV，从而有效降低了漏电流。
与现有技术相比，本实用新型提供的具有自偏压的静态随机存储器，其自偏压电路可在不影响读写操作模式电压的条件下，能有效降低静态工作状态下的电压；由于不需要特别调节电源电压，因此，该存储器便于集成，同时能有效降低存储器阵列的漏电流，具有极强的实用价值，便于广泛推广应用。
附图说明
图1是实施例1所述的具有自偏压的静态随机存储器的结构示意图；
图2是实施例1所述的存储器阵列的内部结构示意图；
图3是实施例1所述的静态随机存储器（6T单元结构）的电路示意图；
图4是实施例1所述的具有自偏压的静态随机存储器在工作时的电压波形示意图；
图5是实施例2所述的具有自偏压的静态随机存储器的结构示意图；
图6实施例3所述的具有自偏压的静态随机存储器的结构示意图；
图7是实施例3所述的静态随机存储器（8T单元结构）的电路示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型的技术方案做进一步详细阐述。
实施例1
如图1至图3所示，本实施例提供的具有自偏压的静态随机存储器，包括存储器阵列及其电路，以及数个自偏压电路和电源线，每个自偏压电路均由一个字线控制的P型晶体管和一个栅极与漏极相连的N型晶体管组成，所述电源线通过自偏压电路与存储器阵列相连，电源线通过自偏压电路给存储器阵列供电；外部电源(VDD)通过自偏压电路连接到内部电源，该内部电源与存储器阵列的各个单元相连，直接用于给存储器单元供电；每条字线(WLx)单独控制一个自偏压电路。
当存储器进行正常读写操作时，通常只有一条字线被选中而处于高电位，该存储器的其它字线都处于低电位。对于处于高电位的字线(WLx)，其通过反向器控制的P型晶体管(MPx)打开，内部电源(Virtual VDD)被拉至外部电源电位，读写操作速度不会受到影响。而其他处于低电位的字线，其通过反向器控制的P型晶体管(MPx)都关闭，由于栅漏极相连的N型晶体管（MNx）本身会产生一个电压降（ΔV），内部电源(Virtual VDD)都位于相对低电压（VDD-ΔV），由其供电的存储器单元也都处在相对低电压（VDD-ΔV）下，因此可达到减少漏电的目的。本实施例所述的具有自偏压的静态随机存储器在工作时的电压波形示意图如图4所示。
实施例2
图5是本实施例所述的具有自偏压的静态随机存储器的结构示意图，对比图5和图1可见，本实施例提供的具有自偏压的静态随机存储器与实施例1的区别在于：当控制信号(RE)处于高电位时，不管字线被选中与否，其控制的P型晶体管(MPx)都打开；而当控制信号(RE)处于低电位时，可以通过控制字线电位高低来控制P型晶体管(MPx)的开关，从而通过自偏压电路降低静态工作电压。
实施例3
图6是本实施例所述的具有自偏压的静态随机存储器的结构示意图，图7是本实施例所述的静态随机存储器（8T单元结构）的电路示意图，由图6和7可见：对于该8T结构的静态随机存储器单元，其具有两条控制字线（WLa/WLb）；当任意一条控制字线被选中处于高电位时，P型晶体管(MPx)都处于打开状态；而当两条控制字线同时处于低电位时，其控制的P型晶体管(MPx)处于关闭状态，N型晶体管（MNx）导通，降低内部电源电压，从而可有效降低漏电流。
综上所述，本实用新型提供的具有自偏压的静态随机存储器，其自偏压电路可在不影响读写操作模式电压的条件下，能有效降低静态工作状态下的电压；由于不需要特别调节电源电压，因此，该存储器便于集成，同时能有效降低存储器阵列的漏电流，具有极强的实用价值，便于广泛推广应用。
最后有必要在此指出的是，上述说明只用于对本实用新型的技术方案作进一步详细说明，不能理解为对本实用新型保护范围的限制，本领域的技术人员根据本实用新型的上述内容作出的一些非本质的改进和调整均属于本实用新型的保护范围。

Claims (3)

1.一种具有自偏压的静态随机存储器，包括存储器阵列及其电路，其特征在于：还包括数个自偏压电路，每个自偏压电路均由一个字线控制的P型晶体管和一个栅极与漏极相连的N型晶体管组成。
2.如权利要求1所述的具有自偏压的静态随机存储器，其特征在于：还包括电源线，所述电源线通过自偏压电路与存储器阵列相连。
3.如权利要求1或2所述的具有自偏压的静态随机存储器，其特征在于：外部电源通过自偏压电路连接到内部电源，该内部电源与存储器阵列的各个单元相连。
CN201320647460.4U 2013-10-18 2013-10-18 一种具有自偏压的静态随机存储器 Expired - Fee Related CN203573659U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320647460.4U CN203573659U (zh) 2013-10-18 2013-10-18 一种具有自偏压的静态随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320647460.4U CN203573659U (zh) 2013-10-18 2013-10-18 一种具有自偏压的静态随机存储器

Publications (1)

Publication Number Publication Date
CN203573659U true CN203573659U (zh) 2014-04-30

Family

ID=50541379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320647460.4U Expired - Fee Related CN203573659U (zh) 2013-10-18 2013-10-18 一种具有自偏压的静态随机存储器

Country Status (1)

Country Link
CN (1) CN203573659U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531229A (zh) * 2013-10-18 2014-01-22 上海工程技术大学 一种静态随机存储器
CN113658537A (zh) * 2021-08-17 2021-11-16 晟合微电子(肇庆)有限公司 显示器及其驱动方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531229A (zh) * 2013-10-18 2014-01-22 上海工程技术大学 一种静态随机存储器
CN113658537A (zh) * 2021-08-17 2021-11-16 晟合微电子(肇庆)有限公司 显示器及其驱动方法
CN113658537B (zh) * 2021-08-17 2024-02-20 晟合微电子(肇庆)有限公司 显示器及其驱动方法

Similar Documents

Publication Publication Date Title
US10032507B2 (en) SRAM bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter
US8837207B1 (en) Static memory and memory cell thereof
CN102047339B (zh) 采用下降电压的存储器单元
US8305832B2 (en) Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
CN103077741B (zh) 一种低电压工作的sram的存储单元电路
EP2577422B1 (en) Data processor having multiple low power modes
US20210090640A1 (en) Circuit for reducing leakage current of sram memory array and control method for same
Lee et al. A 5.42 nW/kB retention power logic-compatible embedded DRAM with 2T dual-Vt gain cell for low power sensing applications
US11056184B2 (en) Static memory based on components with current-voltage hysteresis characteristics
CN102117652A (zh) 静态随机存取存储器
CN106448725A (zh) 一种基于FinFET器件的读写分离存储单元
CN104157303A (zh) 静态随机存储器单元的抗干扰电路和存储元件
CN110379448B (zh) 具有高写裕度的9t tfet与mosfet器件混合型sram单元电路
CN102290097B (zh) 一种sram存储器
CN203573659U (zh) 一种具有自偏压的静态随机存储器
CN105097017A (zh) 一种sram存储单元、sram存储器及其控制方法
CN103531229A (zh) 一种静态随机存储器
Chang et al. A 0.45-V 300-MHz 10T flowthrough SRAM with expanded write/read stability and speed-area-wise array for sub-0.5-V chips
US11935581B2 (en) Circuit module with reliable margin configuration
Gupta et al. Ultra-compact SRAM design using TFETs for low power low voltage applications
CN105810238B (zh) 一种列选择线驱动器电源控制电路和方法
CN110379449B (zh) 一种具有高写裕度的10t tfet与mosfet器件混合型sram单元电路
Jiang et al. A near-threshold SRAM design with transient negative bit-line voltage scheme
CN101685668A (zh) 低泄漏功耗sram存储单元结构
CN205656853U (zh) 一种列选择线驱动器电源控制电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

Termination date: 20171018

CF01 Termination of patent right due to non-payment of annual fee