KR20130124749A - 감지 증폭 회로 및 이를 이용하는 반도체 장치 - Google Patents

감지 증폭 회로 및 이를 이용하는 반도체 장치 Download PDF

Info

Publication number
KR20130124749A
KR20130124749A KR1020120048125A KR20120048125A KR20130124749A KR 20130124749 A KR20130124749 A KR 20130124749A KR 1020120048125 A KR1020120048125 A KR 1020120048125A KR 20120048125 A KR20120048125 A KR 20120048125A KR 20130124749 A KR20130124749 A KR 20130124749A
Authority
KR
South Korea
Prior art keywords
signal
sensing
level
input
output
Prior art date
Application number
KR1020120048125A
Other languages
English (en)
Inventor
김형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120048125A priority Critical patent/KR20130124749A/ko
Priority to US13/604,472 priority patent/US9536576B2/en
Priority to CN201210555738.5A priority patent/CN103390420B/zh
Publication of KR20130124749A publication Critical patent/KR20130124749A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Abstract

감지 증폭 회로는 인에이블 신호 생성부, 싱크부 및 센싱부를 포함한다. 상기 인에이블 신호 생성부는 입력신호의 레벨 변화가 감지되었을 때 인에이블 신호를 생성한다. 상기 싱크부는 상기 인에이블 신호에 응답하여 센싱전압을 제공한다. 상기 센싱부는 상기 센싱전압 및 상기 입력신호에 응답하여 출력신호를 생성한다.

Description

감지 증폭 회로 및 이를 이용하는 반도체 장치 {SENSE AMPLIFYING CIRCUIT AND SEMICONDUCTOR APPARATUS USING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 감지 증폭 회로 및 이를 이용하는 반도체 장치에 관한 것이다.
반도체 장치는 저전력으로 동작하기 때문에 미세한 전압 레벨 차이를 감지하여, 상기 차이를 디지털 레벨로 변환하는 감지 증폭 회로를 포함한다. 일반적인 감지 증폭 회로는 입력신호의 전압 레벨 차이를 감지한다. 감지 결과에 따라 전압 레벨이 상대적으로 높은 입력신호는 하이 레벨로 증폭되어 출력되고, 전압 레벨이 상대적으로 낮은 입력신호는 로우 레벨로 증폭되어 출력된다. 다른 방식의 감지 증폭 회로는 상대적으로 낮은 전압 레벨을 갖는 입력 신호를 확실하게 로우 레벨로 증폭함으로써, 상대적으로 높은 전압 레벨을 갖는 입력신호와 명확히 구분시키는 동작을 수행한다.
도 1은 종래기술에 따른 감지 증폭 회로의 구성을 보여주는 도면이다. 도 1에서, 상기 감지 증폭 회로(10)는 제 1 내지 제 5 트랜지스터(N1, N2, N3, N4, N5)를 포함한다. 상기 감지 증폭 회로(10)의 왼쪽은 입력 단에 해당하고, 오른 쪽은 출력 단에 해당한다. 상기 제 1 트랜지스터(N1)는 상기 입력 단에서 출력 단으로 신호가 전송될 때 센싱 제어신호(EN)에 응답하여 턴온되고, 턴온되었을 때 접지전압(VSS)을 제공한다. 상기 제 2 및 제 3 트랜지스터(N2, N3)는 상기 입력 단에서 출력 단으로 신호가 전송될 때 상기 입력신호(IN, INB)들의 레벨에 따라 턴온 정도가 변한다. 따라서, 상기 제 1 내지 제 3 트랜지스터(N1, N2, N3)는 상기 입력신호(IN, INB)를 증폭하여 출력신호(OUT, OUTB)를 생성할 수 있다. 상기 제 4 및 제 5 트랜지스터(N4, N5)는 상기 입력 단에서 출력 단으로 신호가 전송될 때는 턴오프되고, 상기 출력 단에서 상기 입력 단으로 신호가 전송될 때, 제어신호(WE)에 응답하여 턴온된다. 상기 제 4 및 제 5 트랜지스터(N4, N5)는 턴온되었을 때 상기 입력 단과 상기 출력 단을 각각 연결한다.
상기 입력 단에서 출력 단으로 신호가 전송될 때 상기 감지 증폭 회로(10)의 동작은 다음과 같다. 상기 입력신호(IN)가 입력신호(INB)보다 높은 레벨의 신호인 경우 상기 제 2 트랜지스터(N2)의 턴온 정도는 상기 제 3 트랜지스터(N3)의 턴온 정도보다 더 크다. 따라서, 상기 출력 단(OUTB)은 상기 출력 단(OUT)보다 보다 빠르게 접지전압(VSS) 레벨로 하강한다. 따라서, 상기 출력신호(OUTB)가 접지전압(VSS) 레벨에 도달함으로써 상기 입력신호(IN, INB) 사이의 전압 차이가 증폭되고, 증폭된 출력신호(OUT, OUTB)가 상기 출력 단을 통해 출력될 수 있다.
상기 감지 증폭 회로(10)는 접지전압(VSS)을 제공하는 제 1 트랜지스터(N1)를 턴온시키는 센싱 제어신호(EN)가 인에이블 되었을 때 감지 증폭 동작을 시작한다. 따라서, 상기 센싱 제어신호(EN)의 인에이블 시점은 상기 감지 증폭 회로(10)의 정확한 동작과 밀접한 관련이 있다. 예를 들어, 상기 입력신호(IN, INB)가 정상적인 시점에 인가되지 않는 경우 출력신호(OUT, OUTB)의 레벨이 역전되는 경우가 발생할 수 있거나, 출력신호(OUT, OUTB)의 생성시점이 늦어지는 경우가 발생할 수 있다.
또한, 실질적으로 감지 동작을 수행하는 제 2 및 제 3 트랜지스터(N2, N3) 사이에 미스매치가 존재하는 경우에도 상기 출력신호(OUT, OUTB)가 정상적으로 생성되지 않을 가능성이 존재한다.
본 발명은 입력신호를 정확하게 감지 증폭하여 안정적으로 출력신호를 생성하는 감지 증폭 회로 및 이를 이용하는 반도체 장치를 제공한다.
본 발명의 일 실시예에 따른 감지 증폭 회로는 입력신호의 레벨 변화가 감지되었을 때 인에이블 신호를 생성하는 인에이블 신호 생성부; 상기 인에이블 신호에 응답하여 센싱전압을 제공하는 싱크부; 및 상기 센싱전압 및 상기 입력신호에 응답하여 출력신호를 생성하는 센싱부를 포함한다.
본 발명의 다른 실시예에 따른 감지 증폭 회로는 입력신호에 응답하여 센싱 제어신호로부터 인에이블 신호를 생성하는 인에이블 신호 생성부; 상기 인에이블 신호에 응답하여 센싱 전압을 제공하는 싱크부; 및 상기 센싱 전압 및 상기 입력신호에 응답하여 출력신호를 생성하는 센싱부를 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는 입력신호를 전송하는 제 1 데이터 입출력 라인; 상기 입력신호의 레벨 변화를 감지하였을 때 인에이블되고, 상기 입력신호를 증폭하여 출력신호를 생성하는 감지 증폭부; 및 상기 출력신호를 전송하는 제 2 데이터 입출력 라인을 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는 메모리 셀 데이터를 증폭하는 비트라인 센스앰프; 컬럼 선택신호에 응답하여 상기 증폭된 데이터를 제 1 데이터 입출력 라인으로 전송하는 컬럼 스위치; 및 상기 전송된 데이터에 의해 상기 제 1 데이터 입출력 라인의 레벨이 변화할 때 인에이블되고, 인에이블되었을 때 상기 전송된 데이터를 증폭하여 출력신호를 생성하여 제 2 데이터 입출력 라인으로 출력신호를 전송하는 감지 증폭부를 포함한다.
본 발명에 의하면, 반도체 장치를 구성하는 소자들에 공정 변화 등에 따른 미스매치가 발생하더라도, 정확하게 신호를 증폭할 수 있는 감지 증폭 회로를 제공하여, 반도체 장치의 동작 신뢰성을 향상시킬 수 있다.
도 1은 종래기술에 따른 감지 증폭 회로의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 감지 증폭 회로의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 4는 도 3의 반도체 장치가 리드 동작을 수행할 때의 동작 타이밍을 보여주는 도면,
도 5는 종래기술에서 발생할 수 있는 비정상적인 증폭동작의 모습을 보여주는 타이밍도,
도 6은 본 발명의 실시예에 따른 감지 증폭 회로의 개선된 동작을 보여주는 타이밍도이다.
도 2는 본 발명의 실시예에 따른 감지 증폭 회로(1)의 구성을 보여주는 도면이다. 본 발명의 실시예에 따른 감지 증폭 회로(1)는 입력신호(IN, INB)를 수신하고 입력신호(IN, INB)에 응답하여 인에이블 된다. 상기 감지 증폭 회로(1)는 상기 입력신호(IN, INB)의 레벨 변화를 감지하여 감지 증폭 동작을 수행한다. 도 2에서, 상기 감지 증폭 회로(1)는 인에이블 신호 생성부(110), 싱크부(130) 및 센싱부(150)를 포함한다.
상기 인에이블 신호 생성부(110)는 입력신호(IN, INB)를 수신하고, 상기 입력신호(IN, INB)의 레벨변화를 감지하여 인에이블 신호(SEN)를 생성한다. 상기 인에이블 신호 생성부(110)는 센싱 제어신호(EN)를 수신하고, 상기 입력신호(IN, INB)의 레벨 변화를 감지하였을 때 상기 센싱 제어신호(EN)를 상기 인에이블 신호(SEN)로 제공한다. 예를 들어, 상기 입력신호(IN, INB)가 하이 레벨에서 로우 레벨로 변화할 때 상기 센싱 제어신호(EN)로부터 상기 인에이블 신호(SEN)를 생성한다. 상기 센싱 제어신호(EN)는 상기 감지 증폭 회로(1)를 동작시키기 위해 입력되는 신호이다. 상기 인에이블 신호 생성부(110)는 상기 센싱 제어신호(EN)를 수신하더라도, 상기 입력신호(IN, INB)의 레벨 변화가 감지되지 않으면 상기 인에이블 신호(SEN)를 생성하지 않는다. 따라서, 상기 센싱 제어신호(EN)가 인가되더라도 상기 감지 증폭 회로(1)는 동작을 시작하지 않으며, 상기 입력신호(IN, INB)의 레벨 변화가 감지되었을 때 비로소 감지 증폭 동작을 시작할 수 있다.
도 2에서 도시한 것과 같이, 상기 입력신호(IN, INB)는 신호 쌍일 수 있다. 상기 입력신호 쌍(IN, INB)은 차동 신호로 인가될 수 있다. 상기 입력신호(IN, INB)는 제 1 레벨로 프리차지 되었다가 레벨이 변화되는 신호이다. 예를 들어, 상기 감지 증폭 회로(1)로 제 1 레벨의 신호를 인가하는 경우, 상기 입력신호(IN)는 제 1 레벨을 유지하고, 상기 입력신호(INB)는 제 2 레벨로 변화될 수 있다. 반대로, 상기 감지 증폭 회로(1)로 제 2 레벨의 신호를 인가하는 경우, 상기 입력신호(IN)는 제 2 레벨로 변화되고, 상기 입력신호(INB)는 제 1 레벨을 유지할 수 있다. 상세한 설명에서, 상기 제 2 레벨은 제 1 레벨과 반대 레벨을 의미하고, 예를 들어, 상기 제 1 레벨은 하이 레벨이고, 상기 제 2 레벨은 로우 레벨일 수 있다. 상기 인에이블 신호 생성부(110)는 상기 로우 레벨의 신호를 감지하여 상기 센싱 제어신호(EN)로부터 상기 인에이블 신호(SEN)를 생성할 수 있다.
상기 싱크부(130)는 상기 인에이블 신호(SEN)에 응답하여 센싱 전압을 제공한다. 상기 싱크부(130)는 상기 인에이블 신호(SEN)가 인에이블 되었을 때 상기 센싱 전압을 제공하고, 상기 인에이블 신호(SEN)가 디스에이블되었을 때 상기 센싱 전압을 제공하지 않는다. 본 발명의 실시예에서, 상기 센싱 전압은 접지전압(VSS)인 것을 예시하였다.
상기 센싱부(150)는 상기 센싱 전압 및 상기 입력신호(IN, INB)를 수신하여 출력신호(OUT, OUTB)를 생성한다. 상기 센싱부(150)는 상기 센싱 전압이 제공될 때, 상기 입력신호(IN, INB)의 레벨을 감지 증폭하여 상기 출력신호(OUT, OUTB)를 생성한다.
위와 같이, 본 발명의 실시예에 따른 감지 증폭 회로(1)는 입력신호(IN, INB)의 레벨 변화가 감지되었을 때 감지 증폭 동작을 시작한다. 즉, 상기 감지 증폭 회로(1)로 감지 증폭 동작을 지시하는 센싱 제어신호(EN)가 입력되더라도, 상기 감지 증폭 회로(1)는 즉시 감지 증폭 동작을 시작하지 않으며, 상기 입력신호(IN, INB)의 레벨 변화를 감지한 이후에 감지 증폭 동작을 시작한다. 따라서, 상기 감지 증폭 회로(1)는 안정적으로 상기 입력신호(IN, INB)를 증폭하여 출력신호(OUT, OUTB)를 생성할 수 있다.
도 2에서, 상기 감지 증폭 회로(1)는 차단부(170)를 더 포함할 수 있다. 상기 차단부(170)는 상기 센싱 제어신호(EN)를 수신한다. 일 실시예에서, 상기 차단부(170)는 상기 센싱 제어신호(EN)의 반전신호(ENB)를 수신한다. 상기 센싱 제어신호(EN)가 디스에이블 되었을 때 상기 센싱 전압이 상기 센싱부(150)로 제공되는 것을 방지할 수 있다. 상기 차단부(170)는 상기 센싱 제어신호(EN)가 인가되지 않을 때, 즉, 감지 증폭 동작이 이루어지지 않을 때 상기 센싱 전압이 상기 센싱부(150))로 제공되는 것을 방지할 수 있다. 상기 차단부(170)는 상기 센싱 제어신호(EN)가 인에이블되면, 상기 센싱 전압이 상기 센싱부(150)로 제공되는 것을 차단하지 않는다.
도 2를 참조하면, 일 실시예에서 상기 인에이블 신호 생성부(110)는 제 1 및 제 2 피모스 트랜지스터(P11, P12)를 포함한다. 상기 제 1 피모스 트랜지스터(P11)는 게이트로 상기 입력신호(IN)를 수신하고, 소스 및 드레인 중 하나로 상기 센싱 제어신호(EN)를 수신하며, 상기 소스 및 드레인 중 다른 하나는 제 1 노드(D1)와 연결된다. 상기 제 2 피모스 트랜지스터(P2)는 게이트로 상기 입력신호(INB)를 수신하고, 소스 및 드레인 중 하나로 상기 센싱 제어신호(EN)를 수신하며, 상기 소스 및 드레인 중 다른 하나는 상기 제 1 노드(D1)와 연결된다. 상기 인에이블 신호(SEN)는 상기 제 1 노드(D1)로부터 출력된다. 따라서, 상기 입력신호 쌍(IN, INB) 중 하나의 레벨이 로우 레벨로 변하면, 상기 제 1 및 제 2 피모스 트랜지스터(P1, P2) 중 하나가 턴온되어 상기 센싱 제어신호(EN)를 상기 제 1 노드(D1)로 제공한다. 즉, 상기 제 1 노드(D1)에서 상기 인에이블 신호(SEN)가 생성될 수 있다. 위와 같은 구성을 통해, 상기 인에이블 신호 생성부(110)는 상기 입력신호(IN, INB)의 레벨 변화가 감지되었을 때, 상기 센싱 제어신호(EN)로부터 상기 인에이블 신호(SEN)를 생성할 수 있다.
일 실시예에서 상기 싱크부(130)는 제 1 엔모스 트랜지스터(N11)를 포함한다. 상기 제 1 엔모스 트랜지스터(N11)는 게이트로 상기 인에이블 신호(SEN)를 수신하고, 소스가 센싱 전압과 연결되며, 드레인은 제 2 노드(D2)와 연결된다. 상기 제 1 엔모스 트랜지스터(N11)는 상기 인에이블 신호(SEN)가 인에이블 되었을 때 턴온되어 상기 센싱 전압을 상기 제 2 노드(D2)로 제공한다.
일 실시예에서, 상기 센싱부(150)는 제 2 및 제 3 엔모스 트랜지스터(N12, N13)를 포함한다. 상기 제 2 엔모스 트랜지스터(N12)는 게이트로 상기 입력신호(IN)를 수신하고, 소스 및 드레인 중 하나가 상기 제 2 노드(D2)와 연결되고, 상기 소스 및 드레인 중 다른 하나로 상기 출력신호(OUTB)를 출력한다. 상기 제 3 엔모스 트랜지스터(N13)는 게이트로 상기 입력신호(INB)를 수신하고, 소스 및 드레인 중 하나가 상기 제 2 노드(D2)와 연결되고, 상기 소스 및 드레인 중 다른 하나로 상기 출력신호(OUT)를 출력한다. 상기 제 2 엔모스 트랜지스터(N12)는 상기 입력신호(IN)가 제 1 레벨일 때 턴온되어, 상기 센싱 전압으로부터 상기 출력신호(OUTB)를 생성한다. 상기 제 3 엔모스 트랜지스터(N13)는 상기 입력신호(INB)가 제 1 레벨일 때 턴온되어, 상기 센싱 전압으로부터 상기 출력신호(OUT)를 생성한다.
일 실시예에서, 상기 차단부(170)는 제 4 엔모스 트랜지스터(N14)를 포함한다. 상기 제 4 엔모스 트랜지스터(N14)는 게이트로 상기 센싱 제어신호(EN)의 반전신호(ENB)를 수신하고, 소스 및 드레인 중 하나로 상기 센싱 전압을 수신하며, 상기 소스 및 드레인 중 다른 하나가 상기 제 1 노드(D1)와 연결된다. 상기 제 4 엔모스 트랜지스터(N14)는 상기 센싱 제어신호(EN)가 디스에이블 되었을 때 턴온되어, 상기 제 1 노드(D1)로 상기 센싱 전압을 인가한다. 상기 센싱 전압은 접지전압(VSS)이므로, 상기 제 1 노드(D1)로부터 접지전압(VSS)을 수신하는 상기 제 1 엔모스 트랜지스터(N11)는 턴오프 된다. 상기 제 1 엔모스 트랜지스터(N11)가 턴오프됨으로써, 상기 센싱 전압은 상기 센싱부(130)로 인가되지 않는다. 반대로, 상기 센싱 제어신호(EN)가 인에이블되면, 상기 제 4 엔모스 트랜지스터(N14)는 턴오프되고, 상기 센싱 전압을 상기 제 1 노드(D1)로 인가하지 않는다. 따라서, 상기 제 1 노드(D1)는 상기 인에이블 신호(EN)에 따라 레벨이 변할 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 장치(2)의 구성을 보여주는 도면이다. 도 3에서, 상기 반도체 장치(2)는 비트라인 센스앰프(210, BLSA), 컬럼 스위치(220), 감지 증폭부(230)를 포함한다. 또한, 상기 반도체 장치(2)는 비트라인 쌍(BL, BLB), 제 1 데이터 입출력 라인 쌍(LIO, LIOB) 및 제 2 데이터 입출력 라인 쌍(IO, IOB)을 포함한다.
상기 비트라인 센스앰프(210)는 비트라인(BL)에 로딩된 메모리 셀의 데이터를 증폭한다. 상기 컬럼 스위치(220)는 컬럼 선택신호(YS)에 응답하여 상기 비트라인 센스앰프(210)에 의해 증폭된 데이터를 상기 제 1 데이터 입출력 라인(LIO, LIOB)으로 전송한다. 상기 감지 증폭부(230)는 도 2에 도시된 감지 증폭 회로(1)의 구성과 동일하다. 상기 감지 증폭부(230)는 상기 컬럼 스위치(220)로부터 전송된 데이터의 레벨 변화를 감지하여 증폭 동작을 수행한다. 상기 감지 증폭부(230)는 상기 컬럼 스위치(220)로부터 전송된 데이터에 의해 상기 제 1 데이터 입출력 라인(LIO, LIOB)의 레벨이 변화하였을 때 인에이블된다. 상기 감지 증폭부(230)는 인에이블 되었을 때, 상기 전송된 데이터를 증폭하여 출력신호를 생성한다. 상기 출력신호는 제 2 데이터 입출력 라인 쌍(IO, IOB)을 통해 전송된다.
한편, 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)은 상기 제 1 레벨로 프리차지될 수 있다. 상기 메모리 셀에 저장된 데이터가 제 1 레벨의 데이터라면, 제 1 레벨의 증폭된 데이터가 상기 제 1 데이터 입출력 라인(LIO)으로 인가되고, 제 2 레벨의 증폭된 데이터가 상기 제 1 데이터 입출력 라인(LIOB)으로 인가된다. 따라서, 상기 제 1 데이터 입출력 라인(LIO)은 프리차지된 제 1 레벨을 유지하고, 상기 제 1 데이터 입출력 라인(LIOB)은 제 1 레벨에서 제 2 레벨로 변할 수 있다. 반대로, 상기 메모리 셀에 저장된 데이터가 제 2 레벨이라면, 제 2 레벨의 증폭된 데이터가 상기 제 1 데이터 입출력 라인(LIO)으로 인가되고, 제 1 레벨의 증폭된 데이터가 상기 제 1 데이터 입출력 라인(LIOB)으로 전송된다. 따라서, 상기 제 1 데이터 입출력 라인(LIO)은 제 1 레벨에서 제 2 레벨로 변하고, 상기 제 1 데이터 입출력 라인(LIOB)은 프리차지된 제 1 레벨을 유지한다.
상기 컬럼 스위치(220)를 턴온시키는 상기 컬럼 선택신호(YS) 및 상기 감지 증폭부(230)의 감지 증폭 동작을 지시하는 상기 센싱 제어신호(EN)는 동일한 커맨드 신호로부터 생성될 수 있다. 예를 들어, 반도체 장치(2)의 리드 동작을 지시하는 리드 커맨드로부터 생성될 수 있다. 또한, 일반적으로, 상기 컬럼 선택신호(YS) 및 상기 센싱 제어신호(EN)는 실질적으로 동일한 시점에 인에이블 된다. 따라서, 반도체 장치(2)의 리드 동작이 수행될 때 비트라인 센스앰프(210)에 의해 증폭된 데이터가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)에 인가되는 시점과 상기 감지 증폭부(230)가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 레벨을 감지 증폭하는 시점이 실질적으로 일치된다. 따라서, Process, Voltage, Temperature 변동에 의해 상기 양 신호(YS, EN)의 인에이블 시점이 틀어지는 경우 상기 감지 증폭부(230)가 정상적으로 상기 출력신호를 생성할 수 없도록 한다. 예를 들어, 상기 컬럼 선택신호(YS)보다 상기 센싱 제어신호(EN)가 먼저 인에이블되는 경우, 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 증폭된 데이터가 인가되기 전에 상기 감지 증폭부(230)가 동작하여, 잘못된 출력신호를 생성할 수 있었다. 그러나, 본 발명의 실시예에 따른 반도체 장치(2)는 상기 감지 증폭부(230)가 센싱 제어신호(EN)를 수신하더라도, 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 전압 레벨 변화가 감지되지 않는 경우 동작하지 않도록 구성되었다. 본 발명의 실시예에 따른 감지 증폭부(230)는 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 레벨 변화가 감지되었을 때, 상기 센싱 제어신호(EN)로부터 상기 인에이블 신호(SEN)를 생성하고, 상기 인에이블 신호(SEN)에 응답하여 감지 증폭 동작을 수행한다. 즉, 컬럼 선택신호(YS)와 센싱 제어신호(EN) 사이에 스큐가 발생하여 신호 생성시점이 변하더라도, 항상 상기 비트라인 센스앰프(210)에 의해 증폭된 데이터가 제 1 데이터 입출력 라인 쌍(LIO, LIOB)에 충분히 인가된 시점에서 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 전송된 데이터의 증폭 동작을 수행할 수 있다. 본 발명의 실시예에 따른 반도체 장치(2)는 감지 증폭부(230)의 동작 시점을 조절할 수 있으므로, 정확하고 안정적으로 출력신호를 생성할 수 있다.
도 3에서, 본 발명의 실시예에 따른 반도체 장치(2)는 라이트 제어부(240)를 더 포함한다. 상기 라이트 제어부(240)는 상기 제 2 데이터 입출력 라인 쌍(IO, IOB)을 통해 전송된 데이터를 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 인가한다. 상기 라이트 제어부(240)는 라이트 커맨드로부터 생성되는 라이트 인에이블 신호(WE)에 응답하여 상기 제 2 데이터 입출력 라인 쌍(IO, IOB)의 데이터를 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 전송한다. 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 전송된 데이터는 비트라인 센스앰프(210)에 의해 증폭되어 메모리 셀에 저장될 수 있다.
상기 라이트 제어부(240)는 제 5 및 제 6 엔모스 트랜지스터(N15, N16)를 포함한다. 상기 제 5 엔모스 트랜지스터(N15)는 게이트로 상기 라이트 인에이블 신호(WE)를 수신하고, 소스 및 드레인 중 하나가 상기 제 1 데이터 입출력 라인(LIO)과 연결되고, 상기 소스 및 드레인 중 다른 하나가 상기 제 2 데이터 입출력 라인(IO)과 연결된다. 상기 제 6 엔모스 트랜지스터(N16)는 게이트로 상기 라이트 인에이블 신호(WE)를 수신하고, 소스 및 드레인 중 하나가 상기 제 1 데이터 입출력 라인(LIOB)과 연결되고, 상기 소스 및 드레인 중 다른 하나가 상기 제 2 데이터 입출력 라인(IOB)과 연결된다.
도 4는 본 발명의 실시예에 따른 반도체 장치가 리드 동작을 수행할 때의 동작 타이밍도를 보여준다. 도 5는 종래기술의 감지 증폭 회로(10)에서 발생할 수 있는 비정상 동작의 모습을 보여주는 도면이고, 도 6은 본 발명의 실시예에 따른 감지 증폭부(230)를 포함하는 반도체 장치(2)의 개선된 동작을 보여주는 도면이다. 도 4 내지 도 6을 참조하여 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
리드 커맨드(미도시)가 인가되면, 비트 라인 쌍(BL, BLB)의 차지 쉐어링이 일어나고, 상기 비트라인 센스앰프(210)에 의해 비트라인(BL)과 비트라인바(BLB)의 전압 차이가 생성된다. 도 4에서는, 하이 레벨의 데이터가 출력되는 경우를 예시하였다. 리드 동작이므로, 라이트 커맨드에 의해 생성되는 라이트 인에이블 신호(WE)는 디스에이블 되어있다. 제 1 데이터 입출력 라인 쌍(LIO, LIOB) 및 제 2 데이터 입출력 라인 쌍(IO, IOB)은 하이 레벨의 전압으로 프리자치 되어있다. 상기 리드 커맨드가 인가된 후, 소정 시간이 지나면 컬럼 선택신호(YS) 및 센싱 제어신호(EN)가 인에이블된다. 상기 컬럼 선택신호(YS)가 인에이블되면, 상기 비트라인 쌍(BL, BLB)의 데이터가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)으로 인가된다. 상기 센싱 제어신호(EN)가 인에이블되면 상기 감지 증폭부(230)는 상기 제 1 데이터 입출력 라인(LIO, LIOB)의 데이터를 증폭하기 시작한다. 증폭된 데이터는 출력신호로서 상기 제 2 데이터 입출력 라인(IO, IOB)으로 전송됨으로써, 메모리 셀로부터 제 2 데이터 입출력 라인(IO, IOB)까지 데이터 전송이 이루어진다.
그러나, PVT 변동 및 기타 다른 동작적 및/또는 환경적 요인에 의해 상기 컬럼 선택신호(YS) 및 상기 센싱 제어신호(EN)의 인에이블 시점이 변동되는 경우에는 정확한 데이터 증폭이 수행되지 않을 수 있다. 도 5는 상기 컬럼 선택신호(YS)가 상기 센싱 제어신호(EN)보다 늦게 인에이블되는 경우를 도시한다. 상기 컬럼 선택신호(YS)가 정상적인 시점(A)보다 늦은 시점(B)에서 인에이블되는 경우, 비트라인 센스앰프(210)에서 증폭된 데이터가 상기 제 1 데이터 입출력 라인(LIO, LIOB)으로 인가되기 전에, 상기 감지 증폭부가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 데이터를 증폭하기 시작한다. 이 때, 상기 감지 증폭부를 구성하는 트랜지스터들의 문턱전압이 일정하지 않은 경우, 상기 감지 증폭부는 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)이 하이 레벨로 프리차지 되어있음에도 불구하고 상기 제 1 데이터 입출력 라인(LIO)의 전압이 하강할 수 있다. 상기 감지 증폭부는 상기 제 1 데이터 입출력 라인(LIO)의 전압 하강을 마치 로우 레벨의 데이터로 인식하고, 상기 제 1 데이터 입출력 라인(LIOB)의 데이터를 하이 레벨로 인식할 수 있다. 따라서, 원하는 출력 데이터의 레벨과 역전된 레벨의 출력신호(IO)를 생성할 수 있다. 즉, 상기 메모리 셀로부터 출력되어 증폭된 데이터는 하이 레벨이지만, 로우 레벨의 출력신호(IO)가 생성되는 문제점이 발생한다. 도 5에서, 상기 제 2 데이터 입출력 라인(IO)은 하이 레벨을 유지해야 함에도 불구하고, 일정 구간동안 로우 레벨로 하강하였다.
본 발명의 실시예에 따른 반도체 장치(2)는 위와 같은 문제점을 개선할 수 있는 감지 증폭부(230)를 포함한다. 상기 감지 증폭부(230)는 상기 센싱 제어신호(EN)가 인에이블 되더라도 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 레벨 변화가 있을 때, 상기 인에이블 신호(SEN)를 생성하여 증폭 동작을 수행한다. 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)의 레벨 변화는 상기 비트라인 센스앰프(210)에 의해 증폭된 데이터가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)에 인가되었다는 것을 의미한다. 즉, 상기 감지 증폭부(230)는 컬럼 스위치(220)에 의해 증폭된 데이터가 상기 제 1 데이터 입출력 라인 쌍(LIO, LIOB)에 인가된 후에 증폭 동작을 수행하도록 구성되었다. 도 6 에서와 같이, 센싱 제어신호(EN)가 인에이블 되더라도 상기 인에이블 신호(SNE)는 인에이블 되지 않고, 상기 제 1 데이터 입출력 라인(LIOB)의 레벨이 로우 레벨로 변화할 때 상기 인에이블 신호(SEN)가 인에이블된다. 따라서, 컬럼 선택신호(YS)의 생성시점이 상기 센싱 제어신호(EN)의 생성시점보다 늦어진다고 하더라도, 상기 감지 증폭부(230)는 항상 상기 컬럼 선택신호(YS)가 생성된 이후에 증폭동작을 수행할 수 있다. 이에 따라, 도 5에서 도시한 것과 같은 비정상적인 증폭동작을 발생하지 않으며, 정확하고 안정적으로 출력신호를 생성할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1/10: 감지 증폭 회로 2: 반도체 장치
110: 인에이블 신호 생성부 130: 싱크부
150: 센싱부 170: 차단부
210: 비트라인 센스앰프 220: 컬럼 스위치
230: 감지 증폭부 240: 라이트 제어부

Claims (16)

  1. 입력신호의 레벨 변화가 감지되었을 때 인에이블 신호를 생성하는 인에이블 신호 생성부;
    상기 인에이블 신호에 응답하여 센싱전압을 제공하는 싱크부; 및
    상기 센싱전압 및 상기 입력신호에 응답하여 출력신호를 생성하는 센싱부를 포함하는 감지 증폭 회로.
  2. 제 1 항에 있어서,
    상기 인에이블 신호 생성부는 센싱 제어신호를 수신하고, 상기 입력신호의 레벨 변화가 감지되었을 때 상기 센싱 제어신호를 상기 인에이블 신호로 제공하는 감지 증폭 회로.
  3. 제 2 항에 있어서,
    상기 센싱 제어신호가 디스에이블 되었을 때 상기 센싱 전압이 상기 센싱부로 제공되는 것을 차단하는 차단부를 더 포함하는 감지 증폭 회로.
  4. 제 2 항에 있어서,
    상기 입력신호는 입력신호 쌍이고,
    상기 인에이블 신호 생성부는 상기 입력신호 쌍 중 하나의 레벨이 소정 레벨로 변화하면 상기 센싱 제어신호를 상기 인에이블 신호로 제공하는 감지 증폭 회로.
  5. 입력신호에 응답하여 센싱 제어신호로부터 인에이블 신호를 생성하는 인에이블 신호 생성부;
    상기 인에이블 신호에 응답하여 센싱 전압을 제공하는 싱크부; 및
    상기 센싱 전압 및 상기 입력신호에 응답하여 출력신호를 생성하는 센싱부를 포함하는 감지 증폭 회로.
  6. 제 5 항에 있어서,
    상기 인에이블 신호 생성부는 상기 입력신호의 레벨 변화가 감지되었을 때 상기 센싱 제어신호를 상기 인에이블 신호로 제공하는 감지 증폭 회로.
  7. 제 5 항에 있어서,
    상기 센싱 제어신호가 디스에이블 되었을 때 상기 센싱전압이 상기 센싱부로 제공되는 것을 차단하는 차단부를 더 포함하는 감지 증폭 회로.
  8. 제 5 항에 있어서,
    상기 입력신호는 입력신호 쌍이고,
    상기 인에이블 신호 생성부는 상기 입력신호 쌍 중 하나의 레벨이 소정 레벨로 변화하면 상기 센싱 제어신호를 상기 인에이블 신호로 제공하는 감지 증폭 회로.
  9. 입력신호를 전송하는 제 1 데이터 입출력 라인;
    상기 입력신호의 레벨 변화를 감지하였을 때 인에이블되고, 상기 입력신호를 증폭하여 출력신호를 생성하는 감지 증폭부; 및
    상기 출력신호를 전송하는 제 2 데이터 입출력 라인을 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 감지 증폭부는 상기 입력신호가 제 1 레벨에서 제 2 레벨로 변화하였을 때 인에이블되는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 데이터 입출력 라인은 상기 제 1 레벨로 프리차지되는 반도체 장치.
  12. 메모리 셀 데이터를 증폭하는 비트라인 센스앰프;
    컬럼 선택신호에 응답하여 상기 증폭된 데이터를 제 1 데이터 입출력 라인으로 전송하는 컬럼 스위치; 및
    상기 전송된 데이터에 의해 상기 제 1 데이터 입출력 라인의 레벨이 변화할 때 인에이블되고, 인에이블되었을 때 상기 전송된 데이터를 증폭하여 출력신호를 생성하여 제 2 데이터 입출력 라인으로 출력신호를 전송하는 감지 증폭부를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 감지 증폭부는 상기 전송된 데이터의 레벨 변화를 감지하여 센싱 제어신호로부터 인에이블 신호를 생성하는 인에이블 신호 생성부;
    상기 인에이블 신호에 응답하여 센싱 전압을 제공하는 싱크부; 및
    상기 센싱 전압 및 상기 전송된 데이터에 응답하여 상기 출력신호를 생성하는 센싱부를 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 컬럼 선택신호 및 상기 센싱 제어신호는 동일한 커맨드 신호로부터 생성되고, 상기 컬럼 선택신호 및 상기 센싱 제어신호의 인에이블 시점은 실질적으로 동일한 반도체 장치.
  15. 제 12 항에 있어서,
    상기 감지 증폭부는 상기 전송된 데이터가 제 1 레벨에서 제 2 레벨로 변화하였을 때 인에이블되는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 제 1 데이터 입출력 라인은 상기 제 1 레벨로 프리차지되는 반도체 장치.
KR1020120048125A 2012-05-07 2012-05-07 감지 증폭 회로 및 이를 이용하는 반도체 장치 KR20130124749A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120048125A KR20130124749A (ko) 2012-05-07 2012-05-07 감지 증폭 회로 및 이를 이용하는 반도체 장치
US13/604,472 US9536576B2 (en) 2012-05-07 2012-09-05 Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal
CN201210555738.5A CN103390420B (zh) 2012-05-07 2012-12-19 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048125A KR20130124749A (ko) 2012-05-07 2012-05-07 감지 증폭 회로 및 이를 이용하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20130124749A true KR20130124749A (ko) 2013-11-15

Family

ID=49512415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048125A KR20130124749A (ko) 2012-05-07 2012-05-07 감지 증폭 회로 및 이를 이용하는 반도체 장치

Country Status (3)

Country Link
US (1) US9536576B2 (ko)
KR (1) KR20130124749A (ko)
CN (1) CN103390420B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114561A (ko) * 2017-04-10 2018-10-19 에스케이하이닉스 주식회사 증폭기 및 이를 이용한 반도체 장치
US10262732B2 (en) * 2017-08-03 2019-04-16 Winbond Electronics Corp. Programmable array logic circuit and operating method thereof
US10651832B2 (en) * 2018-08-10 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060132249A (ko) 2005-06-17 2006-12-21 삼성전자주식회사 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치.
KR100766374B1 (ko) 2006-03-06 2007-10-11 주식회사 하이닉스반도체 반도체 메모리의 센스앰프 스트로브 신호 생성장치 및 방법
KR100995656B1 (ko) * 2007-09-04 2010-11-19 주식회사 하이닉스반도체 리시버 회로
KR100876900B1 (ko) * 2007-12-05 2009-01-07 주식회사 하이닉스반도체 센스 앰프와 그의 구동 방법
US20090251981A1 (en) * 2008-04-08 2009-10-08 Po-Hao Huang Memory with a fast stable sensing amplifier
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
KR101477045B1 (ko) * 2008-10-27 2014-12-30 삼성전자주식회사 커플링 노이즈를 차단하는 가변 저항 메모리 장치
KR101062856B1 (ko) * 2009-12-28 2011-09-07 주식회사 하이닉스반도체 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
CN102290096A (zh) * 2010-06-18 2011-12-21 黄效华 静态随机存取存储器的译码和逻辑控制电路
KR101143471B1 (ko) * 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
CN103390420A (zh) 2013-11-13
US9536576B2 (en) 2017-01-03
CN103390420B (zh) 2018-09-04
US20130294185A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
KR102408427B1 (ko) 증폭기 회로
KR101053525B1 (ko) 감지 증폭기 및 이를 이용한 반도체 집적회로
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
KR102163523B1 (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
US20110141830A1 (en) Semiconductor memory device and method for operating the same
KR20130124749A (ko) 감지 증폭 회로 및 이를 이용하는 반도체 장치
KR101949501B1 (ko) 반도체 장치 및 이를 위한 데이터 출력 회로
KR100434515B1 (ko) 전류감지 회로용 능동 부하 회로를 구비하는 반도체메모리장치
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
CN111383675B (zh) 集成电路和存储器
KR102280332B1 (ko) 센스앰프 및 이를 포함하는 반도체 장치
KR20010058203A (ko) 래치형 센스 앰프
KR101033466B1 (ko) 반도체 메모리 장치의 테스트 회로 및 방법
KR100425476B1 (ko) 안정적인 입출력라인 센싱제어 스킴을 갖는 반도체메모리장치 및 이의 센싱제어 방법
US9479170B2 (en) Buffer circuit and operation method thereof
US9311974B1 (en) Input/output strobe pulse control circuit and semiconductor memory device including the same
KR20130043475A (ko) 데이터 전달 회로 및 이를 이용한 반도체 장치
KR102507170B1 (ko) 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로
KR100743650B1 (ko) 반도체 메모리 장치의 비트 라인 감지 증폭기 및 비트 라인감지 증폭 방법
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
KR102083318B1 (ko) 반도체 장치
KR100945936B1 (ko) 센스앰프 제어회로
KR20080010164A (ko) 안정적 동작을 위한 전류 감지 증폭기
KR20070101073A (ko) 반도체 메모리 장치의 저전력 및 고속 동작을 위한 입출력감지 증폭기
KR20150092476A (ko) 데이터 감지 회로 및 이를 이용하는 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid