KR20130043475A - 데이터 전달 회로 및 이를 이용한 반도체 장치 - Google Patents

데이터 전달 회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20130043475A
KR20130043475A KR1020110107636A KR20110107636A KR20130043475A KR 20130043475 A KR20130043475 A KR 20130043475A KR 1020110107636 A KR1020110107636 A KR 1020110107636A KR 20110107636 A KR20110107636 A KR 20110107636A KR 20130043475 A KR20130043475 A KR 20130043475A
Authority
KR
South Korea
Prior art keywords
voltage level
data line
data
line
lineb
Prior art date
Application number
KR1020110107636A
Other languages
English (en)
Inventor
조미현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110107636A priority Critical patent/KR20130043475A/ko
Priority to US13/340,865 priority patent/US8730749B2/en
Publication of KR20130043475A publication Critical patent/KR20130043475A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Dram (AREA)

Abstract

리드 신호가 활성화되면 제 1 데이터 라인의 전압 레벨을 감지 및 증폭하여 제 2 데이터 라인에 전달하며, 상기 제 2 데이터 라인의 전압 레벨이 설정된 전압 레벨이상으로 증폭되는 것을 방지하는 리드 데이터 전달부, 및 라이트 신호의 활성화 구간동안 상기 제 2 데이터 라인의 전압 레벨을 상기 제 1 데이터 라인으로 전달하는 라이트 데이터 전달부를 포함한다.

Description

데이터 전달 회로 및 이를 이용한 반도체 장치{Data Transmission Circuit of Semiconductor Memory Apparatus}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 전달 회로에 관한 것이다.
반도체 메모리 장치는 외부에서 입력 받은 데이터를 저장하고, 내부에 저장된 데이터를 외부로 출력하는 동작을 수행한다.
도 1은 일반적인 반도체 메모리 장치를 도시한 것으로, 반도체 메모리 장치는 데이터 저장 영역(10), 데이터 전달 회로(20), 및 데이터 입출력 회로(30)를 포함한다.
상기 데이터 저장 영역(10)은 제 1 및 제 2 데이터 라인(S_Line, S_LineB)을 통해 전달받은 데이터를 저장하거나, 저장된 데이터를 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)을 통해 출력한다.
상기 데이터 전달 회로(20)는 리드 동작시(READ) 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)을 통해 전달받은 데이터를 제 3 및 제 4 데이터 라인(L_Line, L_LineB)에 전달한다. 또한, 상기 데이터 전달 회로(20)는 라이트 동작시(WRITE) 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)을 통해 전달받은 데이터를 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)에 전달한다.
상기 데이터 입출력 회로(30)는 외부에서 입력되는 데이터(Data_in)를 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)에 전달하고, 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)을 통해 전달받은 데이터(Data_out)를 외부로 출력한다.
상기 데이터 저장 영역(10)에서 출력된 데이터 즉, 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)의 전압 차는 상기 데이터 전달 회로(20)에서 감지 및 증폭하여 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)을 통해 출력된다. 한편, 상기 데이터 입출력 회로(30)는 외부로부터 입력된 데이터(Data_in)를 즉, 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)의 전압 차를 상기 데이터 전달 회로(20)에 전달하고, 상기 데이터 전달 회로(20)는 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)의 전압 차를 상기 제 1 및 제 2 데이터 라인(L_Line, L_LineB)에 전달한다.
일반적으로, 상기 데이터 전달 회로(20)는 상기 데이터 입출력 회로(30)보다 상기 데이터 저장 영역(10)에 가깝게 배치된다. 그러므로, 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)의 길이는 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)보다 짧다. 다시 설명하면, 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)의 로딩(loading)은 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)의 로딩보다 작다.
결국, 상기 데이터 전달 회로(20)는 라이트 동작시 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)의 전압 레벨차를 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)에 전달한다. 또한 상기 데이터 전달 회로(20)는 리드 동작시 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)의 전압 레벨차를 감지하고 증폭하여 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)에 전달한다.
이때, 상기 데이터 전달 회로(20)는 리드 동작시 리드 신호(READ)의 활성화 구간동안 상기 제 1 및 제 2 데이터 라인(S_Line, S_LineB)의 전압 차를 감지하고 증폭하는 동작을 수행한다. 그러므로, 상기 데이터 전달 회로(20)는 리드 동작시 상기 제 3 및 제 4 데이터 라인(L_Line, L_LineB)의 전압 레벨차가 필요 레벨이상 벌어져도 상기 리드 신호(READ)의 활성화 구간동안 감지 및 증폭 동작을 계속 수행한다.
본 발명은 전류량 소모를 줄일 수 있는 데이터 전달 회로 및 이를 이용한 반도체 장치를 제공한다.
본 발명의 실시예에 따른 데이터 전달 회로는 리드 신호가 활성화되면 제 1 데이터 라인의 전압 레벨을 감지 및 증폭하여 제 2 데이터 라인에 전달하며, 상기 제 2 데이터 라인의 전압 레벨이 설정된 전압 레벨이상으로 증폭되는 것을 방지하는 리드 데이터 전달부, 및 라이트 신호의 활성화 구간동안 상기 제 2 데이터 라인의 전압 레벨을 상기 제 1 데이터 라인으로 전달하는 라이트 데이터 전달부를 포함한다.
본 발명의 다른 실시예에 따른 데이터 전달 회로는 리드 동작시 제 1 데이터 라인쌍의 전압 레벨차를 감지 및 증폭하여 제 2 데이터 라인쌍에 전달하며, 상기 제 2 데이터 라인쌍의 전압 레벨차가 설정된 전압 레벨차이상으로 증폭되는 것을 방지하는 리드 데이터 전달부, 및 라이트 동작시 상기 제 2 데이터 라인쌍의 전압 레벨차를 상기 제 1 데이터 라인쌍에 전달하는 라이트 데이터 전달부를 포함한다.
본 발명의 또 다른 실시예에 따른 데이터 전달 회로는 리드 동작시 제 1 데이터 라인 레벨에 응답하여 프리차지 전압 레벨인 상기 제 2 데이터 라인의 전압 레벨을 변화시키며, 상기 제 2 데이터 라인의 전압 레벨 변화폭이 설정된 전압 레벨 변화 폭 이하가 되도록 제어하는 리드 데이터 전달부를 포함한다.
본 발명에 따른 반도체 장치는 로딩(loading)이 작은 제 1 라인에서 로딩이 큰 제 2 라인으로 신호를 전달할 경우 상기 제 1 라인의 전압 레벨에 응답하여 상기 제 2 라인의 전압 레벨을 높이거나 낮추는 감지 증폭부, 및 상기 제 2 라인의 전압 레벨이 설정된 전압 레벨이상 또는 이하가 될 경우 상기 감지 증폭부와 상기 제 2 라인을 분리시키는 증폭 제한부를 포함한다.
본 발명에 따른 데이터 전달 회로 및 이를 이용한 반도체 장치는 로딩(loading)의 크기가 서로 다른 데이터 라인 또는 신호 라인간에 데이터 또는 신호 전달시, 데이터 라인 및 신호 라인의 전압 레벨을 감지 및 증폭하는 데 소모되는 전류량을 줄일 수 있다.
도 1은 일반적인 반도체 메모리 장치의 구성도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 데이터 전달 회로의 구성도이다.
본 발명의 실시예에 따른 데이터 전달 회로 및 이를 이용한 반도체 장치는 도 2에 도시된 바와 같이, 리드 데이터 전달부(210), 및 라이트 데이터 전달부(220)를 포함한다.
상기 리드 데이터 전달부(210)는 리드 동작시 즉, 리드 신호(READ)가 활성화되면 제 1 데이터 라인들(S_Line, S_LineB)의 전압 레벨을 감지하고 증폭하여 제 2 데이터 라인들(L_Line, L_LineB)에 전달하며, 상기 제 2 데이터 라인들(L_Line, L_LineB)의 전압 레벨이 설정된 전압 레벨이상 또는 이하로 증폭되는 것을 방지한다. 예를 들어, 상기 리드 데이터 전달부(210)는 제 1 데이터 라인쌍(S_Line, S_LineB)의 전압 레벨차를 감지 및 증폭하여 제 2 데이터 라인쌍(L_Line, L_LineB)에 전달한다. 또한 상기 리드 데이터 전달부(210)는 상기 제 2 데이터 라인쌍(L_Line, L_LineB)의 전압 레벨차가 설정된 전압 레벨차 이상으로 증폭되는 것을 방지한다. 이때, 상기 제 1 데이터 라인들(S_Line, S_LineB)은 상기 제 1 데이터 라인쌍(S_Line, S_LineB)으로 표현하며, 제 1 데이터 라인(S_Line) 및 제 1 데이터 라인바(S_LineB)를 포함한다. 또한 상기 제 2 데이터 라인들(L_Line, L_LineB)은 상기 제 2 데이터 라인쌍(L_Line, L_LineB)으로 표현하며, 제 2 데이터 라인(L_Line) 및 제 2 데이터 라인바(L_LineB)를 포함한다.
상기 라이트 데이터 전달부(220)는 라이트 동작시, 즉 라이트 신호(WRITE)의 활성화 구간동안 상기 제 2 데이터 라인들(L_Line, L_LineB)의 전압 레벨을 상기 제 1 데이터 라인들(S_Line, S_LineB)으로 전달한다. 예를 들어, 상기 라이트 데이터 전달부(220)는 상기 제 2 데이터 라인쌍(L_Line, L_LineB)의 전압 레벨차를 상기 제 1 데이터 라인쌍(S_Line, S_LineB)으로 전달한다. 이때, 상기 제 1 데이터 라인쌍(S_Line, S_LineB)의 길이는 상기 제 2 데이터 라인쌍(L_Line, L_LineB)의 길이보다 짧다. 그러므로, 상기 제 1 데이터 라인쌍(S_Line, S_LineB)은 상기 제 2 데이터 라인쌍(L_Line, L_LineB)보다 로딩(loading)이 작다.
상기 리드 데이터 전달부(210)는 감지 증폭부(211), 및 증폭 제한부(212)를 포함한다.
상기 감지 증폭부(211)는 상기 리드 신호(READ)의 활성화 구간동안 상기 제 1 데이터 라인들(S_Line, S_LineB)의 전압 레벨을 감지 및 증폭하여 상기 제 2 데이터 라인들(L_Line, L_LineB)에 전달한다. 상세히 설명하면, 상기 감지 증폭부(211)는 상기 리드 신호(READ)의 활성화 구간동안 상기 제 1 데이터 라인들(S_Line, S_LineB)의 전압 레벨에 응답하여 접속 노드들(node_A, node_B)의 전압 레벨을 결정한다. 예를 들어, 상기 감지 증폭부(211)는 상기 리드 신호(READ)의 활성화 구간동안 상기 제 1 데이터 라인들(S_Line, S_LineB)의 전압 레벨이 높아질수록 상기 접속 노드들(node_A, node_B)의 전압 레벨을 낮춘다.
도 2에 개시된 상기 감지 증폭부(211)는 상기 리드 신호(READ)의 활성화 구간동안 상기 제 1 데이터 라인쌍(S_Line, S_LineB)의 전압 차를 감지 및 증폭하여 제 1 및 제 2 접속 노드(node_A, noed_B)에 전달한다. 이때, 상기 제 1 데이터 라인쌍(S_Line, S_LineB)은 제 1 데이터 라인(S_Line), 및 제 1 데이터 라인바(S_LineB)를 포함한다. 상기 제 제 2 데이터 라인쌍(L_Line, L_LineB)은 제 2 데이터 라인(L_Line), 및 제 2 데이터 라인바(L_LineB)를 포함한다. 예를 들어, 상기 감지 증폭부(211)는 상기 제 1 데이터 라인(S_Line)의 전압 레벨이 높아질수록 상기 제 1 접속 노드(node_A)의 전압 레벨을 낮춘다. 또한 상기 감지 증폭부(211)는 상기 제 1 데이터 라인바(S_LineB)의 전압 레벨이 높아질수록 상기 제 2 접속 노드(node_B)의 전압 레벨을 낮춘다.
상기 감지 증폭부(211)는 제 1 내지 제 3 트랜지스터(N11, N12, N13)를 포함한다. 상기 제 1 트랜지스터(N11)는 게이트에 상기 리드 신호(READ)를 입력 받고 소오스에 접지단(VSS)이 연결된다. 상기 제 2 트랜지스터(N12)는 게이트에 상기 제 1 데이터 라인(S_Line)이 연결되고, 드레인에 상기 제 1 접속 노드(node_A)가 연결되며, 소오스에 상기 제 1 트랜지스터(N11)의 드레인이 연결된다. 상기 제 3 트랜지스터(N13)는 게이트에 상기 제 1 데이터 라인바(S_LineB)가 연결되고, 드레인에 상기 제 2 접속 노드(node_B)에 연결되며, 소오스에 상기 제 1 트랜지스터(N11)의 드레인이 연결된다.
상기 증폭 제한부(212)는 상기 제 2 데이터 라인들(L_Line, L_LineB)과 상기 접속 노드들(node_A, node_B)을 연결시키며, 상기 제 2 데이터 라인들(L_Line, L_LineB)의 전압 레벨이 상기 설정된 전압 레벨이상 또는 이하가 되면 상기 제 2 데이터 라인들(L_Line, L_LineB)과 상기 접속 노드들(node_A, node_B)을 분리시킨다. 예를 들어, 상기 증폭 제한부(212)는 상기 제 2 데이터 라인쌍(L_Line, L_LineB)의 전압 레벨 차가 상기 설정된 전압 레벨차 이상이면 상기 제 2 데이터 라인쌍(L_Line, L_LineB)과 상기 제 1 및 제 2 접속 노드(node_A, node_B)를 분리시킨다.
도 2에 개시된 증폭 제한부(212)는 제 4 및 제 5 트랜지스터(N14, N15)를 포함한다. 상기 제 4 트랜지스터(N14)는 드레인과 소오스에 각각 상기 감지 증폭부(211)와 상기 제 2 데이터 라인바(L_LineB)가 연결되고, 게이트에 상기 제 2 데이터 라인바(L_LineB)가 연결된다. 상기 제 5 트랜지스터(N15)는 드레인과 소오스에 각각 상기 감지 증폭부(211)와 상기 제 2 데이터 라인(L_Line)이 연결되고, 게이트에 상기 제 2 데이터 라인(L_Line)이 연결된다. 더욱 상세하게는 상기 제 4 트랜지스터(N14)는 드레인과 소오스에 각각 상기 제 1 접속 노드(node_A)와 상기 제 2 데이터 라인바(L_LineB)가 연결되고, 게이트에 상기 제 2 데이터 라인바(L_LineB)가 연결된다. 상기 제 5 트랜지스터(N15)는 드레인과 소오스에 각각 상기 제 2 접속 노드(node_B)와 상기 제 2 데이터 라인(L_Line)이 연결되고, 게이트에 상기 제 2 데이터 라인(L_Line)이 연결된다. 이와 같이, 상기 증폭 제한부(212)는 다이오드 형태의 트랜지스터(N14, N15)를 포함한다.
상기 라이트 데이터 전달부(220)는 제 1 및 제 2 데이터 전송부(221, 222)를 포함한다.
상기 제 1 데이터 전송부(221)는 상기 라이트 신호(WRITE)의 활성화 구간동안 상기 제 1 데이터 라인(S_Line)과 상기 제 2 데이터 라인(L_Line)을 연결시킨다.
상기 제 1 데이터 전송부(221)는 제 6 트랜지스터(N16)를 포함한다. 상기 제 6 트랜지스터(N16)는 게이트에 상기 라이트 신호(WRITE)를 입력 받고 드레인과 소오스에 각각 상기 제 1 데이터 라인(S_Line) 및 상기 제 2 데이터 라인(L_Line)이 연결된다.
상기 제 2 데이터 전송부(222)는 상기 라이트 신호(WRITE)의 활성화 구간동안 상기 제 1 데이터 라인바(S_LineB)와 상기 제 2 데이터 라인바(L_LineB)를 연결시킨다.
상기 제 2 데이터 전송부(222)는 제 7 트랜지스터(N17)를 포함한다. 상기 제 7 트랜지스터(N17)는 게이트에 상기 라이트 신호(WRITE)를 입력 받고 드레인과 소오스에 각각 상기 제 1 데이터 라인바(S_LineB) 및 상기 제 2 데이터 라인바(L_LineB)가 연결된다.
이와 같이 구성된 본 발명의 실시예에 따른 데이터 전달 회로 및 이를 이용한 반도체 장치의 동작을 설명한다.
본 발명의 실시예에 따른 데이터 전달 회로(200)는 도 1에 개시된 반도체 메모리 장치의 데이터 전달 회로(20) 대신 배치될 수 있다.
본 발명의 실시예에 따른 데이터 전달 회로(200)는 데이터 입출력 회로(30)보다 데이터 저장 영역(10)에 가깝게 배치될 수 있다. 그러므로, 제 1 데이터 라인(S_Line) 및 제 1 데이터 라인바(S_LineB)의 길이보다 제 2 데이터 라인(L_Line) 및 제 2 데이터 라인바(L_LineB)의 길이가 더 길다. 따라서, 상기 제 1 데이터 라인(S_Line) 및 상기 제 1 데이터 라인바(S_LineB)의 로딩(loading)은 상기 제 2 데이터 라인(L_Line) 및 상기 제 2 데이터 라인바(L_LineB)의 로딩보다 작다.
라이트 동작시 즉, 데이터(Data_in)가 입력될 경우 상기 데이터 입출력 회로(30), 상기 제 2 데이터 라인(L_Line) 및 상기 제 2 데이터 라인바(L_LineB)를 통해 전달된 데이터는 상기 데이터 전달 회로(200)에 입력된다.
도 2를 참조하면, 라이트 동작시 활성화되는 라이트 신호(WRITE)의 활성화 구간동안 라이트 데이터 전달부(220)는 제 6 트랜지스터(N16)를 통해 상기 제 1 데이터 라인(S_Line)과 상기 제 2 데이터 라인(L_Line)을 연결시키며, 제 7 트랜지스터(N17)를 통해 상기 제 1 데이터 라인바(S_LineB)와 상기 제 2 데이터 라인바(L_LineB)를 연결시킨다. 라이트 동작시에는 로딩이 큰 쪽(상기 제 2 데이터 라인(L_Line) 및 상기 제 2 데이터 라이바(L_LineB))에서 로딩이 작은 쪽(상기 제 1 데이터 라인(S_Line) 및 상기 제 1 데이터 라인바(S_LineB))으로 데이터가 전달된다. 그러므로, 반도체 메모리 장치의 라이트 동작시 로딩 크기가 서로 다른 데이터 라인간의 데이터를 전달할 경우 데이터를 감지 및 증폭시켜 전달하는 상기 데이터 전달 회로(200)의 동작은 불필요하다.
상기 데이터 전달 회로(200), 상기 제 1 데이터 라인(S_Line), 및 상기 제 1 데이터 라인바(S_LineB)를 통해 전달되는 데이터는 데이터 저장 영역(10)에 저장된다.
리드 동작시, 즉, 데이터(Data_out)가 출력될 경우 상기 데이터 저장 영역(10)에 저장된 데이터는 상기 제 1 데이터 라인(S_Line) 및 상기 제 1 데이터 라인바(S_LineB)를 통해 상기 데이터 전달 회로(200)에 전달된다.
상기 데이터 전달 회로(200)는 상기 제 1 데이터 라인(S_Line) 및 상기 제 1 데이터 라인바(S_LineB)를 통해 입력된 데이터 즉, 상기 제 1 데이터 라인(S_Line) 및 상기 제 1 데이터 라인바(S_LineB)의 전압 레벨차를 감지하고 증폭하여 상기 제 2 데이터 라인(L_Line) 및 상기 제 2 데이터 라인바(L_LineB)에 전달한다. 로딩이 작은 쪽(S_Line, S_LineB)에서 로딩이 큰 쪽(L_Line, L_LineB)으로 데이터를 전달할 경우 상기 데이터 전달 회로(200)는 데이터의 정상적인 전달을 위해 데이터를 감지하고 증폭한다.
더욱 상세히 설명하면, 상기 데이터 전달 회로(200)의 리드 데이터 전달부(210)는 감지 증폭부(211)와 증폭 제한부(212)를 포함한다.
상기 감지 증폭부(211)는 상기 제 1 데이터 라인(S_Line)의 전압 레벨에 응답하여 제 1 접속 노드(node_A)의 전압 레벨을 낮춘다. 또한 상기 감지 증폭부(211)는 상기 제 1 데이터 라인바(S_LineB)의 전압 레벨에 응답하여 제 2 접속 노드(node_B)의 전압 레벨을 낮춘다. 예를 들어, 상기 감지 증폭부(211)는 상기 제 1 데이터 라인(S_Line)의 전압 레벨이 높아질수록 상기 제 1 접속 노드(node_A)의 전압 레벨을 낮춘다. 또한 상기 감지 증폭부(211)는 상기 제 1 데이터 라인바(S_LineB)의 전압 레벨이 높아질수록 상기 제 2 접속 노드(node_B)의 전압 레벨을 낮춘다.
상기 증폭 제한부(212)는 상기 제 1 접속 노드(node_A)와 상기 제 2 데이터 라인바(L_LineB)를 연결시키다가 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨이 설정된 전압 레벨 이하가 되면 상기 제 1 접속 노드(node_A)와 상기 제 2 데이터 라인바(L_LineB)를 분리시킨다. 또한 상기 증폭 제한부(212)는 상기 제 2 접속 노드(node_B)와 제 2 데이터 라인(L_Line)을 연결시키다가 상기 제 2 데이터 라인(L_Line)의 전압 레벨이 설정된 전압 레벨 이하가 되면 상기 제 2 접속 노드(node_B)와 상기 제 2 데이터 라인(L_Line)을 분리시킨다. 따라서, 상기 제 1 및 제 2 접속 노드(node_A, node_B)와 상기 제 2 데이터 라인(L_Line), 및 상기 제 2 데이터 라인바(L_LineB)가 분리되면 상기 제 2 데이터 라인(L_Line), 및 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨이 필요이상 떨어지지 않아 리드 동작시 소모되는 전류량은 줄어든다.
정리하면, 상기 증폭 제한부(212)는 상기 제 2 데이터 라인(L_Line)과 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨차가 설정된 전압 레벨 차 즉, 전압 레벨 변화폭 이상이 되면 상기 제 2 데이터 라인(L_Line) 및 상기 제 2 데이터 라인바(L_LineB)를 상기 제 1 및 제 2 접속 노드(node_A, node_B)를 분리시킨다. 따라서 상기 증폭 제한부(212)는 상기 제 2 데이터 라인(L_Line)과 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨차가 설정된 전압 레벨 차 즉, 전압 레벨 변화폭 이하가 되도록 제어한다. 이때, 상기 제 2 데이터 라인(L_Line)과 상기 제 2 데이터 라인바(L_LineB)는 리드 동작 또는 라이트 동작이전에 특정 레벨로 프리차지(precharge)될 수 있다.
본 발명의 실시예에 따른 데이터 전달 회로(200)는 반도체 메모리 장치에 이용될 수도 있고, 신호를 전달하는 회로이면 어디에든 이용될 수 있다.
예를 들어, 라인간의 길이가 서로 다른 반도체 장치에서 로딩이 작은 라인으로부터 로딩이 큰 라인으로 신호를 전달할 경우 본 발명의 실시예에 따른 데이터 전달 회로를 이용할 수 있다.
또한 본 발명의 실시예에 따른 데이터 전달 회로는 제 1 데이터 라인(S_Line) 및 제 1 데이터 라인바(S_LineB)의 전압 레벨에 응답하여 프리차지 전압 레벨인 제 2 데이터 라인(L_Line) 및 제 2 데이터 라인바(L_LineB)의 전압 레벨을 낮추고, 상기 제 2 데이터 라인(L_Line)과 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨이 설정된 전압 레벨이하가 되지 않도록 제어한다.
하지만, 당업자라면 제 1 데이터 라인(S_Line) 및 제 1 데이터 라인바(S_LineB)의 전압 레벨에 응답하여 프리차지 전압 레벨인 제 2 데이터 라인(L_Line) 및 제 2 데이터 라인바(L_LineB)의 전압 레벨을 높이고, 상기 제 2 데이터 라인(L_Line)과 상기 제 2 데이터 라인바(L_LineB)의 전압 레벨이 설정된 전압 레벨이상이 되지 않도록 하는 실시예를 용이하게 생각할 수 있을 것이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (16)

  1. 리드 신호가 활성화되면 제 1 데이터 라인의 전압 레벨을 감지 및 증폭하여 제 2 데이터 라인에 전달하며, 상기 제 2 데이터 라인의 전압 레벨이 설정된 전압 레벨이상으로 증폭되는 것을 방지하는 리드 데이터 전달부; 및
    라이트 신호의 활성화 구간동안 상기 제 2 데이터 라인의 전압 레벨을 상기 제 1 데이터 라인으로 전달하는 라이트 데이터 전달부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  2. 제 1 항에 있어서,
    상기 리드 데이터 전달부는
    상기 리드 신호의 활성화 구간동안 상기 제 1 데이터 라인의 전압 레벨을 감지 및 증폭하여 상기 제 2 데이터 라인에 전달하는 감지 증폭부, 및
    상기 제 2 데이터 라인의 전압 레벨이 상기 설정된 전압 레벨이상 또는 이하가 되면 상기 감지 증폭부와 상기 제 2 데이터 라인을 분리시키는 증폭 제한부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  3. 제 2 항에 있어서,
    상기 감지 증폭부는
    상기 리드 신호의 활성화 구간동안 상기 제 1 데이터 라인의 전압 레벨에 응답하여 접속 노드의 전압 레벨을 결정하는 것을 특징으로 하는 데이터 전달 회로.
  4. 제 3 항에 있어서,
    상기 증폭 제한부는
    상기 제 2 데이터 라인과 상기 접속 노드를 연결시키며, 상기 제 2 데이터 라인의 전압 레벨이 상기 설정된 전압 레벨이상 또는 이하가 되면 상기 접속 노드와 상기 제 2 데이터 라인을 분리시키는 것을 특징으로 하는 데이터 전달 회로.
  5. 제 4 항에 있어서,
    상기 증폭 제한부는
    드레인과 소오스가 각각 상기 감지 증폭부와 상기 제 2 데이터 라인에 연결되고, 게이트가 상기 데이터 라인에 연결된 트랜지스터를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  6. 리드 동작시 제 1 데이터 라인쌍의 전압 레벨차를 감지 및 증폭하여 제 2 데이터 라인쌍에 전달하며, 상기 제 2 데이터 라인쌍의 전압 레벨차가 설정된 전압 레벨차이상으로 증폭되는 것을 방지하는 리드 데이터 전달부; 및
    라이트 동작시 상기 제 2 데이터 라인쌍의 전압 레벨차를 상기 제 1 데이터 라인쌍에 전달하는 라이트 데이터 전달부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  7. 제 6 항에 있어서,
    상기 제 1 데이터 라인쌍의 길이는 상기 제 2 데이터 라인쌍의 길이보다 짧은 것을 특징으로 하는 데이터 전달 회로.
  8. 제 6 항에 있어서,
    상기 리드 데이터 전달부는
    리드 신호의 활성화 구간 상기 제 1 데이터 라인쌍의 전압 레벨 차를 감지 및 증폭하여 접속 노드에 전달하는 감지 증폭부, 및
    상기 제 2 데이터 라인쌍의 전압 레벨 차가 상기 설정된 전압 레벨 차이상이면 상기 접속 노드와 상기 제 2 데이터 라인쌍을 분리시키는 증폭 제한부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  9. 제 8 항에 있어서,
    상기 증폭 제한부는
    드레인과 소오스가 각각 상기 감지 증폭부와 상기 제 2 데이터 라인에 연결되고, 게이트가 상기 데이터 라인에 연결된 트랜지스터를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  10. 리드 동작시 제 1 데이터 라인 레벨에 응답하여 프리차지 전압 레벨인 상기 제 2 데이터 라인의 전압 레벨을 변화시키며, 상기 제 2 데이터 라인의 전압 레벨 변화폭이 설정된 전압 레벨 변화 폭 이하가 되도록 제어하는 리드 데이터 전달부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  11. 제 10 항에 있어서,
    리드 신호의 활성화 구간 상기 제 1 데이터 라인의 전압 레벨을 감지 및 증폭하여 접속 노드의 전압 레벨을 변화시키는 감지 증폭부, 및
    상기 제 2 데이터 라인의 전압 레벨이 상기 설정된 전압 레벨 변화폭 이하이면 상기 접속 노드와 상기 제 2 데이터 라인을 연결시키고, 상기 제 2 데이터 라인의 전압 레벨이 상기 설정된 전압 레벨 변화 폭 이상이면 상기 접속 노드와 상기 제 2 데이터 라인을 분리시키는 증폭 제한부를 포함하는 것을 특징으로 하는 데이터 전달 회로.
  12. 제 11 항에 있어서,
    상기 증폭 제한부는
    상기 접속 노드와 상기 제 2 데이터 라인 사이에 연결된 다이오드 형태의 트랜지스터를 포함하는 것을 특징으로 하는 데이터 전달 회로,
  13. 로딩(loading)이 작은 제 1 라인에서 로딩이 큰 제 2 라인으로 신호를 전달할 경우 상기 제 1 라인의 전압 레벨에 응답하여 상기 제 2 라인의 전압 레벨을 높이거나 낮추는 감지 증폭부; 및
    상기 제 2 라인의 전압 레벨이 설정된 전압 레벨이상 또는 이하가 될 경우 상기 감지 증폭부와 상기 제 2 라인을 분리시키는 증폭 제한부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 감지 증폭부는
    상기 제 1 라인의 전압 레벨에 응답하여 접속 노드의 전압 레벨을 높이거나 낮추는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 증폭 제한부는
    상기 제 2 라인의 전압 레벨이 설정된 전압 레벨이상 또는 이하가 될 경우 상기 접속 노드와 상기 제 2 라인을 분리시키는 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 증폭 제한부는
    드레인과 소오스가 상기 접속 노드와 상기 제 2 라인에 연결되고, 게이트가 상기 제 2 라인에 연결된 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020110107636A 2011-10-20 2011-10-20 데이터 전달 회로 및 이를 이용한 반도체 장치 KR20130043475A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110107636A KR20130043475A (ko) 2011-10-20 2011-10-20 데이터 전달 회로 및 이를 이용한 반도체 장치
US13/340,865 US8730749B2 (en) 2011-10-20 2011-12-30 Data transmission circuit and semiconductor apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110107636A KR20130043475A (ko) 2011-10-20 2011-10-20 데이터 전달 회로 및 이를 이용한 반도체 장치

Publications (1)

Publication Number Publication Date
KR20130043475A true KR20130043475A (ko) 2013-04-30

Family

ID=48135876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110107636A KR20130043475A (ko) 2011-10-20 2011-10-20 데이터 전달 회로 및 이를 이용한 반도체 장치

Country Status (2)

Country Link
US (1) US8730749B2 (ko)
KR (1) KR20130043475A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017375A (ko) * 2014-08-05 2016-02-16 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR20190108550A (ko) * 2015-11-25 2019-09-24 마이크론 테크놀로지, 인크. 싱글-엔드형 메인 ｉ/ｏ 라인을 갖는 반도체 디바이스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482405B1 (ko) * 2002-11-01 2005-04-14 삼성전자주식회사 계층구조의 데이터 입출력 라인을 갖는 반도체 메모리장치및 그 프리차지방법
KR100555568B1 (ko) * 2004-08-03 2006-03-03 삼성전자주식회사 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치
KR101068340B1 (ko) * 2010-05-28 2011-09-28 주식회사 하이닉스반도체 집적 회로 및 반도체 메모리 장치
KR101143471B1 (ko) * 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017375A (ko) * 2014-08-05 2016-02-16 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
US11094276B2 (en) 2014-08-05 2021-08-17 Samsung Display Co., Ltd. Gate driver, display apparatus including the same and method of driving display panel using the same
KR20190108550A (ko) * 2015-11-25 2019-09-24 마이크론 테크놀로지, 인크. 싱글-엔드형 메인 ｉ/ｏ 라인을 갖는 반도체 디바이스

Also Published As

Publication number Publication date
US8730749B2 (en) 2014-05-20
US20130100753A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
KR20140002184A (ko) 반도체 메모리 장치
US20150255128A1 (en) Amplifying circit and semiconductor memory device inclding the same
US20100020626A1 (en) Input/output line sense amplifier and semiconductor memory device using the same
KR20160018225A (ko) 반도체 메모리 장치
CN110277111B (zh) 感测放大器和使用感测放大器的半导体存储装置
KR20130043475A (ko) 데이터 전달 회로 및 이를 이용한 반도체 장치
US6879533B2 (en) Integrated circuit memory devices including active load circuits and related methods
US9536576B2 (en) Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal
KR20150064880A (ko) 반도체 장치 및 그의 구동방법
US8830768B2 (en) Data sensing circuit and memory device including the same
KR100771878B1 (ko) 세미-듀얼 기준전압을 이용한 데이터 수신 장치
KR20140008766A (ko) 반도체메모리장치
US6519196B1 (en) High sensitive data signal amplifying circuit
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US6243314B1 (en) Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device
KR101047058B1 (ko) 반도체 메모리 장치의 로컬 센스 앰프
US7079435B2 (en) Sense amplifier circuit to write data at high speed in high speed semiconductor memory
US9479170B2 (en) Buffer circuit and operation method thereof
KR20080010164A (ko) 안정적 동작을 위한 전류 감지 증폭기
KR102083318B1 (ko) 반도체 장치
KR100670727B1 (ko) 전류미러형 감지증폭기
KR20140028601A (ko) 입출력센스앰프
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
KR100728568B1 (ko) 반도체 메모리 장치의 데이터 입출력 회로
KR20140082176A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal