KR100670727B1 - 전류미러형 감지증폭기 - Google Patents

전류미러형 감지증폭기 Download PDF

Info

Publication number
KR100670727B1
KR100670727B1 KR1019980057250A KR19980057250A KR100670727B1 KR 100670727 B1 KR100670727 B1 KR 100670727B1 KR 1019980057250 A KR1019980057250 A KR 1019980057250A KR 19980057250 A KR19980057250 A KR 19980057250A KR 100670727 B1 KR100670727 B1 KR 100670727B1
Authority
KR
South Korea
Prior art keywords
current
nmos transistor
mirror type
current mirror
type sensing
Prior art date
Application number
KR1019980057250A
Other languages
English (en)
Other versions
KR20000041391A (ko
Inventor
문대영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980057250A priority Critical patent/KR100670727B1/ko
Publication of KR20000041391A publication Critical patent/KR20000041391A/ko
Application granted granted Critical
Publication of KR100670727B1 publication Critical patent/KR100670727B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/474A current mirror being used as sensor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전압 이득을 개선하고, 또한 온도 및 전원전압 레벨의 변화에 보다 안정적으로 감지 증폭을 수행할 수 있는 전류미러형 감지증폭기를 제공하기 위한 것으로, 이를 위해 본 발명은 전류미러형 감지증폭기에 있어서, 정입력신호와 부입력신호의 전압차를 각각 감지 증폭하기 위한 제1 및 제2 전류미러형 감지증폭 수단; 센스인에이블신호에 응답하여 상기 제1 및 제2 전류미러형 감지증폭 수단의 전류 소오스로 작용하는 전류 소오스 수단; 제1 및 제2 제어신호에 응답하여, 상기 제1 전류미러형 감지증폭수단에서 상기 전류 소오스 수단으로 흐르는 제1 전류의 전류량을 제어하기 위한 제1 레벨다운수단; 제1 및 제2 제어신호에 응답하여, 상기 제2 전류미러형 감지증폭수단에서 상기 전류 소오스 수단으로 흐르는 제2 전류의 전류량을 제어하기 위한 제2 레벨다운수단; 상기 정입력신호에 응답하여, 상기 제1 전류의 전류량은 증가시키고, 상기 제2 전류의 전류량은 감소시키기 위한 제1 제어 신호를 상기 제1 및 제2 레벨다운수단으로 제공하기 위한 제1 제어수단; 및 상기 부입력신호에 각각 응답하여, 상기 제1 전류의 전류량은 감소시키고, 상기 제2 전류의 전류량은 증가시키기 위한 제2 제어신호를 상기 제1 및 제2 레벨다운수단으로 제공하기 위한 제2 제어수단을 구비하는 전류미러형 감지증폭기를 제공한다.

Description

전류미러형 감지증폭기
본 발명은 반도체 메모리 소자의 감지증폭기에 관한 것으로, 특히 온도와, 저전압에서 고전압에 걸친 광범위한 전원전압 레벨에 따라 안정적으로 동작할 수 있는 전류미러형 감지증폭기(Current mirror type sense amplifier)에 관한 것이다.
잘 알려진 바와 같이, 반도체 메모리 소자의 감지증폭기는 메모리 소자의 리드(read) 구동시 메모리 셀로부터의 데이터를 비트라인 및 데이터 버스를 통해 입력받아 증폭한 후 출력버퍼를 통해 외부로 출력하도록 한다.
도 1은 종래기술에 따른 감지증폭기 회로도로서, 정입력신호(db)와 부입력신호(dbb)의 전압차를 각각 감지 증폭하는 전류미러형 감지증폭부(10, 20)와, 게이트로 센스인에이블신호(pse)를 입력받고, 전류미러형 감지증폭부(10, 20)와 접지 사이에 연결되어 전류미러형 감지증폭부(10, 20)에 대해 전류 소오스로 작용하는 NMOS 트랜지스터(N1)와, 게이트로 센스인에이블신호(pse)를 입력받고 전류미러형 감지증폭부(10, 20)의 출력단(sa1, sa1b) 사이에 연결되어 출력단(sa1, sa1b)을 등화시키는 등화용 PMOS 트랜지스터(P1)로 이루어진다.
도면에 도시된 바와 같이, 전류미러형 감지증폭부(10)는 부입력신호(dbb)와 정입력신호(db)가 각각 게이트에 인가되는 감지증폭용 NMOS트랜지스터(N2, N3)와, NMOS 트랜지스터(N2, N3)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P2, P3)를 포함하고, 전류미러형 감지증폭부(10)의 출력신호(sa1)는 NMOS 트랜지스터(N2)와 PMOS 트랜지스터(P2)의 공통 드레인단으로부터 출력된다.
그리고, 전류미러형 감지증폭부(20)는 전류미러형 감지증폭부(10)와 동일하게 구성되며, 전류미러형 감지증폭부(20)의 출력신호(sa1b)는 NMOS 트랜지스터(N5)와 PMOS 트랜지스터(P5)의 공통 드레인단으로부터 출력된다.
상기와 같은 구조를 갖는 종래의 전류미러형 감지증폭기의 동작을 간단히 살펴보면, 먼저, 로우 레벨의 센스인에이블신호(pse)에 의해 전류 소오스용 NMOS 트랜지스터(N1)가 턴오프되어 전류미러형 감지증폭부(10, 20)의 감지 증폭 동작이 디스에이블된다. 이때 센스인에이블신호(pse)를 게이트 입력으로 받는 등화용 PMOS 트랜지스터(P1)는 턴온되어 전류미러형 감지증폭부(10)의 출력단 및 전류미러형 감지증폭부(20)의 출력단의 전압 레벨을 등화시킨다.
다음으로, 전류미러형 감지증폭부(10, 20)가 하이 레벨의 센스인에이블신호(pse)에 의해 인에이블되어 정 및 부입력신호(db, dbb)의 전압차에 대한 감지증폭 동작을 수행한 후 감지 증폭된 결과 신호를 각각의 출력단(sa1, sa1b)으로 출력한다.
그러나, 이와 같은 종래의 감지증폭기는 저전원전압 공급 시 정 및 부입력신호가 저전원전압 근처에서 동작하는 경우 전류미러형 감지증폭부들이 입력의 변화를 잘 감지하지 못하여 전압 이득이 저하되고, 또한 온도에 따라 전압 이득의 변화가 심해 감지증폭부를 구성하는 트랜지스터의 크기(size)를 결정하는 데 어려움이 있다. 그리고, 고전원전압 공급 시에는 전반적인 전압 이득이 작으며, 이러한 작은 전압 이득을 크게 하기 위해 트랜지스터의 크기를 조절할 경우 감지증폭기에 흐르는 전체 전류가 증가하게 되는 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로써, 전압 이득을 개선하고, 또한 온도 및 전원전압 레벨의 변화에 보다 안정적으로 감지 증폭을 수행할 수 있는 전류미러형 감지증폭기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전류미러형 감지증폭기에 있어서, 정입력신호와 부입력신호의 전압차를 각각 감지 증폭하기 위한 제1 및 제2 전류미러형 감지증폭 수단; 센스인에이블신호에 응답하여 상기 제1 및 제2 전류미러형 감지증폭 수단의 전류 소오스로 작용하는 전류 소오스 수단; 제1 및 제2 제어신호에 응답하여, 상기 제1 전류미러형 감지증폭수단에서 상기 전류 소오스 수단으로 흐르는 제1 전류의 전류량을 제어하기 위한 제1 레벨다운수단; 상기 제1 및 제2 제어신호에 응답하여, 상기 제2 전류미러형 감지증폭수단에서 상기 전류 소오스 수단으로 흐르는 제2 전류의 전류량을 제어하기 위한 제2 레벨다운수단; 상기 정입력신호에 응답하여, 상기 제1 전류의 전류량은 증가시키고, 상기 제2 전류의 전류량은 감소시키기 위한 상기 제1 제어신호를 생성하기 위한 제1 제어수단; 및 상기 부입력신호에 각각 응답하여, 상기 제1 전류의 전류량은 감소시키고, 상기 제2 전류의 전류량은 증가시키기 위한 상기 제2 제어신호를 생성하기 위한 제2 제어수단을 구비하는 전류미러형 감지증폭기가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 전류미러형 감지증폭기의 일실시 회로도이다.
도 2를 참조하면, 본 발명에 따른 전류미러형 감지증폭기는, 정입력신호(db)와 부입력신호(dbb)의 전압차를 각각 감지 증폭하는 전류미러형 감지증폭부(100, 200)와, 센스인에이블신호(pse)에 응답하여 두 전류미러형 감지증폭부(100 및 200)에 대해 전류 소오스로 작용하는 전류 소오스용 NMOS 트랜지스터(N1)와, 게이트로 센스인에이블신호(pse)를 입력받고 두 전류미러형 감지증폭부(100 및 200)의 출력단(sa2 및 sa2b) 사이에 연결되어 두 출력단(sa2 및 sa2b)을 등화시키는 등화용 PMOS 트랜지스터(P1)와, 전류미러형 감지증폭부(100, 200)에서 전류 소오스용 NMOS 트랜지스터(N1)로 흐르는 전류량을 제어하기 위한 제1 및 제2 레벨다운부(110, 210)와, 전류 소오스용 NMOS 트랜지스터(N1)에 흐르는 전류를 감소시키기 위해 정입력신호(db) 및 부입력신호(dbb)에 각각 응답하여 제1 및 제2 레벨다운부(110, 210)를 제어하기 위한 제어부(300, 400)로 이루어진다.
도면을 참조하여, 본 발명에 따른 전류미러형 감지증폭기의 구체적인 구성을 설명한다.
제어부(300)는 전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 부출력신호(dbb)를 입력받는 NMOS 트랜지스터(N6)와, 게이트 및 드레인이 NMOS 트랜지스터(N6)의 드레인단에 공통 접속되는 NMOS 트랜지스터(N7)로 이루어지고, 제어부(400)는 전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 정출력신호(db)를 입력받는 NMOS 트랜지스터(N8)와, 게이트 및 드레인이 NMOS 트랜지스터(N8)의 드레인단에 공통 접속되는 NMOS 트랜지스터(N9)로 이루어진다.
다음으로, 전류미러형 감지증폭부(100)는 부입력신호(dbb)와 정입력신호(db)가 각각 게이트에 인가되는 감지증폭용 NMOS트랜지스터(N10, N11)와, NMOS 트랜지스터(N10, N11)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P6, P7)로 이루어지며, 전류미러형 감지증폭부(100)의 출력신호(sa2b)는 NMOS 트랜지스터(N10)와 PMOS 트랜지스터(P6)의 공통 드레인단으로부터 출력된다.
또한, 제1 레벨다운부(110)는 게이트단이 NMOS 트랜지스터(N6, N7)의 공통 드레인단에 연결되고, NMOS 트랜지스터(N11)의 소오스와 풀-다운 노드(A) 사이에 연결되는 NMOS 트랜지스터(N12)와, 게이트단이 NMOS 트랜지스터(N8, N9)의 공통 드레인단에 연결되고, NMOS 트랜지스터(N10)의 소오스와 풀-다운 노드(A) 사이에 연결되는 NMOS 트랜지스터(N13)로 이루어진다.
다음으로, 전류미러형 감지증폭부(200)는 부입력신호(dbb)와 정입력신호(db)가 각각 게이트에 인가되는 감지증폭용 NMOS트랜지스터(N14, N15)와, NMOS 트랜지스터(N14, N15)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P8, P9)로 이루어지며, 전류미러형 감지증폭부(200)의 출력신호(sa2)는 NMOS 트랜지스터(N15)와 PMOS 트랜지스터(P9)의 공통 드레인단으로부터 출력된다.
또한, 제2 레벨다운부(210)는 게이트단이 NMOS 트랜지스터(N6, N7)의 공통 드레인단에 연결되고, NMOS 트랜지스터(N15)의 소오스와 풀-다운 노드(A) 사이에 연결되는 NMOS 트랜지스터(N16)와, 게이트단이 NMOS 트랜지스터(N8, N9)의 공통 드레인단에 연결되고, NMOS 트랜지스터(N14)의 소오스와 풀-다운 노드(A) 사이에 연결되는 NMOS 트랜지스터(N17)로 이루어진다.
상기와 같이 이루어지는 본 발명에 따른 전류미러형 감지증폭기의 동작을 살펴본다.
먼저, 로우 레벨의 센스인에이블신호(pse)에 의해 전류 소오스용 NMOS 트랜지스터(N1)가 턴오프되어 전류미러형 감지증폭부(100, 200)의 감지 증폭 동작이 디스에이블된다. 이때 센스인에이블신호(pse)를 게이트 입력으로 받는 등화용 PMOS 트랜지스터(P1)가 턴온되어 전류미러형 감지증폭부(100)의 출력단 및 전류미러형 감지증폭부(200)의 출력단의 전압 레벨을 등화시킨다.
계속해서, 하이 레벨의 센스인에이블신호(pse)에 의해 전류미러형 감지증폭부(100, 200)의 감지 증폭 동작이 인에이블되고, 정입력신호(db)로 로우 레벨 신호가, 부입력신호(dbb)로 하이 레벨 신호가 각각 인가되는 경우를 일례로 들어 본 발명의 전류미러형 감지 증폭기를 설명한다.
로우 레벨의 정입력신호(db)와 하이 레벨의 부입력신호(dbb)에 응답하여 제어부(300, 400)가 전원전압 레벨에서 문턱전압만큼 전압 강하된(drop) 레벨을 제1 및 제2 레벨다운부(110, 210)의 NMOS 트랜지스터들(N12, N13, N16, N17)의 게이트단으로 각각 인가하고, 하이 레벨의 부입력신호(dbb)와 로우 레벨의 정입력신호(db)에 의해 전류미러형 감지증폭부(100)의 감지증폭용 NMOS 트랜지스터(N10)가 턴-온, 감지증폭용 NMOS 트랜지스터(N11)가 턴-오프된다. 따라서, NMOS 트랜지스터(N10, N13)를 통해 전류 경로가 형성되어 전류미러형 감지증폭부(100)의 출력단(sa2b)으로 "로우" 레벨 신호가 출력된다. 그리고, 하이 레벨의 부입력신호(dbb)와 로우 레벨의 정입력신호(db)에 의해 전류미러형 감지증폭부(200)의 감지증폭용 NMOS 트랜지스터(N14)가 턴-온, 감지증폭용 NMOS 트랜지스터(N15)가 턴-오프되어 전류미러형 감지증폭부(200)의 출력단(sa2)으로 "하이" 레벨 신호가 출력된다.
이때, 전원전압 레벨에서 문턱전압만큼 전압 강하된 레벨을 각각의 게이트단으로 입력받은 제1 및 제2 레벨다운부(110, 210)의 NMOS 트랜지스터들(N12, N13, N16, N17)에 의해 Vgs가 낮아져 전류 소오스용 NMOS 트랜지스터(N1)의 드레인단(A)의 전압 레벨이 낮아지게 됨으로써, NMOS 트랜지스터(N1)에 흐르는 전류가 감소하고, 상대적으로 전압 이득은 증가한다.
도 3은 저전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 저전원전압 동작 시 온도 변화에 따라 종래 및 본 발명의 감지증폭부로부터 각각 출력되는 출력 신호(sa1, sa1b, sa2, sa2b)의 전압 레벨을 비교한 것이다.
도 4는 저전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 저전원전압 동작 시 온도 변화에 따라 종래 및 본 발명의 감지증폭부의 전류 소오스용 NMOS 트랜지스터(N1)에 각각 흐르는 전류량을 비교한 것이다.
도 5는 고전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 고전원전압 동작 시 온도 변화에 따라 종래 및 본 발명의 감지증폭부로부터 각각 출력되는 출력 신호(sa1, sa1b, sa2, sa2b)의 전압 레벨을 비교한 것이다.
도 6은 고전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 고전원전압 동작 시 온도 변화에 따라 종래 및 본 발명의 감지증폭부의 전류 소오스용 NMOS 트랜지스터(N1)에 각각 흐르는 전류량을 비교한 것이다.
도 7은 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 온도 및 전원전압 레벨 변화에 따라 종래 및 본 발명의 감지증폭부의 전류 소오스용 NMOS 트랜지스터(N1)의 드레인단(A, B)의 전압 레벨을 비교한 것이다.
도 3 내지 도 7을 통해, 본 발명에 따른 전류미러용 감지증폭기가 종래의 전류미러용 감지증폭기보다 전압 이득이 크고, 온도와 전원전압 레벨 변화에 덜 민감하게 동작함을 알 수 있다. 또한, 제1 및 제2 레벨다운부(110,210)를 통해 전류 소오스용 NMOS 트랜지스터에 흐르는 전류량을 줄임으로써 전체 소모 전류가 줄어든다는 것을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 온도 및 전원전압 레벨의 변화에 안정적으로 감지 증폭 동작을 수행할 수 있는 효과가 있다.
또한, 레벨다운부를 통해 전류 소오스용 NMOS 트랜지스터에 흐르는 전류량을 줄임으로써 전체 전류 소모량을 줄일 수 있는 효과가 있다.
도 1은 종래기술에 따른 감지증폭기 회로도.
도 2는 본 발명에 따른 전류미러형 감지증폭기의 일실시 회로도.
도 3 및 도 4는 저전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도.
도 5 및 도 6은 고전원전압 레벨에서 동작하는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도.
도 7은 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 또다른 결과 파형도.
* 도면의 주요 부분에 대한 설명
100, 200 : 전류미러형 감지증폭부
300, 400 : 제어부
110 : 제1 레벨다운부
210 : 제2 레벨다운부

Claims (8)

  1. 전류미러형 감지증폭기에 있어서,
    정입력신호와 부입력신호의 전압차를 각각 감지 증폭하기 위한 제1 및 제2 전류미러형 감지증폭 수단;
    센스인에이블신호에 응답하여 상기 제1 및 제2 전류미러형 감지증폭 수단의 전류 소오스로 작용하는 전류 소오스 수단;
    제1 및 제2 제어신호에 응답하여, 상기 제1 전류미러형 감지증폭수단에서 사기 전류 소오스 수단으로 흐르는 제1 전류의 전류량을 제어하기 위한 제1 레벨다운 수단;
    상기 제1 및 제2 제어신호에 응답하여, 상기 제2 전류미러형 감지증폭수단에서 상기 전류 소오스 수단으로 흐르는 제2 전류의 전류량을 제어하기 위한 제2 레벨다운수단;
    상기 정입력신호에 응답하여, 상기 제1 전류의 전류량은 증가시키고, 상기 제2 전류의 전류량은 감소시키기 위한 상기 제1 제어신호를 생성하기 위한 제1 제어수단; 및
    상기 부입력신호에 각각 응답하여, 상기 제1 전류의 전류량은 감소시키고, 상기 제2 전류의 전류량은 증가시키기 위한 상기 제2 제어신호를 생성하기 위한 제2 제어수단
    을 구비하는 전류미러형 감지증폭기.
  2. 제 1 항에 있어서,
    상기 센스인에이블신호에 응답하여 상기 제1 및 제2 전류미러형 감지증폭 수단의 출력단을 등화시키는 등화 수단을 더 구비하는 것을 특징으로 하는 전류미러형 감지증폭기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전류 소오스 수단은,
    상기 제1 및 제2 전류미러형 감지증폭 수단의 공통 접속단 접지전원단 사이에 연결되며, 상기 센스인에이블신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전류미러형 감지증폭기.
  4. 제 3 항에 있어서,
    상기 제1 제어 수단은,
    전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 상기 부출력신호를 입력받는 제2 NMOS 트랜지스터와, 게이트 및 드레인이 상기 제2 NMOS 트랜지스터의 드레인단에 공통 접속되는 제3 NMOS 트랜지스터를 구비하며,
    상기 제2 제어 수단은,
    전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 상기 정출력신호를 입력받는 제4 NMOS 트랜지스터와, 게이트 및 드레인이 상기 제4 NMOS 트랜지스터의 드레인단에 공통 접속되는 제5 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전류미러형 감지증폭기.
  5. 제 4 항에 있어서,
    상기 제1 전류미러형 감지증폭 수단은,
    상기 부입력신호와 상기 정입력신호가 각각 게이트에 인가되는 감지증폭용 제6 및 제7 NMOS트랜지스터와, 상기 제6 및 제7 NMOS 트랜지스터의 드레인과 전원전압단 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터를 구비하며,
    상기 제1 전류미러형 감지증폭 수단의 출력신호는 상기 제6 NMOS 트랜지스터와 상기 제1 PMOS 트랜지스터의 공통 드레인단으로부터 출력되는 것을 특징으로 하는 전류미러형 감지증폭기.
  6. 제 5 항에 있어서,
    상기 제1 레벨다운 수단은,
    게이트단이 상기 제2 및 제3 NMOS 트랜지스터의 공통 드레인단에 연결되고, 상기 제7 NMOS 트랜지스터의 소오스와 상기 제1 NMOS 트랜지스터의 드레인단 사이에 연결되는 제8 NMOS 트랜지스터와,
    게이트단이 상기 제4 및 제5 NMOS 트랜지스터의 공통 드레인단에 연결되고, 상기 제6 NMOS 트랜지스터의 소오스와 상기 제1 NMOS 트랜지스터의 드레인단 사이에 연결되는 제9 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전류미러형 감지증폭기.
  7. 제 4 항에 있어서,
    상기 제2 전류미러형 감지증폭 수단은,
    상기 부입력신호와 상기 정입력신호가 각각 게이트에 인가되는 감지증폭용 제6 및 제7 NMOS트랜지스터와, 상기 제6 및 제7 NMOS 트랜지스터의 드레인과 전원전압단 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터를 구비하며,
    상기 제2 전류미러형 감지증폭 수단의 출력신호는 상기 제7 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단으로부터 출력되는 것을 특징으로 하는 전류미러형 감지증폭기.
  8. 제 7 항에 있어서,
    상기 제2 레벨 다운 수단은,
    게이트단이 상기 제2 및 제3 NMOS 트랜지스터의 공통 드레인단에 연결되고, 상기 제7 NMOS 트랜지스터의 소오스와 상기 제1 NMOS 트랜지스터의 드레인단 사이에 연결되는 제8 NMOS 트랜지스터와,
    게이트단이 상기 제4 및 제5 NMOS 트랜지스터의 공통 드레인단에 연결되고, 상기 제6 NMOS 트랜지스터의 소오스와 상기 제1 NMOS 트랜지스터의 드레인단 사이에 연결되는 제9 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전류미러형 감지증폭기.
KR1019980057250A 1998-12-22 1998-12-22 전류미러형 감지증폭기 KR100670727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057250A KR100670727B1 (ko) 1998-12-22 1998-12-22 전류미러형 감지증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057250A KR100670727B1 (ko) 1998-12-22 1998-12-22 전류미러형 감지증폭기

Publications (2)

Publication Number Publication Date
KR20000041391A KR20000041391A (ko) 2000-07-15
KR100670727B1 true KR100670727B1 (ko) 2007-06-04

Family

ID=19564631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057250A KR100670727B1 (ko) 1998-12-22 1998-12-22 전류미러형 감지증폭기

Country Status (1)

Country Link
KR (1) KR100670727B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526892B1 (ko) * 2013-10-31 2015-06-10 현대오트론 주식회사 전압 레벨 변환 장치 및 방법
US10476450B2 (en) 2017-07-31 2019-11-12 Samsung Electronics Co., Ltd. Reconfigurable amplifier and amplification method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526892B1 (ko) * 2013-10-31 2015-06-10 현대오트론 주식회사 전압 레벨 변환 장치 및 방법
US10476450B2 (en) 2017-07-31 2019-11-12 Samsung Electronics Co., Ltd. Reconfigurable amplifier and amplification method thereof

Also Published As

Publication number Publication date
KR20000041391A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6359473B1 (en) Amplifier for use in semiconductor integrated circuits
US4658160A (en) Common gate MOS differential sense amplifier
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
KR100383267B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
US6205072B1 (en) High-speed sense amplifier of a semi-conductor memory device
KR100670727B1 (ko) 전류미러형 감지증폭기
US5436866A (en) Low-power, high-speed sense amplifier
US6114881A (en) Current mirror type sense amplifier
KR100265261B1 (ko) 반도체 기억장치
KR0179787B1 (ko) 넓은 전압영역에서의 센스앰프회로
JPH0935479A (ja) 電流アンプ及びデータバス回路
KR100567052B1 (ko) 반도체 메모리 장치의 센스 앰프
KR100766383B1 (ko) 반도체 메모리 장치의 증폭 회로
KR100223734B1 (ko) 마스크 롬의 센스증폭기
KR100271796B1 (ko) 차동 증폭기
KR20000042883A (ko) 전류 미러형 감지 증폭기
KR100265330B1 (ko) 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기
KR20000042424A (ko) 고속 동작을 위한 감지증폭기
KR100470169B1 (ko) 반도체메모리소자의센스증폭기
KR100403346B1 (ko) 반도체 메모리 장치의 감지증폭기
KR100365428B1 (ko) 데이타 버스라인 센스 앰프
KR960002820B1 (ko) 개선된 센스 증폭기
KR100548539B1 (ko) 고속 저전압 센스 증폭기
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
KR940005687B1 (ko) 메모리셀의 감지증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050630

Effective date: 20061030

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee