KR100265330B1 - 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기 - Google Patents

고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기 Download PDF

Info

Publication number
KR100265330B1
KR100265330B1 KR1019970026982A KR19970026982A KR100265330B1 KR 100265330 B1 KR100265330 B1 KR 100265330B1 KR 1019970026982 A KR1019970026982 A KR 1019970026982A KR 19970026982 A KR19970026982 A KR 19970026982A KR 100265330 B1 KR100265330 B1 KR 100265330B1
Authority
KR
South Korea
Prior art keywords
input
control signal
output
positive
node
Prior art date
Application number
KR1019970026982A
Other languages
English (en)
Other versions
KR19990003178A (ko
Inventor
안흥준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970026982A priority Critical patent/KR100265330B1/ko
Publication of KR19990003178A publication Critical patent/KR19990003178A/ko
Application granted granted Critical
Publication of KR100265330B1 publication Critical patent/KR100265330B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 저전력 소모와 고속의 동작을 갖는 감지증폭기를 제공하고자하는 것으로, 외부로부터의 제2 제어신호에 응답하여 구동하고, 정 입력노드과 정 출력노드가 서로 공통 접속되고 부 입력노드와 부 출력노드가 서로 공통 접속되어, 입력단을 통해 입력되는 정,부 데이타를 래치하는 래치 수단; 외부로부터의 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드를 서로 이퀄라이즈시키는 수단; 상기 래치 수단의 정 및 부 입력노드로부터 입력단으로 흐르는 누설전류를 차단하기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단로 입력되는 정,부 데이터를 스위칭하는 제1스위칭 수단; 및 래치 수단의 디스에이블시에 출력단을 플로팅시키기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드로 부터 출력되는 정,부 출력 데이터를 스위칭하는 제2스위칭 수단을 포함하여 이루어진다.

Description

고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기
본 발명은 반도체 장치의 감지증폭기에 관한 것으로, 특히 고집적 고속의 SRAM에 적용할 수 있는 래치형(latch type) 감지증폭기(sense amplifier)에 관한 것이다.
메모리 소자의 고집적, 고속화가 가속화 되면서 전류 소모는 대용량의 소자에 있어 큰 문제가 될 뿐만 아니라, 휴대용 전자 제품에 있어서 저전력을 실현 할 수 있는 기술은 중요한 문제로 대두되고 있으므로, 이러한 필요에 적합한 저전력, 고속의 메모리 소자를 구현할 수 있어 고집적 소자와 휴대용 전자 제품에 응용할 수 있는 감지증폭기가 요구되고 있는 실정이다.
일반적으로, SRAM 소자의 감지증폭기는 NMOS 크로스 커플 타입(cross couple type)과 커런트 미러 타입(current mirror type)을 조합하여 사용하고 있다.
도 1에 NMOS 크로스 커플 타입과 커런트 미러 타입을 조합한 종래의 감지증폭기가 도시되어 있다.
도 1을 참조하면, NMOS 크로7스 커플 타입의 감지증폭단(100)에서는 메모리 셀로 부터 전달된 정데이타 및 부데이터(Din, /Din)를 입력받아 1차로 증폭하여 출력하게 되고, 커런트 미러 타입의 감지증폭단(200)에서는 NMOS 크로스 커플 타입의 감지증폭단(100)으로부터 증폭된 데이터(Dout1, /Dout1)를 입력받아 2차 감지 및 증폭한 후, 출력버퍼로 출력하게 된다. NMOS 크로스 커플 타입의 감지증폭단(100)은 제1인에이블 제어신호(SE1)에 의해 인에이블 또는 디스에이블이 제어되며, 커런트 미러 타입의 감지증폭단(200)은 제2인에이블 제어신호(SE2)에 의해 인에이블 또는 디스에이블이 제어된다.
그리고, 1차 감지증폭된 정데이터, 부데이터(Dout1, /Dout1) 라인은 서로 이퀄라이즈 트랜지스터(101)를 통해 접속되어, 이퀄라이즈 트랜지스터(101)의 게이트로 입력되는 제1인에이블 제어신호(SE1)에 응답하여 이퀄라이즈 된다. 또한, 2차 감지증폭되어 출력버퍼로 출력되는 정데이타, 부데이타(Sout, /Sout) 라인은 프리챠지 트랜지스터(301) 및 이궐라이즈 트랜지스터(302)로 구성된 프리챠지/이퀄라이즈부(300)에 의해 프리챠지 및 이퀄라이즈 된다. 프리챠지/이퀄라이즈부(300)는 제2인에이블 제어신호(SE2)에 의해 제어받아 동작한다.
이상에서 설명한 바와같이, NMOS 크로스 커플 타입과 커런트 미러 타입을 조합한 종래의 감지증폭기는 감지 속도가 떨어져 고속 동작을 요하는 SRAM에는 적합하지 않는다는 문제점이 있다. 따라서, 고속 동작에 적합한 래치 타입의 감지증폭기가 제시되고 있으나, 래치 타입 감지증폭기의 경우에는 고속, 고집적의 추세에 맞는 전류 감소의 문제가 제기될 수 있다.
본 발명은 저전력과 고속의 동작을 갖는 감지증폭기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 감지증폭기는, 외부로부터의 제2 제어신호에 응답하여 구동하고, 정 입력노드과 정 출력노드가 서로 공통 접속되고 부 입력노드와 부 출력노드가 서로 공통 접속되어, 입력단을 통해 입력되는 정,부 데이타를 래치하는 래치 수단; 외부로부터의 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드를 서로 이퀄라이즈시키는 수단; 상기 래치 수단의 정 및 부 입력노드로부터 입력단으로 흐르는 누설전류를 차단하기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단로 입력되는 정,부 데이터를 스위칭하는 제1스위칭 수단; 및 래치 수단의 디스에이블시에 출력단을 플로팅시키기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드로 부터 출력되는 정,부 출력 데이터를 스위칭하는 제2스위칭 수단을 포함하여 이루어진다.
도 1은 종래기술을 나타내는 감지증폭기 회로도.
도 2는 본 발명의 일실시예에 따른 래치형 감지증폭기 회로도.
도 3은 도의 제어신호 타이밍도.
도 4는 본 발명의 다른 실시예에 따른 감지증폭기 구성도.
도 5 내지 도 7은 본 발명과 관련된 각 시뮬레이션 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : NMOS 크로스 커플 타입 감지증폭단
200 : 커런트 미러 타입 감지증폭단
300 : 프리챠지 및 이퀄라이즈부
500 : 래치형 감지증폭기
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2에 본 발명의 일실시예에 따른 래치 타입 감지증폭기(500)가 도시되어 있다.
도 2를 참조하면, 본 발명의 일실시예에 따른 래치 타입 감지증폭기(500)는, 제2 인에이블 제어신호(SE2)에 응답하여 구동되며 입/출력 노드가 서로 맞물린 두 개의 CMOS 인버터로 구성된 래치부(MP1, MN1, MP2, MN2)와, 제1 인에이블 제어신호(SE1)에 응답하여 래치부의 각 입/출력 노드를 서로 이퀄라이즈시키는 이퀄라이즈부(502), 제1 인에이블 제어신호(SE1)에 응답하여 래치부로 입력되는 정/부데이터(Din, /Din)를 스위칭하는 제1스위칭부(501a, 501b), 및 제1 인에이블 제어신호(SE1)에 응답하여 래치부로 부터 출력버퍼로 출력되는 데이터(Sout, /Sout)를 스위칭하므로써 래치부의 디스에이블시에 출력단을 플로팅시키는 제2스위칭부(503a, 503b)로 구성된다.
각 블록을 더 구체적으로 설명하면, 래치부는 피모스트랜지스터(MP1)과 엔모스트랜지스터(MN1)로 이루어진 제1 CMOS인버터와, 피모스트랜지스터(MP2)와 엔모스트랜지스터(MN2)로 이루어진 제2 CMOS인버터, 및 제2 인에이블 제어신호(SE2)를 게이트로 입력받아 제1 및 제2 CMOS인버터의 구동을 제어하는 엔모스트랜지스터(MN3)로 구성되며, 제1 CMOS인버터의 입/출력노드(래치부의 정 입/출력노드)는 공통으로 물려있고, 제2 CMOS인버터의 입/출력노드(래치부의 부 입/출력노드) 역시 공통으로 물려있다. 그리고 제1 CMOS인버터의 입력은 제2 CMOS인버터의 출력과 맞물리고, 제2 CMOS인버터의 입력은 제1 CMOS인버터의 출력과 맞물려 있다.
이퀄라이즈부(502)는 제1 및 제2 CMOS인버터의 각 입/출력노드간에 접속되고 게이트로 제1 인에이블 제어신호(SE1)를 입력받는 피모스트랜지스터로 구성된다.
제1스위칭부(501a, 501b)는 정데이터(Din)가 입력되는 입력단과 제1 CMOS인버터의 입력노드간에 접속되고 게이트로 제1 인에이블 제어신호(SE1)를 입력받는 엔모스트랜지스터(501a)와, 부데이타(, /Din)가 입력되는 입력단과 제2 CMOS인버터의 입력노드간에 접속되고 게이트로 제1 인에이블 제어신호(SE1)를 입력받는 엔모스트랜지스터(501b)로 구성된다.
제2스위칭부(503a, 503b)는 제1 CMOS인버터의 출력노드와 외부회로(출력버퍼)간에 접속되고 제1 인에이블 제어신호(SE1)를 게이트로 입력받는 엔모스트랜지스터(503a)와, 제2 CMOS인버터의 출력노드와 외부회로(출력버퍼)간에 접속되고 제1 인에이블 제어신호(SE1)를 게이트로 입력받는 엔모스트랜지스터(503b)로 구성된다.
상기와 같은 구성을 같는 본 발명의 일실시예에 따른 래치 타입 감지증폭기(500)의 동작을 살펴본다.
도 3은 제1 및 제2 인에이블 제어신호(SE1, SE2)의 서로간 타이밍을 나타내는데, 도면에서와 같이, 제1 인에이블 제어신호(SE1)는 제2 인에이블 제어신호(SE2)에 비해 1 나노초(nano sec)빠른 제어신호이다. 즉, 제1 인에이블 제어신호(SE1)는 제2 인에이블 제어신호(SE2)에 비해 1 나노세크(nano sec) 더 빠른 타이밍을 갖고 그 주기가 동일한 구형파이다. 제1 및 제2 인에이블 제어신호(SE1, SE2)가 "Low"에서 "High"로 상승하면 본 실시예에 따른 감지증폭기는 인에이블되어 동작을 시작한다.
제1 및 제2 인에이블 제어신호(SE1, SE2)가 "Low" 일 때, 즉 감지증폭기가 디스에이블되어 있을 때 래치부의 정 입/출력노드와 부 입/출력노드는 피모스트랜지스터 502가 턴-온(tutn-on)되므로 서로 이퀄라이즈된다. 또한, 이때 제1스위칭부(501a, 501b) 및 제2스위칭부(503a, 503b)를 구성하고 있는 엔모스트랜지스터들은 모두 턴-오프되어 있으므로, 제1스위칭부(501a, 501b)는 래치부에서 이퀄라이즈된 전하(charge)가 입력단으로 누설되는 것을 막아주게 된다. 결국, 이퀄라이즈부(502) 및 제1스위칭부(501a, 501b)는 입력되는 데이터가 천이(transration)될 때 안정적으로 그리고 고속으로 감지 증폭을 수행할 수 있도록 하고, 전하 누설 방지에 의해 저전력 소모를 가져다 준다. 그리고, 감지증폭기가 디스에이블되어 있을 때, 제2스위칭부(503a, 503b)를 구성하는 엔모스트랜지스터 역시 턴-오프되어 있으므로, 래치부의 정 입/출력노드와 부 입/출력노드로 부터 출력되는 데이터는 플로팅되게 되어 전력 소모를 줄이게된다.
제1 인에이블 제어신호(SE1)가 "High" 일 때, 즉 감지증폭기가 인에이블되어 있을 때에는 제1스위칭부(501a, 501b) 및 제2스위칭부(503a, 503b)를 구성하고 있는 엔모스트랜지스터들이 모두 턴-온되고, 이퀄라이즈부(502)를 구성하는 피모스트랜지스터는 턴-오프되어 정상적인 감지 증폭 동작을 수행하게된다.
도 4는 본 발명의 다른 실시예에 따른 감지증폭기의 구성을 나타내는 것으로, 이하에서 설명되는 도면부호중에서 앞선 도면부호와 동일한 도면부호는 동일한 기능 및 구성을 갖는 구성요소임을 밝혀둔다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 감지증폭기는, 도 1의 NMOS 크로스 커플 타입의 감지증폭단(100)에 의해 메모리 셀로 부터 전달된 정데이타 및 부데이터(Din, /Din)를 1차로 증폭하고, 도 2의 래치 타입 감지증폭기(500)에 의해 NMOS 크로스 커플 타입의 감지증폭단(100)으로부터 증폭된 데이터(Dout1, /Dout1)를 2차 감지 및 증폭한 후, 2차 감지증폭되어 출력버퍼로 출력되는 정데이타, 부데이타(Sout, /Sout) 라인은 도 1의 프리챠지/이퀄라이즈부(300)에 의해 프리챠지 및 이퀄라이즈되도록 구성하였다. 즉, 종래의 도 1에서의 커런트 미러 타입의 감지증폭단(200)을 도 2의 래치 타입 감지증폭기(500)으로 대체한 것이다.
도 4의 다른 실시예는 도 2 일실시예와 크게 다를바 없으나, 2단의 증폭동작이 이루어지므로 보다 큰 증폭률을 얻을 수 있고, 출력되는 신호의 출렁거림(노이즈)을 보다 효과적으로 방지하여 준다.
즉, 도 4에서, 제2스위칭부(503a, 503b)를 사용하지 않을 때, 출력값은 출렁거림이 일어나게되는데 그 이유는 입력단을 제외한 모든 노드가 Vcc 레벨로 프리챠지되어 있는 상태에서 감지증폭기가 인에이블되어 입력단의 신호와 챠지 쉐어링(charge sharing)이 일어나는 과정에서 "High"쪽 노드(래치부의 정 입/출력노드와 부 입/출력노드중 어느 하나는 "High"이다)가 Vcc 레벨에서 약간 전압이 떨어져진 후 "High"로 감지되기 때문이다. 그러므로 제2스위칭부(503a, 503b)를 사용하면, 노드A,B는 Vcc 레벨, 래치부의 정 입/출력노드와 부 입/출력노드는 래치된 상태에서 이퀄라이즈되므로, 감지증폭기가 인에이블될 때 "High" 레벨쪽 노드의 순간적인 전압 떨어짐을 막을 수 있다.
도 5는 도 4에서 제2스위칭부(503a, 503b)를 사용하지 않고 시뮬레이션(simylation)한 결과를 나타내는 것이고, 도 6은 도 4에서 제2스위칭부(503a, 503b)를 채용하여 시뮬레이션한 결과이다.
도 7은 도 4의 감지증폭기가 각각 인에이블되었을 때의 결과를 종전의 감지증폭기와 비교하여 나타낸 것이다. 도 7의 결과에서 보듯이 본 발명은 종래의 감지증폭기에 비해 40%의 센싱 속도 향상을 보임을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 전류소모를 감소시키고, 감지속도를 40%향상시키며, 노이즈에 강하기 때문에, 저전력 및 고속 동작을 필요로하는 휴대용 전자 제품에 대한 응용과 고집적 메모리 소자에 효과적으로 적용시킬 수 있다.

Claims (9)

  1. 외부로부터의 제2 제어신호에 응답하여 구동하고, 정 입력노드과 정 출력노드가 서로 공통 접속되고 부 입력노드와 부 출력노드가 서로 공통 접속되어, 입력단을 통해 입력되는 정,부 데이타를 래치하는 래치 수단; 외부로부터의 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드를 서로 이퀄라이즈시키는 수단; 상기 래치 수단의 정 및 부 입력노드로부터 입력단으로 흐르는 누설전류를 차단하기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단로 입력되는 정,부 데이터를 스위칭하는 제1스위칭 수단; 및 래치 수단의 디스에이블시에 출력단을 플로팅시키기 위해, 상기 제1 제어신호에 응답하여 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드로 부터 출력되는 정,부 출력 데이터를 스위칭하는 제2스위칭 수단을 포함하여 이루어진 감지증폭기.
  2. 제1항에 있어서, 상기 래치 수단의 입력단으로 입력되는 데이터를 감지증폭하는 NMOS 크로스 커플 감지증폭기를 더 포함하여 이루어진 감지증폭기.
  3. 제1항 또는 제2항에 있어서, 상기 제1 제어신호에 응답하여 상기 제2스위칭부로 부터 출력되는 정,부 출력 데이터의 라인을 서로 이퀄라이즈시키는 수단을 더 포함하여 이루어진 감지증폭기.
  4. 제3항에 있어서, 상기 제2 제어신호에 응답하여 상기 제2스위칭부로 부터 출력되는 정,부 출력 데이터의 라인을 각각 프리챠지시키는 수단을 더 포함하여 이루어진 감지증폭기.
  5. 제1항에 있어서, 상기 제1 제어신호는 상기 제2 제어신호보다 1 나노세크(nano sec) 더 빠른 타이밍을 갖고 그 주기가 동일한 구형파 임을 특징으로 하는 감지증폭기.
  6. 제1항, 제2항, 제5항중 어느한 항에 있어서, 상기 래치 수단은 입/출력노드가 서로 맞물린 제1 CMOS인버터 및 제2 CMOS인버터; 및 제2 제어신호를 게이트로 입력받아 상기 제1 및 제2 CMOS인버터의 구동을 제어하는 제1엔모스트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 감지증폭기.
  7. 제1항, 제2항, 제5항중 어느한 항에 있어서, 상기 래치 수단의 정 입/출력노드와 부 입/츨력노드를 서로 이퀄라이즈시키는 수단은, 상기 래치 수단의 정 입/출력노드와 부 입/출력노드 간에 접속되고 게이트로 상기 제1제어신호를 입력받는 피모스트랜지스터를 포함하는 것을 특징으로 하는 감지증폭기.
  8. 제6항에 있어서, 상기 제1스위칭 수단은 정 데이터가 입력되는 상기 입력단과 상기 제1 CMOS인버터의 입력노드간에 접속되고 게이트로 제1 제어신호를 입력받는 제2엔모스트랜지스터; 및 부 데이타가 입력되는 상기 입력단과 상기 제2 CMOS인버터의 입력노드간에 접속되고 게이트로 제1 제어신호를 입력받는 제3엔모스트랜지스터를 포함하는 것을 특징으로 하는 감지증폭기.
  9. 제6항에 있어서, 상기 제2스위칭 수단은 상기 제1 CMOS인버터의 출력노드와 외부회로 간에 접속되고 상기 제1 제어신호를 게이트로 입력받는 제2엔모스트랜지스터, 및 상기 제2 CMOS인버터의 출력노드와 외부회로 간에 접속되고 상기 제1 제어신호를 게이트로 입력받는 제3엔모스트랜지스터를 포함하는 것을 특징으로 하는 감지증폭기.
KR1019970026982A 1997-06-24 1997-06-24 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기 KR100265330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026982A KR100265330B1 (ko) 1997-06-24 1997-06-24 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026982A KR100265330B1 (ko) 1997-06-24 1997-06-24 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기

Publications (2)

Publication Number Publication Date
KR19990003178A KR19990003178A (ko) 1999-01-15
KR100265330B1 true KR100265330B1 (ko) 2000-09-15

Family

ID=19511018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026982A KR100265330B1 (ko) 1997-06-24 1997-06-24 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기

Country Status (1)

Country Link
KR (1) KR100265330B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321157B1 (ko) * 1999-12-24 2002-03-18 박종섭 래치형 센스 앰프

Also Published As

Publication number Publication date
KR19990003178A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100194741B1 (ko) 반도체집적회로
US6331791B1 (en) Charge-redistribution low-swing differential logic circuit
US7038962B2 (en) Semiconductor integrated circuit
US5289415A (en) Sense amplifier and latching circuit for an SRAM
US6621306B2 (en) Random logic circuit
US5729499A (en) Sense amplifier and reading circuit with sense amplifier
EP0420189A2 (en) Sense amplifier circuit
KR100265330B1 (ko) 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기
US5384503A (en) SRAM with current-mode read data path
US5710736A (en) Semiconductor storage device
KR0179859B1 (ko) 반도체 메모리의 출력 제어 회로
KR19980083434A (ko) 데이타 입력 버퍼 및 래치 회로의 제어장치
KR20020080918A (ko) 반도체 메모리 장치에 적용되는 입력 버퍼의 노이즈면역성 향상장치
US6225833B1 (en) Differential sense amplifier with voltage margin enhancement
KR20030058254A (ko) 클럭드 감지증폭기와 래치를 구비한 반도체 소자
JP3618144B2 (ja) 半導体メモリ装置の読出し回路
KR20000043230A (ko) 데이타 입력버퍼
KR100484260B1 (ko) 반도체메모리소자의센스증폭기
GB2301213A (en) Dynamic level converter for a semiconductor memory device
JP2000090683A (ja) センスアンプ回路
KR100470169B1 (ko) 반도체메모리소자의센스증폭기
KR100498438B1 (ko) 반도체 메모리장치의 파우워 다운 제어회로
KR100650775B1 (ko) 출력신호를 스위칭할 수 있는 차동 증폭기
JP2000011662A (ja) 低消費高速型センスアンプ
KR100449263B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee