KR100484260B1 - 반도체메모리소자의센스증폭기 - Google Patents
반도체메모리소자의센스증폭기 Download PDFInfo
- Publication number
- KR100484260B1 KR100484260B1 KR1019970077999A KR19970077999A KR100484260B1 KR 100484260 B1 KR100484260 B1 KR 100484260B1 KR 1019970077999 A KR1019970077999 A KR 1019970077999A KR 19970077999 A KR19970077999 A KR 19970077999A KR 100484260 B1 KR100484260 B1 KR 100484260B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- transistors
- transistor
- data
- inverter
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 반도체 메모리 소자에서 사용되는 센스증폭기(sense amplifier)에 관한 것으로서, 특히 인버터 피드백 신호(inverter feedback signal)를 이용한 센스증폭기에 관한 것이다. 본 발명의 센스증폭기는, 네 개의 PMOS 로드 트랜지스터와 네 개의 NMOS 드라이버 트랜지스터를 포함하며 데이터 버스(DB) 라인의 입력을 받아서 이를 센스하는 데이터 감지부와, 두 개의 인버터, 센스증폭기의 동작을 제어하는 트랜지스터 및 센스증폭기가 디스에이블되었을 때 출력 노드를 이퀄라이즈하는 트랜지스터를 포함하며, 상기 감지부는, PMOS 로드 트랜지스터와 NMOS 드라이버 트랜지스터가 두 개의 전류 미러 형태로 구성되며, 각각의 전류 미러의 드라이버 트랜지스터가 DB 라인에 실린 데이터를 상반되게 게이트 입력으로 받아들이며, 피드백부는 두 개의 인버터가 좌우에 하나씩 형성되며, 데이터 라인 쌍에게 전달되는 신호(DATA,/DATA)중 같은 데이터를 받는 드라이버 트랜지스터의 소스는 공통으로 연결되며, 드라이버 트랜지스터의 드레인 전압 단자는 반대편 인버터의 입력에 접속되며, 인버터의 출력은 드라이버 트랜지스터의 소스로 피드백된다.
Description
본 발명은 반도체 메모리 소자에서 사용되는 센스증폭기(sense amplifier)에 관한 것으로서, 특히 인버터 피드백 신호(inverter feedback signal)를 이용한 센스증폭기에 관한 것이다.
최근, 메모리 소자를 장착한 개인 휴대 장비와 개인용 컴퓨터 등의 사용이 급격히 증가하고 있으며 날로 고급화되어 가는 추세이다. 이 경우 메모리 소자로부터 데이터를 억세스하는데 빠른 속도를 필요로 하며 또한 저전력을 필요로한다.
메모리 소자로부터 데이터를 억세스하는데는 센스증폭기(sense amplifier)가 필요한데, 이는 기억 장치로부터 판독 신호를 로직 레벨로 증폭하는 고이득, 광대역 증폭기이다. 이러한 센스증폭기를 사용하는데 있어서, 빠른 속도를 요구하는 경우에는 랫치(latch)형을 사용하고, 적은 전력 소모와 안정적인 동작을 필요로 할 경우에는 전류 미러(current mirror)형을 사용하고 있다. 또한 전류 미러형과 랫치형을 첫째단과 둘째단에 함께 사용하는 방법을 사용하기도 하는데, 이러한 예를 도1에서 볼 수 있다.
도1에 도시된 바와 같이, 종래의 전류미러 및 래치 혼합형 센스증폭기 (100)는 서로 대칭구조로 이루어진 두 개의 전류미러(201)를 구비하여 센스 인에이블 신호(SAE1)에 의해 센스 증폭이 일어나는 제 1 센스증폭기(200)와 상기 제 1 센스증폭기(200)의 출력을 받아 센스 인에이블 신호(SAE 2)의 제어하에서 2차 센스 증폭을 하는 래치 회로(300)를 구비하고 있다. 상기 전류미러 및 래치회로는 이미 널리 알려진 구조로서 상세한 설명을 생략한다.
센스 증폭이 일어나지 않을 때, 즉 센스증폭기가 디스에이블 될 때에는, 두 데이터 버스라인(DB, /AB)을 동일한 전위로 만들기 위한 이퀄라이즈 트랜지스터가 두 데이터 버스 라인 사이에 연결되어 있다.
그러나, 전술된 바와 같이 최근의 이동 통신 장비나 노트북 컴퓨터와 같은 개인용 휴대 장비는 빠른 동작과 적은 전력 소모를 동시에 요구하는 추세이다. 메모리 소자를 억세스하는데 있어서 센스증폭기가 그 속도와 전력 소모에 상당한 영향을 미치게 되는 것을 감안해 볼 때 센스증폭기의 기능 향상이 절실히 필요함을 알 수 있다.
이처럼 빠른 속도와 낮은 전력 소모라는 두가지 효과를 동시에 획득해야 하는데, 도 1에 도시된바와 같은 종래의 센스증폭기에서는 억세스 속도를 높이게 되면 필연적으로 더 많은 전력 소모가 필요하게 되며, 전력 소모를 낮추게 되면 억세스 속도가 저하되는 단점이 있게 된다. 따라서, 고속 동작과 저전력 소모가 동시에 만족되는 개선된 센스증폭기의 필요성이 생기게 된다.
본 발명은 메모리 소자에서 데이터를 억세스하는데 빠른 속도와 저전력 소모라는 두 가지 효과를 동시에 구현할 수 있는 반도체 메모리 소자의 센스증폭기를 제공하는데 그 목적이 있다.
본 발명은, 각각 다수의 부하 트랜지스터 및 제1 및 제2 드라이브 트랜지스터를 구비하여, 상기 제1 및 제2 드라이브 트랜지스터가 서로 대칭적으로 연결된 제1 및 제2 전류미러를 포함하는 반도체 소자의 센스증폭기에 있어서, 상기 제1 드라이브 트랜지스터의 드레인 전압의 반전전압을 상기 제2 드라이브 트랜지스터의 소스에 제공하여, 상기 제2 드라이브 트랜지스터의 소스 전압을 증가시킴으로써 상기 제 1 드라이브 트랜지스터의 소스 전압을 감소시키는 궤환루프를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은, 전원전압에 연결된 제1 및 제2 부하 트랜지스터와 제1 및 제2 데이터 라인 각각에 연결된 제1 및 제2 드라이브 트랜지스터를 구비한 제1 전류미러; 전원전압에 연결된 제3 및 제4 부하 트랜지스터와 제1 및 제2 데이터 라인 각각에 연결된 제3 및 제4 드라이브 트랜지스터를 구비한 제2 전류미러; 상기 제1 드라이브 트랜지스터의 드레인 및 제1 데이터 버스라인에 입력단이 연결되고, 출력단이 상기 제2 및 제4 드라이버 트랜지스터의 소스와 연결된 제1 인버터; 상기 제4 드라이브 트랜지스터의 드레인 및 제2 데이터 버스라인에 입력단이 연결되고, 출력단이 상기 제1 및 제3 드라이버 트랜지스터의 소스와 연결된 제2 인버터; 및 상기 센스증폭기가 디스에이블 될때, 상기 제1 및 제2 인버터의 입력단을 이퀄라이즈 시키는 이퀄라이징 수단을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2 는 본 발명의 고속 및 저전력 소모를 위한 센스증폭기의 일실시예를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 센스증폭기는 데이터 라인에 접속되어 입력을 받아 이를 센스하는 전류미러형 감지부(10)와, 상기 감지부(10)내의 드라이버 트랜지스터의 드레인 전압을 입력으로 받아 소스로 궤환시키는 피드백부(20)로 이루어진다. 또한, 감지부(10)는 한 쌍의 전류미러(11 및 12)로 구성되는데, 네 개의 PMOS 부하 트랜지스터(TR1 내지 TR4)와 네 개의 NMOS 드라이버 트랜지스터(TR5 내지 TR8)로 이루어진다. 이러한 PMOS 부하 트랜지스터 및 NMOS 드라이버 트랜지스터로 구성된 전류미러(11 및 12)각각은 셀 데이터를 센스하여 그 차를 증폭하게 된다. 각 전류미러 (11 및 12)의 드라이버 트랜지스터(TR5 및 TR6, TR7 및 TR8)는 데이터 라인에 실린 데이터를 상반되게 게이트 입력으로 받아들인다. 예를들어, 전류미러(11) 좌측부의 드라이브 트랜지스터(TR5)는 게이트를 통해 셀 데이터(DATA)를 입력받는 반면에, 우측부의 드라이브 트랜지스터(TR6)는 반전된 셀 데이타 (DATA)를 게이트로 입력받는다. 전류미러(12)역시 동일하게 구성되어있다. 또한, 같은 셀 데이터를 받는 드라이버 트랜지스터의 소스는 서로 연결되어 있어서 후술되는 인버터의 출력단을 통해 피드백되는 신호를 받게 된다.
한편, 피드백부(20)는 각각 풀업트랜지스터(TRP 및 TR10) 및 풀다운 트랜지스터 (TR11 및 TR12)로 구성된 좌우측의 피드백 인버터(30, 및 40)와 센스증폭기의 동작을 제어하는 NMOS 트랜지스터(TR14)와, 센스증폭기가 디스에이블되었을 때 두 인버터(30 및 40)의 입력단을 이퀄라이즈시키는 PMOS 트랜지스터(TR13)로 이루어진다. 피드백 인버터(30, 및 40)중 좌측의 인버터(30)의 경우, 전류미러(12)내의 드라이버 트랜지스터(TR8)의 드레인 전압을 입력으로 받아, 전류미러 11 및 12 내에서 셀데이타 (DATA)를 입력받은 드라이버 트랜지스터(TR5, 및 TR7)의 각 소스로 인버터(30)의 출력이 피드백되도록 구성되어있다.
마찬가지로, 전류미러(11)내의 드라이브 트랜지스터(TR5)의 드레인전압이 인버터(40)의 입력단에 입력되어 이 반전된 출력은, 셀 데이터(DATA)를 입력받는 드라이브트랜지스터(TR6 및 TR8)의 각 소스로 입력된다.
메모리 셀로부터 비트라인에 실린 데이터가 어느 정도 이상으로 전압차가 벌어지게 되면, 예를 들어 10mV 이상으로 벌어지게 되면, 센스증폭기가 동작하게 된다. 센스증폭기는 SAE1신호가 로우에서 하이로 바뀔 때 동작을 시작하여 하이에서 로우로 신호가 바뀔 때 동작이 끝나게 된다. 예를 들어, 센스증폭기가 동작을 시작하면, 두 개의 데이터중 "하이" 레벨의 데이터를 받는 드라이버 트랜지스터의 드레인이 전류미러 특성에 의해서 로우로 변하게 된다. 이때, 드라이버 트랜지스터의 드레인 전압은 두 개의 인버터중 마주보는 방향, 즉 반대 방향의 인버터의 게이트 입력이 된다. 말하자면, "하이" 레벨의 데이터(DATA)를 받는 드라이버 트랜지스터(TR5)의 드레인 전압은 로우로서, 인버터(40)의 게이트 입력으로 전달된다. 그리고, 인버터 (40)의 출력은 "하이" 레벨로, 반대편에서 "로우" 레벨의 데이터(DATA)를 입력받는 드라이버 트랜지스터(TR6 및 TR8)의 소스로 피드백된다. 또한, "로우" 레벨의 데이터(DATA)를 받는 드라이버 트랜지스터(TR8)도 같은 방법으로 로우 전압을 반대쪽 드라이버 트랜지스터(TR5 및 TR7)의 각 소스로 인버터(30)의 출력을 피드백시킨다.
인버터(40)의 "하이" 레벨 출력이 드라이브 트랜지스터(TR6 및 TR8)의 소스 노드의 전압을 증가시키고, 이들 드라이브 트랜지스터(TR6 및 TR8)와 전류미러를 형성하는 드라이브 트랜지스터(TR5 및 TR7)의 소스노드 전압은 감소되게된다.
센스증폭기는 드라이버 트랜지스터의 소스 노드가 Vcc에서 0V레벨로 빠르게 변할수록 센스속도가 빨라진다. 그러므로 로우 전압을 피드백 받는 센스증폭기의 소스 노드는 종래의 전류 미러 형태에 비해서 빠른 속도로 Vcc에서 0V레벨로 천이하게 되어 고속의 센싱을 할 수 있게 된다.
또한, 센싱이 끝난 후 센스증폭기가 턴 오프되었을 때, PMOS 트랜지스터(TR13)에 의해서 두 인버터(30 및 40)의 입력단이 이퀄라이즈된다. 이때 드라이버 트랜지스터의 소스는 하이 상태를 유지하므로써 센스증폭기가 인에이블되었을 때 그 노드의 차지 업(charge up) 시간을 줄여주어 센스증폭기가 고속으로 동작하고 저전력을 실현할 수 있도록 한다.
센스증폭기가 디스에이블 되었을 때, 소스가 하이 전압 상태를 유지하므로써 드라이버 트랜지스터의 게이트-소스간의 전압(Vgs)이 줄어들게 되어 데이터 라인 쌍의 데이터를 입력으로 받는 드라이버 트랜지스터가 임계 전압(Vt) 근처에서 턴온되어 급격히 변화하므로 빠른 속도를 실현 할 수 있게 된다.
도 3은 입력 전압이 100mV로 스윙할 때 종래의 센스증폭기와 본 발명의 센스증폭기에서 데이터를 센스한 센스시간을 비교하여 도시한 도면이다. 도면에서 직선은 센스증폭기 인에이블(SAE)신호(A)를 나타낸다. 제어 신호가 NMOS 트랜지스터(TR14)에 입력될 때, 종래의 센싱 증폭을 나타낸 그래프는 b, c이며, 본 발명의 센싱 증폭을 나타낸 그래프는 d, e이다. 도면에서 볼 수 있듯이, 종래에 비해서 본 발명의 센스증폭기에 있어서 센스시간이 줄어듦을 알 수 있다. 즉, 센스속도가 훨씬 빠름을 알 수 있다. 그 비율은 종래에 비해서 본 발명의 센스증폭기가 약 70％가 향상된 것이다.
도 4 및 도 5는 센스증폭기의 소모 전력을 비교해서 도시한 도면이다.
센스증폭기의 소모 전류를 1.12mA로 고정시켜 놓고 입력 전압 스윙을 변화시켜나 가면서 모의 실험한 결과를 도시하였다. 종래의 센스증폭기의 경우에는 입력 전압을 증가시켜감에 따라서 지연 시간이 약 3.1ns에서부터 서서히 감소됨을 알 수 있다. 그러나 본 발명의 센스증폭기의 경우에는 지연 시간이 약 1.1ns에서 서서히 감소됨을 볼 수 있다. 따라서 지연 시간이 약 1/3로 줄어듦을 알 수 있다.
한편, 도 5의 경우에, 소모 전류를 0.56mA로 고정시켜 놓고 입력 전압 스윙을 변화시켜나가면서 모의 실험한 결과를 도시하였다. 도 4의 경우에서와 같이, 종래의 센스증폭기의 경우에는 약 3ns에서부터 서서히 감소됨을 알 수 있다. 그러나 본 발명의 센스증폭기의 경우에는 지연 시간이 약 1.00ns에서 서서히 감소됨을 볼 수 있다. 따라서 지연 시간이 약 1/3로 줄어듦을 알 수 있다.
도 6은 넓은 범위의 전원 전압 레벨에서 본 발명의 센스증폭기의 동작을 도시하는 도면이다. 현재의 추세가 넓은 범위의 전원 전압(Vcc)레벨에서 동작하는 소자가 증가하고 있는데 이러한 레벨 즉, 1.5V 내지 5V 전압레벨에서 본 발명의 센스증폭기가 안정되게 동작하는 것을 알 수 있다.
본 발명의 센스증폭기를 메모리 소자에 적용하여 실시하므로 종래의 센스는 증폭기에 비해서 고속의 데이터 억세스를 실행할 수 있으며 저전력으로 동작을 수행할 수 있게 된다. 따라서 본 발명의 장치는 저전력 동작이 요구되는 개인용 휴대장비와 고속으로 동작하는 개인용 컴퓨터 및 워크스테이션의 케시 메모리 소자로 사용될 수 있다.
도 1은 종래의 센스증폭기의 회로 구성을 도시한 도면.
도 2는 본 발명에 따른 센스증폭기의 회로 구성을 도시한 도면.
도 3은 본 발명의 센스증폭기를 사용하였을 때 그 센스속도의 향상을 도시한 도면.
도 4 및 도 5는 본 발명의 센스증폭기를 사용하였을 때 지연 시간을 도시한 도면.
도 6은 본 발명의 센스증폭기가 넓은 대역에서 양호하게 동작하는 것을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 감지부 20 : 피드백부
30 : 좌측 인버터 40 : 우측 인버터
TR1-TR4 : 로드 트랜지스터
TR5-TR8 : 드라이버 트랜지스터
Claims (8)
- 각각 다수의 부하 트랜지스터 및 제1 및 제2 드라이브 트랜지스터를 구비하여, 상기 제1 및 제2 드라이브 트랜지스터가 서로 대칭적으로 연결된 제1 및 제2 전류미러를 포함하는 반도체 메모리 소자의 센스증폭기에 있어서,상기 제1 드라이브 트랜지스터의 드레인 전압의 반전전압을 상기 제2 드라이브 트랜지스터의 소스에 제공하여, 상기 제2 드라이브 트랜지스터의 소스 전압을 증가시킴으로써 상기 제 1 드라이브 트랜지스터의 소스 전압을 감소시키는 궤환루프를 구비하는 반도체 메모리 소자의 센스증폭기.
- 제 1 항에 있어서,상기 제2 드라이브 트랜지스터의 소스 전압을 증가시키는 궤환루프는, 상기 제1 드라이브 트랜지스터의 드레인 전압에 의해 풀업 동작을 수행하는 인버팅 수단을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
- 제 2 항에 있어서,상기 인버팅 수단은,상기 제1 및 제2 전류미러의 상기 제1 드라이브 트랜지스터와 연결된 제 1 인버터와,상기 제1 및 제2 전류미러의 상기 제2 드라이브 트랜지스터와 연결된 제 2 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
- 제 1 항에 있어서,상기 제1 드라이브 트랜지스터의 드레인 전압은, 데이터 버스라인과 연결된 인버터의 입력단에 제공되는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
- 제 3 항에 있어서,상기 센스증폭기가 디스에이블 될 때, 상기 제1 및 제2 인버터의 입력단을 이퀄라이즈시키는 이퀄라이징 수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
- 전원전압에 연결된 제1 및 제2 부하 트랜지스터와 제1 및 제2 데이터 라인 각각에 연결된 제1 및 제2 드라이브 트랜지스터를 구비한 제1 전류미러;전원전압에 연결된 제3 및 제4 부하 트랜지스터와 제1 및 제2 데이터 라인 각각에 연결된 제3 및 제4 드라이브 트랜지스터를 구비한 제2 전류미러;상기 제1 드라이브 트랜지스터의 드레인 및 제1 데이터 버스라인에 입력단이 연결되고, 출력단이 상기 제2 및 제4 드라이버 트랜지스터의 소스와 연결된 제1 인버터;상기 제4 드라이브 트랜지스터의 드레인 및 제2 데이터 버스라인에 입력단이 연결되고, 출력단이 상기 제1 및 제3 드라이버 트랜지스터의 소스와 연결된 제2 인버터; 및상기 센스증폭기가 디스에이블 될때, 상기 제1 및 제2 인버터의 입력단을 이퀄라이즈시키는 이퀄라이징 수단을 구비하는 반도체 메모리 소자의 센스증폭기.
- 제 6 항에 있어서,상기 센스증폭기는, 상기 제1 및 제2 인버터의 풀다운 트랜지스터와 연결된 트랜지스터의 게이트에 인가되는 센스인에이블 신호에 의해 제어되는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
- 제 6 항에 있어서,상기 이퀄라이징 수단은, 상기 센스인에이블 신호에 제어를 받아 상기 제1 및 제2 인버터의 입력단을 이퀄라이즈시키는 것을 특징으로 하는 반도체 메모리 소자의 센스증폭기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077999A KR100484260B1 (ko) | 1997-12-30 | 1997-12-30 | 반도체메모리소자의센스증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077999A KR100484260B1 (ko) | 1997-12-30 | 1997-12-30 | 반도체메모리소자의센스증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057920A KR19990057920A (ko) | 1999-07-15 |
| KR100484260B1 true KR100484260B1 (ko) | 2005-08-05 |
Family
ID=37303959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077999A KR100484260B1 (ko) | 1997-12-30 | 1997-12-30 | 반도체메모리소자의센스증폭기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100484260B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829383B1 (ko) * | 2006-12-27 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 |
| KR101224686B1 (ko) * | 2010-12-27 | 2013-01-21 | 한양대학교 산학협력단 | 포지티브 피드백을 이용한 고속 감지 증폭기 및 고속 감지 증폭기의 동작 방법 |
-
1997
- 1997-12-30 KR KR1019970077999A patent/KR100484260B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057920A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162681A (en) | Differential sense amplifier | |
| US20060049852A1 (en) | Sense amplifier with low common mode differential input signal | |
| US5537066A (en) | Flip-flop type amplifier circuit | |
| US11887655B2 (en) | Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches | |
| JP2862744B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| KR960001860B1 (ko) | 반도체집적회로의 데이타 입출력선 센싱회로 | |
| US5789948A (en) | Sense amplifier | |
| JPH04219012A (ja) | 半導体集積回路 | |
| US4658160A (en) | Common gate MOS differential sense amplifier | |
| KR100484260B1 (ko) | 반도체메모리소자의센스증폭기 | |
| US5436866A (en) | Low-power, high-speed sense amplifier | |
| US5384503A (en) | SRAM with current-mode read data path | |
| KR0121137B1 (ko) | 센스 앰프의 구동 신호 발생 회로 | |
| KR20000041441A (ko) | 데이터 출력버퍼 | |
| JP3618144B2 (ja) | 半導体メモリ装置の読出し回路 | |
| KR100265330B1 (ko) | 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기 | |
| KR20030058254A (ko) | 클럭드 감지증폭기와 래치를 구비한 반도체 소자 | |
| KR100431525B1 (ko) | 반도체메모리장치의 입력버퍼회로 | |
| KR100275112B1 (ko) | 고속감지증폭기 | |
| KR100202643B1 (ko) | 고속 입/출력 회로 | |
| KR20000000993A (ko) | 데이타 입력버퍼 | |
| KR960013400B1 (ko) | 반도체 기억소자의 감지 증폭기 | |
| KR20010093475A (ko) | 반도체 메모리 장치의 입출력 감지 증폭기 회로 | |
| JPH0537305A (ja) | ラツチ回路 | |
| KR100470169B1 (ko) | 반도체메모리소자의센스증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |