KR100365428B1 - 데이타 버스라인 센스 앰프 - Google Patents

Abstract

본 발명은 데이타버스라인 센스앰프에 관한 것으로, 2개의 입력 데이타 신호를 인에이블 신호에 의해 각각 증폭하여 출력하는 커런트 미러형 구조의 제1 및 제2 센스앰프 수단과, 상기 제1 센스앰프 수단의 제1 출력신호와 상기 제2 센스앰프 수단의 제2 출력신호에 의해 각각 스위칭되어 상기 제1 및 제2 출력신호중 낮은 전위레벨을 갖는 출력신호를 접지전압으로 풀스윙 시켜주는 동작 안전 모드부와, 상기 제1 및 제2 센스앰프 수단이 공통 접속된 풀다운 노드로 흐르는 접지전압을 일정 레벨로 높여주는 이득 보상부와, 상기 제1 센스앰프 수단이 동작하지 않을 때 2개의 출력단을 등화 시켜주는 제1 등화부와, 상기 제2 센스앰프 수단이 동작하지 않을 때 2개의 출력단을 등화 시켜주는 제2 등화부와, 상기 제1 및 제2 센스앰프부의 제1 및 제2 출력신호를 입력으로하여 감지증폭한 신호를 출력하는 크로스 커플형 구조의 제3 센스앰프 수단과, 상기 제3 센스앰프부가 동작하지 않을 때 2개의 출력단자를 등화시키는 제3 등화부로 구성함으로써, 저전원전압과 고전원전압에서 안전하게 동작할 수 있는 효과가 있다.

Description

데이타 버스라인 센스앰프{DATA BUS LINE SENSE AMP}

본 발명은 반도체 메모리 장치의 데이타버스라인 센스앰프에 관한 것으로, 특히 저전원전압과 고전원전압에서 안전하게 동작할 수 있는 데이타버스라인 센스앰프에 관한 것이다.

일반적으로, 데이타라인 센스앰프는 비트라인 센스앰프에 의해 증폭된 셀 어레이(cell array)에 저장되어 있는 데이타가 데이타 버스 라인에 실리게 되면 이를 감지·증폭한 후에 데이타 출력버퍼로 전달하기 위한 회로로서, 셀에서 전달된 데이타의 작은 전위차를 정확히 감지·증폭하여 다음단의 회로로 전달해 주도록 설계된다.

여기서, 반도체 메모리의 셀에 저장된 데이타가 밖으로 독출되는 과정을 살펴보면, 먼저 로오 어드레스가 입력되면 이 어드레스에 해당하는 워드라인이 액티브되고 컬럼 어드레스가 선택되면 셀의 데이타가 비트라인을 통해 데이타 비트라인으로 전달되며 데이타 라인(DB)과 데이타바 라인(/DB)의 미세한 전압차를 센스앰프가 증폭하여 데이타 출력 버퍼로 전송하게 된다.

특히, 메모리 디바이스의 경우 컬럼 어드레스가 입력되어 데이타라인 센스앰프가 동작하여 데이터를 출력시키는데 소요되는 시간이 칩의 동작속도에 가장 큰 제한이 되는 부분이다.

도 1a 및 도 1b는 종래의 데이터라인 센스앰프의 회로를 도시한 것으로, 전류미러형 센스 앰프(도 1a)와 래치형 센스 앰프(도 1b)로 구성되어 2단 증폭을 하도록 구성되어있다.

상기 전류미러형 센스 앰프(도 1a)는 동작속도는 느리지만 잡음에 강하고, 상기 래치형 센스앰프부(도 1b)는 잡음에 취약해 오동작을 유발할 수 있기 때문에 전류미러형 센스 앰프(도 1a)로 먼저 어느 정도 증폭을 한 뒤 래치형 센스 앰프(도 1b)를 동작시켜 완전한 '로직 하이'와 '로직 로우'로 전압을 변화시킨다.

그런데, 상기 전류미러형 센스 앰프는 데이터 라인(DB)과 데이타바라인(/DB)의 전압이 약 100mV 이상의 전위차로 벌어져야만 동작하도록 구성되어 있다. 그 이유는 잡음에 의해서 데이타 라인에 반대의 신호 전압이 걸릴 경우 전류미러형의 출력 전압은 반대로 증폭을 하다가 이후 다시 원상태로 되돌아오는데 상기 센스 앰프가 원상태로 되돌아오기 전에 동작하게 되면 오류가 발생할 수 있기 때문이다.

상기 전류미러형 센스 앰프(도 1a)는 그 특성상 출력 전압이 전원전압(Vdd)에서 약 반전위(1/2Vcc)까지 떨어지고 나서 입력 데이타의 크기 차이에 따라 출력전압이 변화한다. 두 번째 단에 존재하는 래치형 센스 앰프(도 1b)는 상기 전류미러형 센스 앰프(도 1a)의 출력전압이 떨어지고 있는 동안에는 동작하지 않아야 한다. 왜냐하면, 출력전압이 급격하게 변화하면 래치형 센스 앰프(도 1b)의 작은 변화, 예를 들어 래치형 센스 앰프(도 1b)의 트랜지스터의 크기의 불일치, 전류미러형 센스 앰프(도 1a)의 출력이 래치형 센스 앰프(도 1b)에 입력되는 시간의 불일치, 잡음 등에 의하여 오동작을 일으킬 수 있기 때문이다. 따라서 래치형 센스 앰프(도 1b)는 상기 전류미러형 센스 앰프(도 1a)의 출력 전압이 반전위(1/2Vcc)로 안정되고 난 뒤에 동작을 해야 한다.

그런데, 이와 같이 구성된 종래의 데이타라인 센스앰프에 있어서는, 데이타 비트 라인을 전원전압 근처에서 스윙(swing)을 하게되면 상기 전류 미러형 센스 앰프(도 1a)는 입력의 변화를 인식하지 못하거나 이득(Gain)이 저하되는데 이러한 현상은 전원전압이 높을 수록 심하게 나타난다. 이때, 이득을 높이기 위해 트랜지스터의 사이즈를 크게 하면 전류 소모가 증가하게 되고, 이득이 저하되면 다음단의 센스 앰프의 출력중 로우(LOW) 쪽이 완전하게 센싱이 되지 않아 오동작을 유발시키게 된다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 저전원전압과 고전원전압에서 안전하게 동작할 수 있는 데이타버스라인 센스앰프를 제공하는데 있다.

도 1a 및 도 1b는 종래의 데이타버스라인 센스앰프 회로도

도 2a 및 도 2b는 본 발명에 의한 데이타버스라인 센스앰프 회로도

도 3a 및 도 3b는 저전원전압에서 동작할 경우의 종래 및 본 발명의 센스앰프 출력 파형도

도 4a 및 도 4b는 고전원전압에서 동작할 경우의 종래 및 본 발명의 센스앰프 출력 파형도

* 도면의 주요부분에 대한 부호의 설명 *

10 : 프리차지 회로부 20 : 이득보상 회로부

30 : 안전모드 회로부

상기 목적을 달성하기 위하여, 본 발명에 의한 데이타버스라인 센스앰프는,적어도, 데이타버스바 라인과 데이타버스 라인을 각각 감지증폭하는 2개의 전류미러형 센스 앰프와 1개의 래치드 센스 앰프로 구성된 반도체 메모리 장치의 데이타라인 센스앰프에 있어서,대기 모드시 상기 전류미러형 센스 앰프의 출력단을 각각 프리차지 시키는 프리차지용 트랜지스터와,상기 전류미러형 센스 앰프의 풀다운 노드에 설치되며 액티브 모드시 접지전압을 일정 레벨로 높여주는 이득보상 수단과,상기 전류미러형 센스 앰프의 출력 신호가 '로직 로우' 상태를 가질때 이를 접지전압으로 풀스윙해 주는 안전모드 수단을 구비하여 이루어진 것을 특징으로 한다.상기 구성에 더하여, 상기 프리차지용 트랜지스터는 PMOS 트랜지스터이며, 상기 이득보상수단은 직렬연결된 적어도 1개 이상의 NMOS 트랜지스터인 것이 바람직하다.그리고, 상기 안전모드 수단은 상기 커런트 미러형 센스 앰프의 출력단 사이에 크로스 커플드 구조를 갖는 2개의 제 1 및 제 2 NMOS 트랜지스터와, 상기 센스 앰프 인에이블 신호에 의해 상기 제 1 및 제 2 NMOS 트랜지스터를 통해 흐르는 전류를 접지전압으로 보내는 제 3 NMOS 트랜지스터로 구성된 것이 바람직하다.이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 2a 및 도 2b는 본 발명의 데이타버스라인 센스앰프의 회로도로서, 전류미러형 센스 앰프(도 2a)와 래치형 센스 앰프(도 2b)로 구성되어 2단 증폭을 하도록 구성되어있다.

상기 전류미러형 센스 앰프(도 2a)는, 센스앰프 인에이블 신호(pse1)가 '하이'일 때 턴온되어 센스 앰프를 구동시키는 NMOS 트랜지스터(N5)를 구성하고 있다. 그리고, 커런트 미러 구조의 PMOS 트랜지스터(P1,P2)는 전원전압(Vdd)을 노드(sal2) 및 노드(Nd1)로 일정하게 공급해 준다. 이때, 상기 노드(sa12)와 노드(Nd3)의 전위는 NMOS 트랜지스터(N1, N2)로 입력되는 데이타버스바(DBb) 신호와 데이타버스(DB) 신호의 크기에 의해 상기 NMOS 트랜지스터(N1, N2)를 통해서 상기 노드(Nd3) 쪽으로 보내진다. 이 노드(Nd3)로 전송된 전류는 상기 턴온된 NMOS 트랜지스터(N5)를 통하여 접지전위(Vss)로 보내진다. 이때, 상기 센스앰프가 동작하지 않는 대기 모드시 인에이블 신호(pse1)가 '로우'로 됨에 따라 PMOS트랜지스터(P11)가 턴온되어 상기 센스 앰프의 노드(sal2)와 또다른 커런트 미러형 센스 앰프의 노드(salb2)를 등화시키게 된다.

이상에서 설명한 커런트 미러형 센스 앰프는 종래의 커런트 미러형 센스 앰프와 그 구성 및 동작이 동일하다.

본 발명에서는 상기 구성에 더하여, 상기 센스 앰프가 동작하지 않는 대기 모드시 노이즈(noise)의 영향을 최소화하기 위하여 상기 센스앰프 인에이블 신호(pse1)에 의해 상기 센스 앰프의 출력 노드(sal2 및 Nd1)의 전위를 프리차지 시키도록 상기 출력 노드(sal2)와 노드(Nd1) 사이에 등화용 또는 이퀄라이즈용 PMOS 트랜지스터(P9)를 추가로 구성하였다.

그리고, 데이타 신호를 각각 입력으로 하는 NMOS 트랜지스터(N1,N2)의 게이트-소오스 간에 걸리는 전압(Vgs)을 낮추기 위해 상기 노드(Nd3)와 상기 센스 앰프 구동용 NMOS 트랜지스터(N5) 사이에 직렬연결된 2개의 NMOS 트랜지스터(N9,N10)로 구성된 이득보상 회로부(20)를 구비하였다. 이 이득보상 회로부(20)는 센스 앰프 구동시 입력단의 Vgs를 낮추기 위해 접지전압(Vss)의 레벨을 자신의 문턱전압(Vtn)만큼 높여주어 이득을 증가시키게 된다.

또한, 본 발명은 상기 전류미러형 센스 앰프의 출력 신호가 '로직 로우'를 출력할 경우, 이 로우 전위레벨이 완전한 접지전압(Vss)을 가지지 않을 때 다음단의 회로에서 오동작이 발생되는 것을 방지하기 위해 이를 접지전압으로 풀스윙해 주도록 안전모드 회로부(30)를 구성하였다.

상기 안전모드 회로부(30)는 상기 커런트 미러형 센스 앰프의 출력단(sal2,salb2) 사이에 크로스 커플드 구조를 갖는 2개의 NMOS 트랜지스터(N12,N13)와, 상기 센스 앰프 인에이블 신호(pse1)가 들어올 때 상기 NMOS 트랜지스터(N12,N13)를 통해 흐르는 전류를 접지전압으로 보내는 NMOS 트랜지스터(N11)로 구성된다.

상기 구성에 의한 동작을 살펴보면 다음과 같다.

먼저, 대기 모드시 센스앰프 인에이블 신호(pse1,pse2)가 '로우'가 되어 상기 풀다운 트랜지스터인 NMOS 트랜지스터(N5, N9, N10, N11)는 턴오프되고, 등화용 PMOS 트랜지스터(P9,P10,P11)는 턴온되어 센스 앰프가 '하이'레벨로 프리차지 및 이퀄라이즈 되면서 센스 앰프는 디스에이블 상태가 된다.

그후 액티브 모드가 되면, 상기 센스앰프 인에이블 신호(pse1,pse2)는 '하이'가 되어 상기 풀다운 트랜지스터인 NMOS 트랜지스터(N5, N9, N10, N11)는 턴온되고, 등화용 PMOS 트랜지스터(P9,P10,P11)는 턴오프되어 센스 앰프는 동작된다. 이때, 센스 앰프는 데이타버스바(DBb) 신호와 데이타버스(DB) 신호가 센스 앰프에 전달되어 출력 단자(sal1, salb1)로 증폭된다.

상기 전류미러형 센스 앰프가 동작하는 시간후에 래치형 센스 앰프를 동작시키는 인에이블 신호(pse2)가 '하이'가 되면 풀다운 트랜지스터(N8)가 턴온되어 2차 센스 앰프를 동작시키게 된다. 따라서, 1차 센스 앰프의 출력 신호(sal2, salb2)를 각각 입력으로 하여 출력 단자(sa22, sa2b2)로 증폭한다. 이때, 데이타 버스(DB) 신호와 데이타버스바(/DBb) 신호가 전원전압 근처에서 스윙(swing)하므로, 하이(Vdd)에서의 데이타버스 신호와 데이타버스바 신호의 게이트-소오스간의 전압 차이를 인식하기 어렵기 때문에 본 발명에서는 이득보상 회로부(20)를 사용하였다. 따라서, 센스 앰프가 동작시 풀다운 노드로 전달되는 접지전압을 이득보상 회로부(20)의 문턱전위레벨 만큼 높여주어 이득을 증가시켰다. 그리고, 출력단의 데이타 전이시 발생되는 노이즈를 줄이고 센스 앰프를 초기 상태에서 출발하기 위해 상기 센스 앰프가 동작하지 않는 대기 모드시 센스 앰프의 출력단을 이퀄라이즈(P9,P10)를 사용하여 '하이'레벨로 프리차지 시켰다.

그리고, 상기 센스 앰프가 '로우' 신호를 출력할 때 이 로우 신호의 전위레벨이 완전히 접지전압이 되지 않았을 때 다음단의 회로에서 오동작이 생기는 것을 방지하기 위해 상기 센스 앰프의 '로우' 전위레벨을 접지전압으로 풀스윙해 주도록 하는 안전모드 회로부(30)를 구현하였다.

도 3a 및 도 3b는 저전원전압에서 동작할 경우의 종래 및 본 발명의 센스앰프 출력 파형도이고, 도 4a 및 도 4b는 고전원전압에서 동작할 경우의 종래 및 본 발명의 센스앰프 출력 파형도이다.

상기 시뮬레이션 결과에서도 알 수 있듯이, 저전원전압과 고전원전압에서 안전하게 동작할 수 있으며, 이득이 증가한다는 것을 알 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 데이타버스라인 센스앰프에 의하면, 대기 모드시 상기 전류미러형 센스 앰프의 출력단을 각각 프리차지 시키는 프리차지 수단과, 상기 전류미러형 센스 앰프의 풀다운 노드에 설치되며 액티브 모드시 접지전압을 일정 레벨로 높여주는 이득보상 수단과, 상기 전류미러형 센스 앰프의 출력 신호가 '로직 로우' 상태를 가질때 이를 접지전압으로 풀스윙해 주는 안전모드 수단으로 구성함으로써, 저전원전압과 고전원전압에서 안전하게 동작할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. (정정) 반도체 메모리 장치의 데이타 라인 센스 앰프에 있어서,

   2개의 입력 데이타 신호를 인에이블 신호에 의해 각각 증폭하여 출력하는 커런트 미러형 구조의 제1 및 제2 센스앰프 수단과,

   상기 제1 센스앰프 수단의 제1 출력신호와 상기 제2 센스앰프 수단의 제2 출력신호에 의해 각각 스위칭되어 상기 제1 및 제2 출력신호중 낮은 전위레벨을 갖는 출력신호를 접지전압으로 풀스윙 시켜주는 동작 안전 모드부와,

   상기 제1 및 제2 센스앰프 수단이 공통 접속된 풀다운 노드로 흐르는 접지전압을 일정 레벨로 높여주는 이득 보상부와,

   상기 제1 센스앰프 수단이 동작하지 않을 때 2개의 출력단을 등화 시켜주는 제1 등화부와,

   상기 제2 센스앰프 수단이 동작하지 않을 때 2개의 출력단을 등화 시켜주는 제2 등화부와,

   상기 제1 및 제2 센스앰프부의 제1 및 제2 출력신호를 입력으로하여 감지증폭한 신호를 출력하는 크로스 커플형 구조의 제3 센스앰프 수단과,

   상기 제3 센스앰프부가 동작하지 않을 때 2개의 출력단자를 등화시키는 제3 등화부를 포함하여 이루어진것을 특징으로 하는 데이타버스라인 센스앰프.
2. (정정) 제 1 항에 있어서,

   상기 제1, 제2, 제3 등화부는PMOS 트랜지스터인 것을 특징으로 하는 데이타라인 센스 앰프.
3. 제 1 항에 있어서,

   상기 이득보상수단은 직렬연결된 적어도 1개 이상의 NMOS 트랜지스터인 것을 특징으로 하는 데이타라인 센스 앰프.
4. 제 1 항에 있어서, 상기 안전모드 수단은,

   상기 크로스 커플드 구조를 갖는 2개의 제1 및 제2 NMOS 트랜지스터와, 상기 인에이블 신호에 의해 상기 제1 및 제2 NMOS 트랜지스터를 통해 흐르는 전류를 접지전압으로 방전시키는 제3 NMOS 트랜지스터로 구성된 것을 특징으로 하는 데이타라인 센스 앰프.