KR20000042424A - 고속 동작을 위한 감지증폭기 - Google Patents

Abstract

본 발명은 고속 동작을 요하는 제품에 유용하게 적용가능한 고속 동작을 위한 감지증폭기를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 센스인에이블신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단; 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아 제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 감지 증폭수단; 및 상기 제1 센스인에이블신호에 응답하여 상기 제1 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 각각 프리차지하기 위한 프리차지 수단을 포함하며, 상기 제1 및 제2 전류미러형 감지 증폭수단은 각각, 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터의 1차 감지 증폭된 신호에 응답하여 상기 제1 및 제2 전류미러형 감지 증폭수단의 전류를 변화시키기 위한 수단을 포함한다.

Description

고속 동작을 위한 감지증폭기

본 발명은 반도체 메모리 소자의 감지증폭기에 관한 것으로, 특히 고속 동작을 위한 감지증폭기에 관한 것이다.

잘 알려진 바와 같이, 반도체 메모리 소자의 감지증폭기는 메모리 소자의 리드(read) 구동시 메모리 셀로부터의 데이터를 비트라인 및 데이터 버스를 통해 입력받아 증폭한 후 출력버퍼를 통해 외부로 출력하도록 한다.

도 1은 종래기술에 따른 감지증폭기 회로도로서, 3개의 제1, 제2 및 제3 전류미러형 감지증폭부(10, 20, 30)와, 출력부(40)와, 상기 제1 및 제2 전류미러형 감지증폭부(10, 20)의 출력단을 프리차지 및 등화(equalize)하는 프리차지 및 등화부(50)로 이루어진다.

도 1을 참조하면, 제1 전류미러형 감지증폭부(10)는 정입력신호(bl)와 부입력신호(blb)가 각각 게이트에 인가되는 감지증폭용 NMOS트랜지스터(N4, N5)와, 상기 NMOS 트랜지스터(N4, N5)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P3, P4)와, 게이트에는 제1 센스인에이블신호(pse1)가 인가되며, 상기 NMOS 트랜지스터(N4, N5)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N6)를 포함한다. 제1 전류미러형 감지증폭부(10)의 출력신호(sa1o)는 상기 NMOS 트랜지스터(N5)와 상기 PMOS 트랜지스터(P4)의 공통 드레인단으로부터 출력된다.

유사하게, 제2 전류미러형 감지증폭부(20)는 부입력신호(blb)와 정입력신호(bl)가 각각 게이트에 인가되는 감지증폭용 NMOS 트랜지스터(N1, N2)와, 상기 NMOS 트랜지스터(N1, N2)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P1, P2)와, 게이트에는 상기 제1 센스인에이블신호(pse1)가 인가되며, 상기 NMOS 트랜지스터(N1, N2)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N3)를 포함한다. 제2 전류미러형 감지증폭부(20)의 출력신호(sa1ob)는 상기 NMOS 트랜지스터(N2)와 상기 PMOS 트랜지스터(P2)의 공통 드레인단으로부터 출력된다.

유사하게, 제3 전류미러형 감지증폭부(30)는 제2 전류미러형 감지증폭부(20)의 출력신호(sa1ob)와 제1 전류미러형 감지증폭부(10)의 출력신호(sa1o)를 각각 게이트에 인가되는 감지증폭용 NMOS 트랜지스터(N7, N8)와, 상기 NMOS 트랜지스터(N7, N8)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P5, P6)와, 게이트에는 제2 센스인에이블신호(pse2)가 인가되며 상기 NMOS 트랜지스터(N7, N8)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N9)를 포함한다. 제3 전류미러형 감지증폭부(30)의 출력신호(sa2ob)는 상기 NMOS 트랜지스터(N8)와 상기 PMOS 트랜지스터(P6)의 공통 드레인단으로부터 출력된다.

그리고, 출력부(40)는 제3 전류미러형 감지증폭부(30)의 출력신호(sa2ob)를 반전하여 최종 출력신호(sa2o)를 출력하는 인버터(I1)를 포함한다.

마지막으로, 프리차지 및 등화부(50)는 전원전압단과 상기 제1 전류미러형 감지증폭부(10)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제1 전류미러형 감지증폭부(10)의 출력단을 프리차지하는 PMOS 트랜지스터(P8)와, 전원전압단과 상기 제2 전류미러형 감지증폭부(20)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제2 전류미러형 감지증폭부(20)의 출력단을 프리차지하는 PMOS 트랜지스터(P7)와, 상기 제1 전류미러형 감지증폭부(10)의 출력단과 상기 제2 전류미러형 감지증폭부(20)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제1 전류미러형 감지증폭부(10)의 출력단 및 상기 제2 전류미러형 감지증폭부(20)의 출력단을 등화시키는 PMOS 트랜지스터(P9)로 이루어진다.

상기와 같은 구조를 갖는 종래의 전류미러형 감지증폭기의 동작을 간단히 살펴보면, 먼저, 로우 레벨의 제1 및 제2 센스인에이블신호(pse1, pse2)에 의해 전류 소오스용 NMOS 트랜지스터들(N6, N3, N9)들이 턴오프되어 제1 내지 제3 전류미러형 감지증폭부(10, 20, 30)의 감지 증폭 동작이 중단된다. 이때 제1 센스인에이블신호(pse1)를 게이트 입력으로 받는 프리차지 및 등화부(50)의 PMOS 트랜지스터들(P7, P8, P9)이 모두 턴온되어 제1 전류미러형 감지증폭부(10)의 출력단 및 상기 제2 전류미러형 감지증폭부(20)의 출력단을 전원전압 레벨로 프리차지 및 등화시킨다.

다음으로, 제1 및 제2 전류미러형 감지증폭부(10, 20)가 하이 레벨의 제1 센스인에이블신호(pse1)에 의해 인에이블되어 정 및 부입력신호(bl, blb)를 1차 감지증폭하고, 이어서 하이 레벨의 제2 센스인에이블신호(pse2)에 의해 제3 전류미러형 감지증폭부(30)가 인에이블되어 제1 및 제2 전류미러형 감지증폭부(10, 20)의 출력신호(sa1o, sa1ob)를 2차 감지증폭한 다음, 출력부(40)를 통해 최종 출력신호(sa2o, sa2ob)를 출력한다.

그러나, 이와 같은 종래의 감지증폭기는 정입력신호 및 부입력신호(bl, blb)가 전원전압 근처에서 작은 차이값(약 50mV 정도)을 가지고 동작하게 되는 경우 제1 및 제2 전류미러형 감지증폭부들이 입력의 변화를 잘 감지하지 못하여 센싱 속도가 떨어지고, 또한 충분한 전압 이득을 만들지 못하여 잡음에 의해 잘못된 데이터를 감지 증폭할 수 있는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 고속 동작을 요하는 제품에 유용하게 적용가능한 고속 동작을 위한 감지증폭기를 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 감지증폭기 회로도.

도 2는 본 발명에 따른 감지증폭기의 일실시 회로도.

도 3은 종래의 감지증폭기와 본 발명에 따른 감지증폭기의 노드(a1, a2, b1, b2)에 대한 전위 레벨을 비교 시뮬레이션한 도면.

도 4는 종래의 감지증폭기와 본 발명에 따른 감지증폭기의 노드(a3, a4, b3, b4)에 대한 전위 레벨을 비교 시뮬레이션한 도면.

도 5는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도.

도 6은 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 또다른 결과 파형도.

* 도면의 주요 부분에 대한 설명

100 : 제1 전류미러형 감지증폭부

200 : 제2 전류미러형 감지증폭부

300 : 제3 전류미러형 감지증폭부

400 : 출력부

500 : 프리차지 및 등화부

상기 목적을 달성하기 위한 본 발명의 감지증폭기는, 제1 센스인에이블신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단; 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아 제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 감지 증폭수단; 및 상기 제1 센스인에이블신호에 응답하여 상기 제1 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 각각 프리차지하기 위한 프리차지 수단을 포함하며, 상기 제1 및 제2 전류미러형 감지 증폭수단은 각각, 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터의 1차 감지 증폭된 신호에 응답하여 상기 제1 및 제2 전류미러형 감지 증폭수단의 전류를 변화시키기 위한 수단을 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명에 따른 감지증폭기의 일실시 회로도로서, 3개의 제1, 제2 및 제3 전류미러형 감지증폭부(100, 200, 300)와, 출력부(400)와, 상기 제1 및 제2 전류미러형 감지증폭부(100, 200)의 출력단을 프리차지 및 등화(equalize)하는 프리차지 및 등화부(500)로 이루어진다.

도면을 참조하여, 본 발명의 구체적인 구성을 살펴본다.

제1 전류미러형 감지증폭부(100)는 정입력신호(bl)와 부입력신호(blb)가 각각 게이트에 인가되는 감지증폭용 NMOS트랜지스터(N14, N15)와, 상기 NMOS 트랜지스터(N14, N15)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P13, P14)와, 게이트에는 제1 센스인에이블신호(pse1)가 인가되며, 상기 NMOS 트랜지스터(N14, N15)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N16)와, 게이트가 상기 NMOS 트랜지스터(N15)와 상기 PMOS 트랜지스터(P14)의 공통 드레인단에 연결되며 상기 전류미러용 PMOS 트랜지스터(P13, P14)의 공통 접속된 게이트(b3)와 상기 NMOS 트랜지스터(N14, N15)의 공통 접속된 소오스(b4) 사이에 연결되는 이퀄라이즈용 NMOS 트랜지스터(N20)를 포함한다. 제1 전류미러형 감지증폭부(100)의 출력신호(sb1o)는 상기 NMOS 트랜지스터(N15)와 상기 PMOS 트랜지스터(P14)의 공통 드레인단으로부터 출력된다.

유사하게, 제2 전류미러형 감지증폭부(20)는 부입력신호(blb)와 정입력신호(bl)가 각각 게이트에 인가되는 감지증폭용 NMOS 트랜지스터(N11, N12)와, 상기 NMOS 트랜지스터(N11, N12)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P11, P12)와, 게이트에는 상기 제1 센스인에이블신호(pse1)가 인가되며, 상기 NMOS 트랜지스터(N11, N12)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N13)와, 게이트가 상기 NMOS 트랜지스터(N12)와 상기 PMOS 트랜지스터(P12)의 공통 드레인단에 연결되며 상기 전류미러용 PMOS 트랜지스터(P11, P12)의 공통 접속된 게이트(b1)와 상기 NMOS 트랜지스터(N11, N12)의 공통 접속된 소오스(b2) 사이에 연결되는 이퀄라이즈용 NMOS 트랜지스터(N19)를 포함한다. 제2 전류미러형 감지증폭부(200)의 출력신호(sb1ob)는 상기 NMOS 트랜지스터(N12)와 상기 PMOS 트랜지스터(P12)의 공통 드레인단으로부터 출력된다.

유사하게, 제3 전류미러형 감지증폭부(300)는 제2 전류미러형 감지증폭부(200)의 출력신호(sb1ob)와 제1 전류미러형 감지증폭부(100)의 출력신호(sb1o)를 각각 게이트에 인가되는 감지증폭용 NMOS 트랜지스터(N17, N18)와, 상기 NMOS 트랜지스터(N17, N18)의 드레인과 전원전압단 사이에 연결된 전류미러용 PMOS 트랜지스터(P15, P16)와, 게이트에는 제2 센스인에이블신호(pse2)가 인가되며 상기 NMOS 트랜지스터(N17, N18)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 NMOS 트랜지스터(N19)를 포함한다. 제3 전류미러형 감지증폭부(300)의 출력신호(sb2ob)는 상기 NMOS 트랜지스터(N18)와 상기 PMOS 트랜지스터(P16)의 공통 드레인단으로부터 출력된다.

그리고, 출력부(400)는 제3 전류미러형 감지증폭부(300)의 출력신호(sb2ob)를 반전하여 최종 출력신호(sb2o)를 출력하는 인버터(I11)를 포함한다.

마지막으로, 프리차지 및 등화부(500)는 전원전압단과 상기 제1 전류미러형 감지증폭부(100)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제1 전류미러형 감지증폭부(100)의 출력단을 프리차지하는 PMOS 트랜지스터(P18)와, 전원전압단과 상기 제2 전류미러형 감지증폭부(200)의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제2 전류미러형 감지증폭부(200)의 출력단을 프리차지하는 PMOS 트랜지스터(P17)와, 상기 제1 전류미러형 감지증폭부(100)의 출력단과 상기 제2 전류미러형 감지증폭부(200)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(pse1)가 인가되어 상기 제1 전류미러형 감지증폭부(100)의 출력단 및 상기 제2 전류미러형 감지증폭부(200)의 출력단을 등화시키는 PMOS 트랜지스터(P19)로 이루어진다.

도 3은 종래의 감지증폭기와 본 발명에 따른 감지증폭기의 노드(a1, a2, b1, b2)에 대한 전위 레벨을 비교 시뮬레이션한 도면이다.

또한, 도 4는 종래의 감지증폭기와 본 발명에 따른 감지증폭기의 노드(a3, a4, b3, b4)에 대한 전위 레벨을 비교 시뮬레이션한 도면이다.

상기와 같은 구조를 갖는 본 발명의 전류미러형 감지증폭기의 동작을 도 3 및 도 4를 참조하여 간단히 살펴보면, 먼저, 로우 레벨의 제1 및 제2 센스인에이블신호(pse1, pse2)에 의해 전류 소오스용 NMOS 트랜지스터들(N16, N13, N19)들이 턴오프되어 제1 내지 제3 전류미러형 감지증폭부(100, 200, 300)의 감지 증폭 동작이 중단된다. 이때 제1 센스인에이블신호(pse1)를 게이트 입력으로 받는 프리차지 및 등화부(500)의 PMOS 트랜지스터들(P17, P18, P19)이 모두 턴온되어 제1 전류미러형 감지증폭부(100)의 출력단 및 상기 제2 전류미러형 감지증폭부(200)의 출력단을 전원전압 레벨로 프리차지 및 등화시킨다.

이어서, 정입력신호(bl)가 부입력신호(blb)보다 높은 전위를 가지도록 입력된다고 가정한다. 이 때, 제2 전류미러형 감지증폭부(200)에서 상기 전류미러용 PMOS 트랜지스터(P11, P12)의 공통 접속된 게이트단(b1)과 상기 NMOS 트랜지스터(N11, N12)의 공통 접속된 소오스단(b2)은 1/2전원전압의 전위 레벨로 유지되되, 약 500mV의 차이를 갖고 b1이 b2보다 높은 전위 레벨을 갖는다. 그리고, 부입력신호(blb)보다 높은 전위를 갖는 정입력신호(bl)에 응답하여 NMOS 트랜지스터(N12)를 통해 더 많은 전류가 흐르게 되어 제2 전류미러형 감지증폭부(200)의 출력 신호(sb1ob)로 1/2전원전압의 전위 레벨이 출력된다. 따라서, 출력 신호(sb1ob)를 게이트 입력으로 받는 이퀄라이즈용 NMOS 트랜지스터(N19)는 동작하지 않게 되고, b1 및 b2의 전위 또한 변화가 없게 된다.

다음으로, 제1 전류미러형 감지증폭부(100)에서 상기 전류미러용 PMOS 트랜지스터(P13, P14)의 공통 접속된 게이트단(b3)과 상기 NMOS 트랜지스터(N14, N15)의 공통 접속된 소오스단(b4)은 1/2전원전압의 전위 레벨로 유지되되, 약 500mV의 차이를 갖고 b3이 b4보다 높은 전위 레벨을 갖는다. 그리고, 낮은 전위를 갖는 부입력신호(blb)에 응답하여 NMOS 트랜지스터(N15)를 통해 더 적은 전류가 흐르게 되어 제1 전류미러형 감지증폭부(100)의 출력 신호(sb1o)로 출력 신호(sb1ob)보다 높은 전위 레벨이 출력된다. 따라서, 높은 전위 레벨의 출력 신호(sb1o)를 게이트 입력으로 받는 이퀄라이즈용 NMOS 트랜지스터(N20)가 턴-온된다. 그리고, 턴-온된 이퀄라이즈용 NMOS 트랜지스터(N20)에 의해 b3 및 b4의 전위레벨이 서로 등화(equalize)되어 b3 및 b4의 전위레벨 차가 200mV 정도로 작아지고, b4의 전위 레벨이 높아진다. 그리고, 높아진 b4의 전위 레벨에 의해 NMOS 트랜지스터(N15)에서 문턱 전압만큼의 드롭(drop)이 발생하게 되고 그에 따라 출력 신호(sb1o)의 전위 레벨이 더욱 하이 레벨로 가게 된다. 결국, PMOS 트랜지스터(P13)를 통해 흐르는 전류는 증가하게 되고, 나머지 트랜지스터(P14, N14, N15)를 통해 흐르는 전류는 감소하게 되어 출력 신호(sb1o)가 더욱 확실한 하이 레벨로 쉬프트하여 전압 이득을 높이게 된다.

상기와 같이 제1 전류미러형 감지증폭부(100) 및 제2 전류미러형 감지증폭부(200)를 통해 각각 출력되는 출력 신호(sb1o, sb1ob)를 제3 전류미러형 감지증폭부(300)를 통해 2차 감지 증폭한 후 감지 증폭된 최종 출력 신호(sb2o)를 출력한다.

상술한 본 발명의 동작 설명과 반대로, 정입력신호(bl)가 부입력신호(blb)보다 낮은 전위를 가지도록 입력되는 경우 제1 및 제2 전류미러형 감지증폭부(100, 200)가 서로 반대로 동작하게 되어, 제2 전류미러형 감지증폭부(200)의 NMOS 트랜지스터(N19)를 통해 출력 신호(sb1ob)가 더욱 확실한 하이 레벨로 되어 전압 이득을 높이고 빠른 감지 증폭 동작을 수행하게 된다.

도 5는 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 결과 파형도로서, 제1 및 제2 전류미러형 감지증폭부로부터 출력되는 1차 증폭된 출력 신호의 전압 이득을 비교한 것이다. 도면을 참조하면, 본 발명에 따른 감지증폭기의 제1 및 제2 전류미러형 감지증폭부(100, 200)를 통한 전압 이득(B)이 종래 감지증폭기의 제1 및 제2 전류미러형 감지증폭부(10, 20)를 통한 전압 이득(A) 보다 훨씬 높다는 것을 알 수 있다.

도 6은 종래의 감지증폭기와 본 발명에 따른 감지증폭기를 비교 시뮬레이션한 또다른 결과 파형도로서, 종래 및 본 발명의 감지증폭기에 대한 센싱 속도를 비교한 것이다. 도면을 참조하면, 본 발명에 따른 감지증폭기를 통한 센싱 속도(B)가 종래 감지증폭기의 센싱 속도(A) 보다 훨씬 빠르다는 것을 알 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 정입력신호 및 부입력신호 중 어느 하나가 고전위로 동작하는 경우 하이 레벨을 출력하는 전류미러형 감지증폭부의 이퀄라이즈용 NMOS 트랜지스터가 동작하여 1차 증폭 시의 전류를 변화시킴으로써, 확실한 하이 레벨을 출력하여 전압이득을 높이는 동시에 센싱 속도를 빨리하는 효과가 있다.

Claims (7)

1. 제1 센스인에이블신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단;

   상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아 제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 감지 증폭수단; 및

   상기 제1 센스인에이블신호에 응답하여 상기 제1 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 각각 프리차지하기 위한 프리차지 수단을 포함하며,

   상기 제1 및 제2 전류미러형 감지 증폭수단은 각각,

   상기 제1 및 제2 전류미러형 감지 증폭수단으로부터의 1차 감지 증폭된 신호에 응답하여 상기 제1 및 제2 전류미러형 감지 증폭수단의 전류를 변화시키기 위한 수단을 포함하는 것을 특징으로 하는 고속 동작을 위한 감지증폭기.
2. 제 1 항에 있어서, 상기 제1 전류미러형 감지 증폭수단은,

   상기 정입력신호 및 상기 부입력신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS트랜지스터;

   상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압단 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터;

   게이트로 상기 제1 센스인에이블신호가 인가되며, 상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스단 및 접지 사이에 연결되어 전류 소오스로 작용하는 제3 NMOS 트랜지스터; 및

   게이트가 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단에 연결되며, 상기 제1 및 제2 전류미러용 PMOS 트랜지스터의 공통 접속된 게이트단 및 상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스 사이에 연결되는 이퀄라이즈용 제4 NMOS 트랜지스터를 포함하며,

   상기 1차 감지 증폭된 신호는 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단으로부터 출력되는 것을 특징으로 하는 고속 동작을 위한 감지증폭기.
3. 제 1 항에 있어서, 상기 제2 전류미러형 감지 증폭수단은,

   상기 부입력신호 및 상기 정입력신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS트랜지스터;

   상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압단 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터;

   게이트로 상기 제1 센스인에이블신호가 인가되며, 상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스단 및 접지 사이에 연결되어 전류 소오스로 작용하는 제3 NMOS 트랜지스터; 및

   게이트가 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단에 연결되며, 상기 제1 및 제2 전류미러용 PMOS 트랜지스터의 공통 접속된 게이트단 및 상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스 사이에 연결되는 이퀄라이즈용 제4 NMOS 트랜지스터를 포함하며,

   상기 1차 감지 증폭된 신호는 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단으로부터 출력되는 것을 특징으로 하는 고속 동작을 위한 감지증폭기.
4. 제 1 항에 있어서,

   상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호는,

   서로 상보적인 전위 레벨을 가지는 것을 특징으로 하는 고속 동작을 위한 감지증폭기.
5. 제 1 항에 있어서, 상기 제3 전류미러형 감지 증폭수단은,

   상기 제2 전류미러형 감지 증폭수단으로부터의 1차 감지 증폭된 신호 및 상기 제1 전류미러형 감지 증폭수단으로부터의 1차 감지 증폭된 신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS트랜지스터;

   상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압단 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터; 및

   게이트로 상기 제1 센스인에이블신호가 인가되며, 상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스단 및 접지 사이에 연결되어 전류 소오스로 작용하는 제3 NMOS 트랜지스터를 포함하며,

   상기 감지 증폭기의 최종 감지 증폭 신호는 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터의 공통 드레인단으로부터 출력되는 것을 특징으로 하는 고속 동작을 위한 감지증폭기.
6. 제 1 항에 있어서, 상기 프리차지수단은

   전원전압단과 상기 제1 전류미러형 감지 증폭수단의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제1 전류미러형 감지 증폭수단의 출력단을 프리차지하는 제1 PMOS 트랜지스터; 및

   전원전압단과 상기 제2 전류미러형 감지 증폭수단의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제2 전류미러형 감지 증폭수단의 출력단을 프리차지하는 제2 PMOS 트랜지스터

   를 포함하여 이루어지는 고속 동작을 위한 감지증폭기.
7. 제 6 항에 있어서, 상기 프리차지수단은,

   상기 제1 전류미러형 감지 증폭수단의 출력단과 상기 제2 전류미러형 감지 증폭수단의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제1 전류미러형 감지 증폭수단의 출력단 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 등화시키는 제3 PMOS 트랜지스터

   를 더 포함하여 이루어지는 고속 동작을 위한 감지증폭기.