KR100275132B1 - 전류미러형 감지 증폭기 - Google Patents

전류미러형 감지 증폭기 Download PDF

Info

Publication number
KR100275132B1
KR100275132B1 KR1019970026977A KR19970026977A KR100275132B1 KR 100275132 B1 KR100275132 B1 KR 100275132B1 KR 1019970026977 A KR1019970026977 A KR 1019970026977A KR 19970026977 A KR19970026977 A KR 19970026977A KR 100275132 B1 KR100275132 B1 KR 100275132B1
Authority
KR
South Korea
Prior art keywords
mirror type
current mirror
current
type sensing
enable signal
Prior art date
Application number
KR1019970026977A
Other languages
English (en)
Other versions
KR19990003173A (ko
Inventor
엄인환
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970026977A priority Critical patent/KR100275132B1/ko
Priority to US09/102,354 priority patent/US6114881A/en
Priority to TW087111495A priority patent/TW515141B/zh
Publication of KR19990003173A publication Critical patent/KR19990003173A/ko
Application granted granted Critical
Publication of KR100275132B1 publication Critical patent/KR100275132B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 정입력신호 및 부입력신호가 전원근압근처에서 스윙할 시의 이득 저하를 방지하고, 또한 저전압에서 고저압에 걸친 광범위한 전원전압 레벨에서 보다 안정되게 감지 증폭을 수행할 수 있는 전류미러형 감지 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명은 상기 목적을 달성하기 위하여 본 발명은, 제1 센스인에이블 신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단; 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 감지 증폭수단; 상기 제1 센스인에이블신호에 응답하여 상기 제1 및 상기 제2 전류미러형 감지 증폭수단의 출력을 각각 프리차지하기 위한 제1 프리차지 수단; 및 상기 제2 센스인에이블신호에 응답하여 상기 제3 전류미러형 감지 증폭수단의 출력단을 프리차지하기 위한 제2 프리차지수단을 포함하며, 상기 제1 및 제2 전류미러형 감지 증폭수단은 각각, 자신의 풀-다운 노드의 접지레벨을 상승시키기 위한 접지레벨 상승수단을 포함한다.
[색인어]
감지 증폭기, 전류미러형 감지 증폭기, 프리차지부, 접지레벨상승부, 센스인에이블신호

Description

전류미러형 감지 증폭기{CURRENT-MIRROR TYPE SENSE AMPLIFIER}
본 발명은 감지 증폭기에 관한 것으로서, 특히 저전압에서 고전압에 걸친 광범위한 전원전압 레벨에서 감지 증폭을 효과적으로 수행할 수 있는 전류미러형 감지 증폭기에 관한 것이다.
일반적으로, 감지 증폭기는 두 입력단 전압 간의 미세한 차이를 효과적으로 감지하고 이를 증폭하여 추력한다. 감지 증폭기의 두 입력단에 공통으로 입력되는 전압은 출력에 영향을 주지 못한다. 따라서, 전기적 환경이 동일한 한 쌍의 신호선을 감지 증폭기의 입력으로 사용하면 신호선에 공통으로 유기되는 전기적 잡음은 출력에 아무런 영향을 미치지 못하고 차동 신호만을 증폭할 수 있다. 감지 증폭기의 종류는 입력단과 출력단이 서로 다른 전류미러형(current-mirror type) 및 입력단과 출력단을 서로 공유하는 크로스-커플형(cross-couple type) 등이 있다.
여기서, 전류미러형 감지 증폭기는두 입력단 간의 미세한 차이를 빠른 속도로 감지하여 증폭할 수 있지만 출력 진폭이 제한되어 저진폭 고속 전송에 유리하다.
도 1은 종래기술에 따른 감지 증폭기 회로도로서, 3개의 제1, 제2 및 제3 전류 미러형 감지증폭부(10, 20, 30)로 구성되어 있음을 알 수 있다.
도 1을 참조하면, 제1 전류미러형 감지증폭부(10)는 정입력신호(BL)와 부입력신호(/BL)가 각각 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS트랜지스터(NM11, NM12)와, 상기 제1 및 제2 NMOS 트랜지스터(NM11, NM12)의 드레인과 전원전압 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터(PM11, PM12)와, 게이트에는 제1 센스인에이블신호(SE1)가 인가되며, 상기 제1 및 제2 NMOS 트랜지스터(NM11, NM12)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 제3 NMOS 트랜지스터(NM13)를 포함한다. 제1 전류 미러형 감지증폭부(10)의 출력신호(SA0)는 상기 제2 NMOS 트랜지스터(NM12)와 상기 제2 PMOS 트랜지스터(PM12)의 공통 드레인단으로부터 출력된다.
유사하게, 제2 전류미러형 감지증폭부(20)는 부입력신호(/BL)와 정입력신호(BL)가 각각 게이트에 인가되는 감지증폭용 제4 및 제5 NMOS 트랜지스터(NM22, NM21)와, 상기 제4 및 제5 NMOS 트랜지스터(NM22, NM21)의 드레인과 전원전압 사이에 연결된 전류미러용 제3 및 제4 PMOS 트랜지스터(PM22, PM21)와, 게이트에는 상기 제1 센스인에이블신호(SE1)가 인가되며, 상기 제4 및 제5 NMOS 트랜지스터(NM22, NM21)의 공통 접속된 소오스와 접시사이에 연결되어 전류 소오스로 작용하는 제6 NMOS 트랜지스터 (NM23)를 포함한다. 제2 전류미러형 감지증폭부(20)의 출력신호(SAOB)는 상기 제5 NMOS 트랜지스터(NM21)와 상기 제4 PMOS 트랜지스터(PM21)의 공통 드레인단으로부터 출력된다.
유사하게, 제3 전류미러형 감지증폭부(30)는 제1 전류미러형 감지증폭부(10)의 출력신호(SAO)와 제2 전류미러형 감지증폭부(20)의 출력신호(SAOB)를 각각 게이트에 인가되는 감지증폭용 제7 및 제8 NMOS 트랜지스터(NM31, NM32)와, 상기 제7 및 제8 NMOS 트랜지스터(NM31, NM,32)의 드레인과 전원전압 사이에 연결된 전류미러용 제5 및 제6 PMOS 트랜지스터(PM31, PM32)와, 게이트에는 제2 센스인에이블신호(SE2)가 인가되며 상기 제7 및 네9 NMOS 트랜지스터(NM31, NM32)의 공통 접속된 소오스와 접지사이에 연결되어 저류 소오스로 작용하는 제9 NMOS 트랜지스터(NM33)를 포함한다. 제3 전류미러형 감지증폭부(30)의 출력신호(OUT)는 상기 제8 NMOS 트랜지스터(NM32)와 상기 제6 PMOS 트랜지스터(PM32)의 공통 드레인단으로부터 출력된다.
상기와 같은 구조를 갖는 종래의 전류미러형 감지증폭기의 동작을 간단히 살펴보면, 먼저 제1 및 제2 전류미러형 감지증폭부(10, 20)가 제1 센스인에이블신호(SE1)에 의해 인에이블되어 정 및 부입력신호(BL, /BL)를 1차 감지증폭하고, 이어서 제2 센스인에이블신호(SE2)에 의해 제3 전류미러형 감지증폭부(30)가 인에이블되어 제1 및 제2 전류미러형 감지증폭부(10, 20)의 출력신호(SAO, SAOB)를 2차 감지증폭한 다음, 최종 출력신호(OUT)를 출력한다.
그러나, 상기와 같은 종래의 전류미러형 감지 증폭기는, 메모리 장치의 저전압화에 따라 정입력신호 및 부입력신호가 전원전압 근처에서 동작하게 됨으로 인해 제1 및 제2 전류미러형 감지증폭부들이 입력의 변화를 잘 감지하지 못하고, 또한 이득이 저하되어 잡음에 의해 잘못된 데이터를 감지 증폭할 수 있는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 정입력신호 및 부입력신호가 전원전압 근처에서 스위치할 시의 이득 저하를 방지하고, 또한 저전압에서 고전압에 걸친 광범위한 전원전압 레벨에서 보다 안정되게 감지 증폭을 수행할 수 있는 전류미러형 감지 증폭기를 제공하는데 그 목적이 있다.
또한, 본 발명은 잡음으로 인한 잘못된 데이터의 감지 증폭을 방지할 수 있는 전류미러형 감지 증폭기를 제공하고자 한다.
제1도는 종래의 전류미러형 감지 증폭기의 회로도.
제2도는 본 발명의 실시예에 따른 전류미러형 감지 증폭기의 회로도.
제3a 내지 제3d도는 제1도 및 제2도의 동작 특성을 비교하여 도시한 특성도.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1 전류미러형 감지증폭부 200 : 제2 전류미러형 감지증폭부
300 : 제3 전류미러형 감지증폭부 400 : 프리차지 및 등화부
500 : 프리차지부
상기 목적을 달성하기 위하여 본 발명은, 제1 센스인에이블신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단; 상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아 제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 가지 증폭수단; 상기 제1 센스인에이블신호에 응답하여 상기 제1 및 제2 전류미러형 감지 증폭수단의 출력단을 각각 프리차지하기 위한 제1 프리차지 수단; 및 상기 제2 센스인에이블신호에 응답하여 상기 제3 전류미러형 감지 증폭수단의 출력단을 프리차지하기 위한 제2 프리차지수단을 포함하여 이루어지며, 상기 제1 및 제2 전류미러형 감지 증폭수단은 각각 자신의 풀-다운 노드의 접지 레벨을 상승시키기 위한 접지레벨 상승수단을 포함하여 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 일실시예에 따른 전류미러형 감지 증폭기를 나타낸다. 도2에 도시된 바와 같이 본 발명의 일실시예에 따른 감지 증폭기는 제1 전류미러형 감지 증폭부(100), 제2 전류미러형 감지증폭부(200), 제3 전류미러형 감지증폭부(300), 상기 제1 및 제2 전류미러형 감지증폭부(100, 200)의 출력단을 프리차지 및 등화(equalize)하는 프리차지 및 등화부(400), 및 상기 제3 전류미러형 감지증폭부(300)의 출력단(OUT)을 프리차지하는 프리차지부(500)로 이루어진다.
도 2를 참조하면, 제1 전류미러형 감지증폭부(100)는 정입력신호(BL)와 부입력신호( /BL)가 각각 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS 트랜지스터(NM11, NM12)와, 상기 제1 및 제2 NMOS 트랜지스터(NM11, NM12)의 드레인과 전원전압 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터(PM11, PM12)와, 게이트에는 제1 센스인에이블신호(SE1)가 인가되며, 접지에 연결되어 전류 소오스로 작용하는 제3 NMOS 트랜지스터(NM13)와, 상기 제1 및 제2 NMOS 트랜지스터(NM11, NM12)의 공통 접속된 소으스와 상기 제3 NMOS 트랜지스터(NM13)의 드레인 사이에 연결되어 풀-다운 노드(N1)의 접지 레벨을 높여주기 위한 제1 접지레벨상승부(110)를 포하한다. 제1 전류미러형 감지증폭부(100)의 출력단 신호(SAO)는 상기 제2 NMOS 트랜지스터(NM12)와 상기 제2 PMOS 트랜지스터(PM12)의 공통 드레인단으로부터 출력된다. 그리고, 상기 제1 접지레벨상승부(110)는 게이트로 전원전압이 각각 인가되며, 상기 제1 및 제2 NMOS 트랜지스터(NM11, NM12)의 공통 접속된 소오스와 상기 제3 NMOS 트랜지스터(NM13)의 드레인 사이에 차례로 직렬연결되는 제4 및 제5 트랜지스터(NM110, NM120)로 구성된다.
유사하게, 제2 전류미러형 감지증폭부(200)는 부입력신호(/BL)와 정입력신호(BL)가 각각 게이트에 인가되는 감지증폭용 제6 및 제7 NMOS 트랜지스터(NM22, NM21)와, 상기 제6 및 제7 NMOS 트랜지스터(NM22, NM21)의 드레인과 전원전압 사이에 연결된 전류미러용 제3 및 제4 PMOS 트랜지스터(PM22, PM21)와, 게이트에는 제1 센스인에이블신호(SE1)가 인가되며, 접지에 연결되어 전류 소오스로 작용하는 제8 NMOS 트랜지스터(NM23)와, 상기 제6 및 제7 NMOS 트랜지스터(NM22, NM21)의 공통 접속된 소오스와 상기 제8 NMOS 트랜지스터(NM23)의 드레인 사이에 연결되어 풀-다운 노드(N2)의 접지레벨을 높여주기 위한 제2 접지레벨상승부(210)를 포함한다. 제2 전류미러형 감지증폭부(200)의 출력단 신호(SAOB)는 상기 제7 NMOS 트랜지스터(NM21)와 상기 제4 PMOS 트랜지스터(PM21)의 공통 드레인단으로부터 출력된다. 그리고, 상기 제2 접지레벨상승부(210)는 게이트로 전원전압이 각각 인가되며, 상기 제6 및 제7 NMOS 트랜지스터(NM22, NM21)의 공통 접속된 소오스와 상기 제8 NMOS 트랜지스터(NM23)의 드레인 사이에 차례로 직렬연결되는 제9 및 제10 NMOS 트랜지스터(NM210, NM220)로 구성된다.
유사하게, 제3 전류미러형 감지증폭부(300)는 제1 전류미러형 감지증폭부(100)의 출력신호(SA0)와 제2 전류미러형 감지증폭부(200)의 출력신호(SAOB)가 게이트에 인가되는 잠지증폭용 제11 및 제12 NMOS 트랜지스터(NM31, NM32)와, 상기 제11 및 제12 NMOS 트랜지스터(NM31, NM32)의 드레인과 전원전압 사이에 연결된 전류미러용 제5 및 제6 PMOS 트랜지스터(PM31, PM32)와, 게이트에는 제2 센스인에이블신호(SE2)가 인가되며 상기 제11 및 제12 NMOS 트랜지스터(NM31, NM32)의 공통 접속된 소오스와 접지사이에 연결되어 전류 소오스로 작용하는 제13 NMOS 트랜지스터(NM33)를 포함한다. 제3 전류미러형 감지증폭부(300)의 출력단 신호(OUT)는 상기 제12 NMOS 트랜지스터(NM32)와 상기 제6 PMOS 트랜지스터(PM32)의 공통 드레인단으로부터 출력된다.
다음으로, 프라치지 및 등화부(400)는, 전원전압과 상기 제1 전류미러형 감지 증폭부(100)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(SE1)가 인가되어 상기 제1 전류미러형 감지증폭부(100)의 출력단을 프리차지하는 제7 PMOS 트랜지스터(PM410)와, 전원전압과 상기 제2 전류미러형 감지증폭부(200)의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(SE1)가 인가되어 상기 제2 전류미러형 감지증폭부(200)의 출력단을 프리차지하는 제8 PMOS 트랜지스터(PM420)와, 상기 제1 전류미러형 감지증폭부(100)의 출력단과 상기 제2 전류미러형 감지증폭부(200)의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호(SE1)가 인가되어 상기 제1 전류미러형 감지증폭부(100)의 출력단 및 상기 제2 전류미러형 감지증폭부(200)의 출력단을 등화시키는 제9 PMOS 트랜지스터(PM430)로 이루어진다.
다음으로, 프리차지부(500)는, 전원전압과 상기 제3 전류미러형 감지증폭부(300)의 출력단사이에 연결되고, 게이트로 상기 제2 센스인에이블신호(SE2)가 인가되어 상기 제3 전류미러형 감지증폭부(300)의 출력단을 프리차지하는 제10 PMOS 트랜지스터(PM510)로 이루어진다.
상기와 같은 구조를 갖는 본 발명의 전류미러형 감지증폭기의 동작을 구체적으로 살펴본다.
먼저, 로우 레벨의 제1 및 제2 센스인에이블신호(SE1, SE2)에 의해 전류 소오스용 NMOS 트랜지스터들(NM13, NM23, NM33)들이 턴오프되어 제1 내지 제3 전류미러형 감지증폭부(100, 200)의 감지 증폭 동작이 중단된다. 이때 제1 센스인에이블신호(SE1)를 게이트 입력으로 받는 프리차지 및 등화부(400)와 PMOS 트랜지스터들(PM410, PM420, PM430)이 모두 턴온되어 제1 전류미러형 감지증폭부(100)의 출력단 및 상기 제2 전류미러형 감지증폭부(200)의 출력단을 전원전압 레벨로 프리차지 및 등화시킨다. 이와 동시에, 제2 센스인에이블신호(SE2)를 게이트 입력으로 받는 프리차지부(500)의 PMOS 트랜지스터(PM510)가 턴온되어 제3 전류미러형 감지증폭부(300)의 출력단을 전원전압 레벨로 프리차지한다.
따라서, 본 발명의 전류미러형 감지증폭기는, 제1 내지 제3 전류미러형 감지증폭부9100, 200, 300)의 감지 동작이 중단될 때, 프리차지 및 등화부(400)와 프리차지부(500)에 의해 제1 내지 제3 전류미러형 감지증폭부(100, 200, 300)의 각 출력단을 전원전압 레벨로 각각 프리차지함으로써 잡음에 의하여 잘못된 데이터를 감지하여 증폭하는 것을 방지할 수 있다.
한편, 하이 레벨의 제1 센스인에이블신호(SE1)가 인가되면, 제1 센스인에이블신호(SE1)에 의해 프리차지 및 등화부(400)의 PMOS 트랜지스터(PM410, PM420, PM430)가 모두 턴오프되고 그에 따라 프리차지 및 등화동작이 중단된다. 그리고, 제1 센스인에이블신호(SE1)에 의해 제1 및 제2 전류미러형 감지증폭부(100, 200)의 저류 소오스용 NMOS 트랜지스터들(NM13, NM23)이 턴온되어 제1 및 제2 전류미러형 감지증폭부(100, 200)는 감지 증폭 동작을 수행한다.
상기 동작이 수행되는 동안에, 제1 접지레벨상승부(110) 및 제2 접지레벨상승부(210)는 풀-다운 노드9N1, N2)의 접지레벨을 각각 상승시켜 제1 전류미러형 감지증폭부(100)의 감지 증폭용 NMOS 트랜지스터(NM11, NM12)의 게이트와 소오스 사이의 전압(VGS) 및 제2 전류미러형 감지증폭부(200)의 감지 증폭용 NMOS 트랜지스터(NM22,NM21)의 게이트와 소오스 사이의 전압(VGS)을 각각 감소시킨다. 따라서, 정입력신호(BL) 및 부입력신호(/BL)가 전원전압 근처에서 스위할때, 풀-다운 노드의 접지레벨이 높아져 감지 증폭 이득이 향상된다.
다음으로, 제1 전류미러형 감지증폭부(100) 및 제2 전류미러형 감지증폭부(200)의 1차 감지 증폭 후 계속해서 하이 레벨의 제2 센스인에이블신호(SE2)가 인가되어 프리차지부(500)의 프리차지 동작은 중단되고, 제3 전류미러형 감지증폭부(300)가 인에이블되어 제1 및 제2 전류미러형 감지증폭부(10, 20)의 출력신호(SAO, SAOB)를 2차 감지증폭한 다음, 최종 출력신호(OUT)를 출력한다.
도 3a 내지 도 3d를 참조하여 전원전압에 따른 종래의 전류미러형 감지 증폭기와 본 발명의 전류미러형 감지 증폭기의 동작 특성을 비교 설명한다.
도 3a 내지 도 3d에서, (a)는 제1 센스인에이블신호(SE1) 특성을 나타내는 파형, (b)은 정입력신호(BL)의 특성을 나타내는 파형, (c)은 부입력신호(/BL)의 특성을 나타내는 파형, (d)은 본 발명의 제1 전류미러형 감지증폭부(100)의 출력단 특성을 나타내는 파형, (e)은 본 발명의 제2 전류미러형 감지증폭부(200)의 출력단 특성을 나타내는 파형, (f)은 본 발명의 제3 전류미러형 감지증폭부(300)의 출력단 특성을 나타내는 파형, (g)은 종래의 제1 전류미러형 감지증폭부(10)의 출력 특성을 나타내는 파형, (h)은 종래의 제2 전류미러형 감지증폭부(20)의 출력 특성을 나타내는 파형, (i)은 종래의 제3 전류미러형 감지증폭부(30)의 출력 특성을 나타내는 파형이다.
도 3a는 전원전압이 1V일 때, 종래의 전류미러형 감지 증폭기의 동작 특성과 본 발명의 전류특성을 비교한 것이며, 도 3b는 전원전압이 3V일 때, 종래의 전류미러형 감지 증폭기의 동작 특성과 본 발명의 전류특성을 비교한 것이고, 도 3c는 전원전압이 5V일 때, 종래의 전류미러형 감지 증폭기의 동작 특성과 본 발명의 전류특성을 비교한 것이며, 도 3d는 전원전압이 7V일 때, 종래의 전류미러형 감지 증폭기의 동작 특성과 본 발명의 전류특성을 비교한 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와같이 본 발명의 전류미러형 감지 증폭기는, 감지 증폭 전 제1 내지 제3 전류미러형 감지증폭부의 출력단을 각각 프리차지함으로써 잡음에 의하여 잘못된 데이터를 감지하여 증폭하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 제1 및 제2 전류미러형 감지증폭부 내 풀-다운 노드의 접지레벨을 상승시켜 감지 증폭용 NMOS 트래지스터의 게이트와 소오스 사이의 전압을 감소시킴으로써 저전압에서 고전압에 걸친 광범위한 전원전압 레벨에서 보다 안정되게 감지 증폭을 수행할 수 있는 효과가 있다.

Claims (8)

  1. 제1 센스인에이블신호에 응답하여 정입력신호 및 부입력신호의 전압차를 각각 1차 감지 증폭하는 제1 및 제2 전류미러형 감지 증폭수단 ;
    상기 제1 및 제2 전류미러형 감지 증폭수단으로부터 각각 출력되는 1차 감지 증폭된 신호를 입력받아 제2 센스인에이블신호에 응답하여 그 전압차를 2차 감지 증폭하는 제3 전류미러형 감지 증폭수단 ;
    상기 제1 센스인에이블신호에 응답하여 상기 제1 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 각각 프리차지하기 위한 제1 프리차지 수단 ; 및
    상기 제2 센스인에이블신호에 응답하여 상기 제3 전류미러형 감지 증폭수단의 출력단을 프리차지하기 위한 제2 프리차지수단을 포함하여 이루어지며,
    상기 제1 및 제2 전류미러형 감지 증폭수단은 각각,
    자신의 풀-다운 노드의 접지레벨을 상승시키기 위한 접지레벨 상승수단을 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지 증폭기.
  2. 제 1항에 있어서, 상기 제1 전류미러형 감지 증폭수단은,
    상기 정입력신호 및 상기 부입력신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS트랜지스터 ;
    상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터 ;
    접지에 연결되며, 게이트로 상기 제1 센스인에이블신호를 인가받아 전류 소오스로 작용하는 제3 NMOS 트랜지스터 ;
    상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스와 상기 제3 NMOS 트랜지스터의 드레인 사이에 직렬연결되되, 게이트로 전원전압이 각각 인가되어 상기 풀-다운 노드의 접지 레벨을 높이는 제4 및 제5 NMOS 트랜지스터
    를 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  3. 제 1항에 있어서, 상기 제2 전류미러형 감지 증폭수단은,
    상기 정입력신호 및 상기 부입력신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS 트랜지스터 ;
    상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터 ;
    접지에 연결되며, 게이트로 상기 제1 센스인에이블신호를 인가받아 전류 소오스로 작용하는 제3 NMOS 트랜지스터 ;
    상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스와 상기 제3 NMOS 트랜지스터의 드레인 사이에 직렬연결되되, 게이트로 전원전압이 각각 인가되어 상기 폴-다운 노드의 접지 레벨을 높이는 제4 및 제5 NMOS 트랜지스터
    를 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지 증폭기.
  4. 제 1항에 있어서, 상기 제3 전류미러형 감지 증폭수단은,
    상기 제1 전류미러형 감지 증폭수단의 출력 신호 및 상기 제2 전류미러형 감지 증폭수단의 출력 신호가 각각의 게이트에 인가되는 감지증폭용 제1 및 제2 NMOS 트랜지스터 ;
    상기 제1 및 제2 NMOS 트랜지스터의 드레인과 전원전압 사이에 연결된 전류미러용 제1 및 제2 PMOS 트랜지스터 ; 및
    상기 제1 및 제2 NMOS 트랜지스터의 공통 접속된 소오스와 접지 사이에 연결되며, 게이트로 상기 제2 센스인에이블신호를 인가받아 전류 소오스로 작용하는 제3 NMOS 트랜지스터
    를 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  5. 제1 항에 있어서, 상기 제1 프리차지수단은,
    전원전압과 상기 제1 전류미러형 감지 증폭수단의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제1 전류미러형 감지 증폭수단의 출력단을 프리차지하는 제1 PMOS 트랜지스터; 및
    전원전압과 상기 제2 전류미러형 감지 증폭수단의 출력단사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제2 전류미러형 감지 증폭수단의 출력단을 프리차지하는 제2 PMOS 트랜지스터
    를 포함하여 이루어지는 것을 특징으로하는 전류미러형 감지증폭기.
  6. 제 5 항에 있어서, 상기 제1 프리차지수단은,
    상기 제1 전류미러형 감지 증폭수단의 출력단과 상기 제2 전류미러형 감지 증폭수단의 출력단 사이에 연결되고, 게이트로 상기 제1 센스인에이블신호가 인가되어 상기 제1 전류미러형 감지 증폭수단의 출력단 및 상기 제2 전류미러형 감지 증폭수단의 출력단을 등화시키는 제3 PMOS 트랜지스터
    를 더 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  7. 제1 항에 있어서, 상기 제2 프리차지수단은,
    전원전압과 사기 제3 전류미러형 감지 증폭수단의 출력단사이에 연결되고, 게이트로 상기 제2 센스인에이블신호가 인가되어 상기 제3 전류미러형 감지 증폭수단의 출력단을 프리차지하는 PMOS 트랜지스터
    를 포함하여 이루어지는 것을 특징으로 하는 전류미러형 감지증폭기.
  8. 제 1 항에 있어서, 상기 제1 및 제2 프리차지 수단은,
    상기 제1 및 제2 센스인에이블신호에 응답하여 상기 제1 내지 제3 전류미러형 감지증폭수단의 감지 동작이 중단될 때, 상기 제1 내지 상기 제3 전류미러형 감지 증폭수단의 출력단을 각각 전원전압 레벨로 프리차지하는 것을 특징으로 하는 전류미러형 감지증폭기.
KR1019970026977A 1997-06-24 1997-06-24 전류미러형 감지 증폭기 KR100275132B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970026977A KR100275132B1 (ko) 1997-06-24 1997-06-24 전류미러형 감지 증폭기
US09/102,354 US6114881A (en) 1997-06-24 1998-06-23 Current mirror type sense amplifier
TW087111495A TW515141B (en) 1997-06-24 1998-07-15 A current mirror type sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026977A KR100275132B1 (ko) 1997-06-24 1997-06-24 전류미러형 감지 증폭기

Publications (2)

Publication Number Publication Date
KR19990003173A KR19990003173A (ko) 1999-01-15
KR100275132B1 true KR100275132B1 (ko) 2000-12-15

Family

ID=19511012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026977A KR100275132B1 (ko) 1997-06-24 1997-06-24 전류미러형 감지 증폭기

Country Status (3)

Country Link
US (1) US6114881A (ko)
KR (1) KR100275132B1 (ko)
TW (1) TW515141B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9906973D0 (en) * 1999-03-25 1999-05-19 Sgs Thomson Microelectronics Sense amplifier circuit
US6775165B2 (en) * 2001-05-01 2004-08-10 Micron Technology, Inc. Current switching sensor detector
US7202699B1 (en) * 2003-09-15 2007-04-10 Cypress Semiconductor Corporation Voltage tolerant input buffer
US20070200597A1 (en) * 2006-02-28 2007-08-30 Oakland Steven F Clock generator having improved deskewer
US10529411B2 (en) * 2016-11-24 2020-01-07 SK Hynix Inc. Buffer circuit, semiconductor apparatus and system using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226498A (ja) * 1986-03-28 1987-10-05 Hitachi Ltd 半導体記憶装置
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US5389841A (en) * 1993-09-01 1995-02-14 Matsushita Electric Industrial Co., Ltd. Differential transmission circuit
KR100206928B1 (ko) * 1996-07-26 1999-07-01 구본준 반도체 메모리의 데이타라인 등화 제어회로
JP2845264B2 (ja) * 1996-08-28 1999-01-13 日本電気株式会社 セルフカットオフ型センスアンプ回路
KR100214510B1 (ko) * 1996-10-15 1999-08-02 구본준 센스앰프의 전력 차단 회로

Also Published As

Publication number Publication date
KR19990003173A (ko) 1999-01-15
TW515141B (en) 2002-12-21
US6114881A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
CN111863052B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
KR100871673B1 (ko) 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR100394573B1 (ko) 반도체 메모리장치의 센스앰프회로
JP4557206B2 (ja) 差動増幅器及びビット線センスアンプ
US8295112B2 (en) Sense amplifiers and exemplary applications
US20050128844A1 (en) Semiconductor integrated circuit
KR20150062937A (ko) 판독 전압 부스트를 포함하는 메모리 회로
KR100275132B1 (ko) 전류미러형 감지 증폭기
KR20040073444A (ko) 캐스코드 감지 증폭기와 칼럼 선택 회로 및 동작 방법
US5715204A (en) Sense amplifier with hysteresis
US6011738A (en) Sensing circuit with charge recycling
US20040178829A1 (en) Sense amplifier circuit and method
KR100857431B1 (ko) 반도체 메모리 장치
KR19990048862A (ko) 반도체 메모리 소자의 감지 증폭기
KR100422820B1 (ko) 반도체 메모리 소자의 감지 증폭기
CN116168737B (zh) 感测放大电路以及数据读出方法
KR100567052B1 (ko) 반도체 메모리 장치의 센스 앰프
KR100422818B1 (ko) 반도체 메모리 소자의 감지 증폭기
KR100357041B1 (ko) 저전압용전류감지증폭기
KR100264213B1 (ko) 반도체 메모리의 센스앰프
KR20000042424A (ko) 고속 동작을 위한 감지증폭기
KR19990004899A (ko) 반도체 소자의 크로스-커플형 감지 증폭기
KR100587051B1 (ko) 반도체 메모리 장치
KR100294650B1 (ko) 감지증폭기
KR20010005003A (ko) 저전력 및 고속의 래치 타입 전류 감지 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee