KR20140028601A - 입출력센스앰프 - Google Patents

입출력센스앰프 Download PDF

Info

Publication number
KR20140028601A
KR20140028601A KR1020120095167A KR20120095167A KR20140028601A KR 20140028601 A KR20140028601 A KR 20140028601A KR 1020120095167 A KR1020120095167 A KR 1020120095167A KR 20120095167 A KR20120095167 A KR 20120095167A KR 20140028601 A KR20140028601 A KR 20140028601A
Authority
KR
South Korea
Prior art keywords
node
data
unit
output
driving voltage
Prior art date
Application number
KR1020120095167A
Other languages
English (en)
Inventor
김종수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120095167A priority Critical patent/KR20140028601A/ko
Priority to US13/731,325 priority patent/US8890576B2/en
Publication of KR20140028601A publication Critical patent/KR20140028601A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

본 기술에 따른 입출력센스앰프는 구동전압을 이용하여 데이터를 증폭시켜 출력하는 데이터입력부; 및 상기 데이터입력부의 출력신호를 래치하여 출력단에 출력하는 래치부를 포함한다.

Description

입출력센스앰프{Input Output Sense Amplifier}
본 발명은 반도체 장치에 관한 것으로, 상세하게는 반도체 메모리 장치의 입출력센스앰프에 관한 것이다.
도 1은 종래 기술에 따른 입출력센스앰프(10)이다.
도 1을 참조하여 종래 기술에 따른 입출력센스앰프(10)를 설명하면 다음과 같다. 종래 기술에 따른 입출력센스앰프(10)는 래치부(11), 프리차지부(12) 및 데이터입력부(13)를 포함한다. 래치부(11)는 구동전압(VDD)과 제 1 노드(n1) 사이에 연결되고 제 2 노드(n2)의 출력신호를 입력받는 제 1 PMOS 트랜지스터(P1), 구동전압(VDD)과 제 2 노드(n2) 사이에 연결되고 제 1 노드(n1)의 출력신호를 입력받는 제 2 PMOS 트랜지스터(P2), 제 1 노드(n1)와 제 3 노드(n3) 사이에 연결되고 제 2 노드(n2)의 출력신호를 입력받는 제 1 NMOS 트랜지스터(N1) 및 제 2 노드(n2)와 제 4 노드(n4)사이에 연결되고 제 1 노드(n1)의 출력신호를 입력받는 제 2 NMOS 트랜지스터(N2)를 포함한다. 제 1 노드(n1)는 제 2 출력단(OUTB)에 연결되고, 제 2 노드(n2)는 제 1 출력단(OUT)에 연결된다.
프리차지부(12)는 구동전압(VDD)과 제 1 노드(n1) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 3 PMOS 트랜지스터(P3), 구동전압(VDD)과 제 2 노드(n2) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 4 PMOS 트랜지스터(P4) 및 제 1 노드(n1)와 제 2 노드(n2) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 5 PMOS 트랜지스터(P5)를 포함한다.
데이터입력부(13)는 제 3 노드(n3)와 제 5 노드(n5) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호를 입력받는 제 3 NMOS 트랜지스터(N3), 제 3 노드(n3)와 제 5 노드(n5) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호를 입력받는 제 4 NMOS 트랜지스터(N4) 및 제 5 노드(n5)와 접지전압(VSS)사이에 연결되며 스트로브 신호(STB)를 입력받는 제 5 NMOS 트랜지스터를 포함한다.
종래 기술에 따른 입출력센스앰프(10)의 동작을 설명하면 다음과 같다. 리드 동작시 스트로브 신호(STB)가 인에이블되고, 데이터가 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)을 통해 입력되면 데이터를 증폭하여 제 1 및 제 2 출력단(OUT, OUTB)으로 데이터를 출력한다.
한편, 종래 기술에 따른 입출력센스앰프(10)는 입출력센스앰프(10) 내의 트랜지스터로 인한 임피던스 때문에, 제 3 노드(n3) 및 제 4 노드(n4)의 전압이 프리차지 전압 레벨보다 낮아지는 전압강하 현상이 발생하여 입출력센스앰프(10)의 동작 특성이 저하되는 문제점이 발생하였다.
본 발명은 데이터를 증폭하여 입력시키는 입출력센스앰프를 제공한다.
본 발명의 실시예에 따른 입출력센스앰프는 구동전압을 이용하여 데이터를 증폭시켜 출력하는 데이터입력부; 및 상기 데이터입력부의 출력신호를 래치하여 출력단에 출력하는 래치부를 포함한다.
본 발명의 다른 실시예에 따른 구동전압을 이용하여 데이터를 증폭시켜 제 1 및 제 2 노드에 출력하는 데이터입력부; 및 상기 제 1 및 제 2 노드에 연결되며 상기 데이터입력부의 출력신호를 래치하여 출력단에 출력하는 래치부를 포함한다.
본 발명의 실시예에 따른 입출력센스앰프는 데이터를 증폭하여 입력함으로써, 입출력센스앰프의 감지 능력을 개선할 수 있다.
도 1은 종래 기술에 따른 입출력센스앰프의 회로도,
도 2는 본 발명의 실시예에 따른 입출력센스앰프의 회로도,
도 3a 및 도 3b는 도 2의 제 1 및 제 2 버퍼부의 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 입출력센스앰프(100)의 회로도이다.
도 2를 참조하여 본 발명의 실시예에 따른 입출력센스앰프(100)를 설명하면 다음과 같다.
본 발명의 실시예에 따른 입출력센스앰프(100)는 래치부(110), 프리차지부(120) 및 데이터입력부(130)를 포함한다.
데이터입력부(130)는 제 1 버퍼부(131), 제 2 버퍼부(132) 및 싱크부(133)를 포함한다.
래치부(110)는 구동전압(VDD)과 제 6 노드(n6) 사이에 연결되고 제 7 노드(n7)의 출력신호를 입력받는 제 6 PMOS 트랜지스터(P6), 구동전압(VDD)과 제 7 노드(n7) 사이에 연결되고 제 6 노드(n6)의 출력신호를 입력받는 제 7 PMOS 트랜지스터(P7), 제 6 노드(n6)와 제 8 노드(n8) 사이에 연결되고 제 7 노드(n7)의 출력신호를 입력받는 제 6 NMOS 트랜지스터(N6) 및 제 7 노드(n7)와 제 9 노드(n9) 사이에 연결되고 제 6 노드(n6)의 출력신호를 입력받는 제 7 NMOS 트랜지스터를 포함한다. 제 6 노드(n6)는 제 2 출력단(OUTB)에 연결되고, 제 7 노드(n7)는 제 1 출력단(OUT)에 연결된다.
프리차지부(120)는 구동전압(VDD)과 제 6 노드(n6) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 8 PMOS 트랜지스터(P8), 구동전압(VDD)과 제 7 노드(n7) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 9 PMOS 트랜지스터(P9) 및 제 6 노드(n6)와 제 7 노드(n7) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 10 PMOS 트랜지스터(P10)를 포함한다.
데이터입력부(130)는 구동전압(VDD)과 접지전압(VSS) 사이에 연결되고, 제 1 로컬 전송 라인(LIO) 및 제 2 로컬 전송 라인(LIOB)를 통해 입력되는 데이터를 제 8 노드(n8) 및 제 9 노드(n9)에 출력한다. 제 8 노드(n8) 및 제 9 노드(n9)는 래치부(110)와 연결되어 있어, 데이터입력부(130)를 통해 전송된 데이터를 래치부(130)로 전달한다.
데이터입력부(130)는 제 10 노드(n10)와 구동전압(VDD) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호를 입력받아 제 8 노드(n8)에 출력하는 제 1 버퍼부(131), 제 10 노드(n10)와 구동전압(VDD) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호를 입력받아 제 9 노드(n9)에 출력하는 제 2 버퍼부(132)를 포함한다. 싱크부(133)는 제 10 노드(n10)와 접지전압(VSS) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 10 NMOS 트랜지스터(N10)를 포함한다. 싱크부(133)는 인에이블된 스트로브 신호(STB)에 응답하여 전류를 접지전압(VSS) 방향으로 흐르게 한다.
여기서, 스트로브 신호(STB)는 칩 셀렉트 신호(CS), 로우 어드레스 스트로브 신호(RAS), 컬럼 어드레스 스트로브 신호(CAS) 및 라이트 인에이블 신호(WE) 명령어 조합으로 생성되는 리드 동작 제어 신호이다. 스트로브 신호(STB)는 반도체 장치가 리드 동작을 수행하면 인에이블되며, 본 발명의 실시예에서 스트로브 신호(STB)의 인에이블 상태는 로직 하이이다. 스트로브 신호(STB)는 반도체 장치가 리드 동작을 수행하지 않을 때에는 디스에이블되며, 본 발명의 실시예에서 스트로브 신호(STB)의 디스에이블 상태는 로직 로우이다.
도 1및 도 2를 참조하여, 본 발명의 실시예에 따른 입출력센스앰프(100)와 종래 기술에 따른 입출력센스앰프(10)를 비교하면 다음과 같다.
본 발명의 실시예에 따른 입출력센스앰프(100)의 데이터입력부(130)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)를 통해 입력되는 데이터를 구동전압(VDD)을 이용하여 증폭시켜 래치부(110)에 전달한다.
스트로브 신호(STB)가 디스에이블 상태인 경우, 래치부(110)는 제 6 노드(n6) 및 제 7 노드(n7)에 프리차지부(120)에서 출력된 구동전압(VDD) 레벨의 프리차지 전압을 입력받는다. 그러나, 입출력센스앰프(100)에 포함된 트랜지스터의 임피던스 특성에 의해, 프리차지 전압의 전압 강하 현상이 발생한다.
종래 기술에 따른 입출력센스앰프(10)는 프리차지 전압의 전압 강하 현상으로 인해, 입출력센스앰프(10)가 신호를 증폭하는 시간이 길어졌다. 그러나, 본 발명의 실시예에 따른 데이터입력부(130)는 제 1 및 2 로컬 전송 라인(LIO, LIOB)를 통해 입력되는 데이터를 구동전압(VDD)을 이용하여 증폭하므로, 프리차지 전압의 전압 강하 현상을 보상할 수 있다.
도 3a 및 도 3b는 도 2의 제 1 버퍼부(131)및 제 2 버퍼부(132)의 회로도이다.
제 1 버퍼부(131)는 구동전압(VDD)과 제 8 노드(n8) 사이에 연결되고 제 1 로컬 전송 라인(LIO)을 통해 데이터를 입력받는 제 11 PMOS 트랜지스터(P11) 및 제 8 노드(n8)와 제 10 노드(n10) 사이에 연결되고 제 1 로컬 전송 라인(LIO)을 통해 데이터를 입력받는 제 11 NMOS 트랜지스터(N11)를 포함한다.
제 2 버퍼부(132)는 구동전압(VDD)과 제 9 노드(n9) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)을 통해 데이터를 입력받는 제 12 PMOS 트랜지스터(P12) 및 제 9 노드(n9)와 제 10 노드(n10) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)을 통해 데이터를 입력받는 제 12 NMOS 트랜지스터(N12)를 포함한다.
제 1 및 제 2 버퍼부(131, 132)는 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)를 통해 전송된 데이터를 구동전압(VDD)을 이용하여 증폭시켜 래치부(110)로 전송시킨다. 즉, 제 1 및 제 2 버퍼부(131, 132)는 데이터를 버퍼링하여 입출력센스앰프(100)로 전달하므로, 래치부(110)에서 프리차지 전압의 전압 강하 현상이 발생하여도 입출력센스앰프(100)의 센싱마진을 확보할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 100: 입출력센스앰프 11, 110: 래치부
12, 120: 프리차지부 13, 130: 데이터입력부
131: 제 1 버퍼부 132: 제 2 버퍼부
133: 싱크부

Claims (10)

  1. 구동전압을 이용하여 데이터를 증폭시켜 출력하는 데이터입력부; 및
    상기 데이터입력부의 출력신호를 래치하여 출력단에 출력하는 래치부를 포함하는 입출력센스앰프.
  2. 제 1항에 있어서,
    스트로브 신호에 응답하여 상기 출력단에 프리차지 전압을 공급하는 프리차지부를 더 포함하는 입출력센스앰프.
  3. 제 2항에 있어서,
    상기 데이터입력부는
    제 1 로컬 전송 라인을 통해 입력되는 상기 데이터를 상기 구동전압을 이용하여 증폭시켜 출력하는 제 1 버퍼부;
    제 2 로컬 전송 라인을 통해 입력되는 상기 데이터를 상기 구동전압을 이용하여 증폭시켜 출력하는 제 2 버퍼부; 및
    상기 제 1 및 제 2 버퍼부와 연결되고 스트로브 신호에 응답하여 접지전압 방향으로 전류를 흐르게 하는 싱크부를 포함하는 입출력센스앰프.
  4. 제 3항에 있어서,
    상기 싱크부는
    NMOS 트랜지스터인 것을 특징으로 하는 입출력센스앰프.
  5. 구동전압을 이용하여 데이터를 증폭시켜 제 1 및 제 2 노드에 출력하는 데이터입력부; 및
    상기 제 1 및 제 2 노드에 연결되며 상기 데이터입력부의 출력신호를 래치하여 출력단에 출력하는 래치부를 포함하는 입출력센스앰프.
  6. 제 5항에 있어서,
    스트로브 신호에 응답하여 상기 출력단에 프리차지 전압을 공급하는 프리차지부를 더 포함하는 입출력센스앰프.
  7. 제 6항에 있어서,
    상기 데이터입력부는
    제 1 로컬 전송 라인을 통해 입력되는 상기 데이터를 상기 구동전압을 이용하여 증폭시켜 상기 제 1 노드에 출력하는 제 1 버퍼부;
    제 2 로컬 전송 라인을 통해 입력되는 상기 데이터를 상기 구동전압을 이용하여 증폭시켜 출력하는 상기 제 2 노드에 제 2 버퍼부; 및
    상기 제 1 및 제 2 버퍼부와 연결되고 스트로브 신호에 응답하여 접지전압 방향으로 전류를 흐르게 하는 싱크부를 포함하는 입출력센스앰프.
  8. 제 7항에 있어서,
    상기 제 1 버퍼부는
    상기 구동전압과 상기 제 1 노드 사이에 연결되고, 상기 데이터를 입력받는 제 1 PMOS 트랜지스터; 및
    상기 제 1 노드와 상기 싱크부에 연결되고, 상기 데이터를 입력받는 제 1 NMOS 트랜지스터를 포함하는 입출력센스앰프.
  9. 제 7항에 있어서,
    상기 제 2 버퍼부는
    상기 구동전압과 상기 제 2 노드 사이에 연결되고, 상기 데이터를 입력받는 제 2 PMOS 트랜지스터; 및
    상기 제 2 노드와 상기 싱크부에 연결되고, 상기 데이터를 입력받는 제 2 NMOS 트랜지스터를 포함하는 입출력센스앰프.
  10. 제 7항에 있어서,
    상기 싱크부는
    NMOS 트랜지스터인 것을 특징으로 하는 입출력센스앰프.
KR1020120095167A 2012-08-29 2012-08-29 입출력센스앰프 KR20140028601A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120095167A KR20140028601A (ko) 2012-08-29 2012-08-29 입출력센스앰프
US13/731,325 US8890576B2 (en) 2012-08-29 2012-12-31 Input/output sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095167A KR20140028601A (ko) 2012-08-29 2012-08-29 입출력센스앰프

Publications (1)

Publication Number Publication Date
KR20140028601A true KR20140028601A (ko) 2014-03-10

Family

ID=50186708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095167A KR20140028601A (ko) 2012-08-29 2012-08-29 입출력센스앰프

Country Status (2)

Country Link
US (1) US8890576B2 (ko)
KR (1) KR20140028601A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051669A (ko) * 2020-10-19 2022-04-26 에스케이하이닉스 주식회사 입출력 장치, 그의 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3339253A1 (de) 1983-10-28 1985-05-09 Siemens AG, 1000 Berlin und 8000 München Cmos-inverter
KR100271651B1 (ko) 1998-04-17 2000-12-01 김영환 센스증폭기
US6088278A (en) * 1998-07-23 2000-07-11 Micron Technology, Inc. Latching sense amplifier structure with pre-amplifier
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기
KR100394573B1 (ko) 2001-05-31 2003-08-14 삼성전자주식회사 반도체 메모리장치의 센스앰프회로
KR20110061405A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 센스 증폭 회로, 이를 포함하는 반도체 메모리 장치 및 전압신호 센싱 방법

Also Published As

Publication number Publication date
US20140062598A1 (en) 2014-03-06
US8890576B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
US9455002B2 (en) Amplifying circuit and semiconductor memory device including the same
KR101519039B1 (ko) 입출력 센스 앰프, 이를 포함하는 반도체 메모리 장치, 및 반도체 메모리 장치를 포함하는 메모리 시스템
KR100930384B1 (ko) 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
KR100826497B1 (ko) 전력 소모를 줄이기 위한 반도체 메모리 장치의 입출력센스 앰프 회로
US7477560B2 (en) Semiconductor integrated circuit device and trimming method of semiconductor integrated circuit device
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
KR20150046040A (ko) 증폭 회로를 가진 반도체 장치
KR20140028601A (ko) 입출력센스앰프
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
KR102280332B1 (ko) 센스앰프 및 이를 포함하는 반도체 장치
US9646658B1 (en) Sense amplifier and memory apparatus using the same
US9673758B2 (en) Differential amplifier circuit
KR102409877B1 (ko) 수신 회로 및 이를 이용하는 집적 회로 시스템
TWI505272B (zh) 記憶體元件及其訊號驅動元件
KR20030079078A (ko) 반도체 메모리 장치
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
CN109215698B (zh) 缓冲器电路和包括该缓冲器电路的装置
JP2004259429A (ja) センスアンプ回路及びこれを備えたビット比較回路
KR102507170B1 (ko) 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로
KR20090015660A (ko) 반도체 메모리 장치의 로컬 입출력 센스 앰프
US8890053B2 (en) Image sensor having an auxiliary amplification unit
KR20140019943A (ko) 반도체 장치
KR100980401B1 (ko) 반도체 장치용 데이타 처리 장치
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
KR20130123934A (ko) 입출력센스앰프 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid