KR20060132249A - 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치. - Google Patents

칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치. Download PDF

Info

Publication number
KR20060132249A
KR20060132249A KR1020050052487A KR20050052487A KR20060132249A KR 20060132249 A KR20060132249 A KR 20060132249A KR 1020050052487 A KR1020050052487 A KR 1020050052487A KR 20050052487 A KR20050052487 A KR 20050052487A KR 20060132249 A KR20060132249 A KR 20060132249A
Authority
KR
South Korea
Prior art keywords
sense amplifier
enable signal
local sense
column
column select
Prior art date
Application number
KR1020050052487A
Other languages
English (en)
Inventor
신준호
이만중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052487A priority Critical patent/KR20060132249A/ko
Publication of KR20060132249A publication Critical patent/KR20060132249A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리 장치가 개시된다. 본 발명에 따른 반도체 메모리 장치는 칼럼디코더, 로컬센스엠프, 부하보상영역을 구비한다. 상기 칼럼디코더는 데이터가 입/출력될 메모리 셀들의 칼럼주소를 지정하는 칼럼어드레스 디코딩신호 및 칼럼선택라인 인에이블신호에 응답하여 칼럼선택신호를 출력하고, 상기 로컬센스엠프는 상기 칼럼선택신호 및 로컬센스엠프 제어신호에 응답하여 상기의 지정된 메모리 셀의 데이터를 증폭하여 외부로 독출한다. 상기 부하보상영역은 상기 칼럼선택라인 인에이블신호를 전송하는 칼럼선택라인 인에이블신호선을 포함하고, 상기 부하보상영역의 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호를 전송하는 로컬센스엠프 제어신호선의 부하와 동일하다.

Description

칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리 장치.{Semiconductor memory device taking proper time margin between column selection line enable signal and local sense amplifier control signal}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 복수개의 메모리 셀 어레이 블록들을 구비하는 일반적인 반도체 메모리 장치를 나타내는 도면이다.
도 2는 도 1의 칼럼 디코더와 셀 어레이 블록을 나타내는 도면이다.
도 3은 도 2의 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호의 타이밍도이다.
도 4는 본 발명의 실시예에 따른 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리 장치를 나타내는 도면이다.
도 5는 도 4의 부하보상영역을 나타내는 도면이다.
도 6은 도 4의 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호의 타이밍도이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 컬럼선택라인 인에이블신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치에서 데이터를 독출하는 동작은 메모리 셀의 데이터를 외부로 출력하는 동작이다. 우선, 로우 디코더와 칼럼 디코더에 의해서 선택된 메모리 셀에서 데이터가 출력된다. 그런데, 메모리 셀에서 처음 출력되는 데이터의 전압 레벨이 너무 낮기 때문에, 상기 데이터가 외부에서 이용되기 위해서는 전압 레벨이 여러 번 증폭되는 것이 보통이다.
도 1은 복수개의 메모리 셀 어레이 블록들을 구비하는 일반적인 반도체 메모리 장치를 나타내는 도면이고, 도 2는 도 1의 칼럼 디코더와 셀 어레이 블록을 나타내는 도면이다.
도 1을 참조하면, 일반적인 반도체 메모리 장치(100)는 셀 어레이 블록(220), 로우디코더(131), 칼럼디코더(210), 입출력센스엠프(231) 및 주변장치(240)를 구비한다. 도 2를 참조하면, 일반적인 반도체 메모리 장치(200)는 셀 어레이 블록(220)에 로컬센스엠프(221)를 구비한다.
일반적인 반도체 메모리 장치(100, 200)에서, 칼럼 디코더(210)는 칼럼선택라인 인에이블신호(CSLEN)와 특정 칼럼을 선택하는 칼럼어드레스 디코딩신호 (DCAij)를 논리곱해서 칼럼선택신호(CSL1 ~ CSLn)를 발생시킨다. 칼럼선택신호(CSL1 ~ CSLn)와 로우 디코더(131)에서 발생되는 로우선택신호(미도시)는 데이터가 독출될 셀을 선택한다. 선택된 셀에서 출력된 데이터는 로컬 입출력신호선쌍(LIO/LIOB)을 통해 로컬센스엠프(221)로 전달되어 증폭된다. 상기의 증폭된 데이터는 글로벌 입출력신호선쌍(GIO/GIOB)을 통해 입출력센스엠프(231)로 전달되어 증폭된 다음 주변장치(240)를 통해 외부로 독출된다.
로컬센스엠프(221)의 동작을 제어하는 신호에는 로컬센스엠프(221)를 인에이블하는 로컬센스엠프 인에이블신호(LSAEN) 및 데이터를 증폭한 후 다음 동작을 위해 로컬 입출력신호선쌍(LIO/LIOB)을 프리차지(precharge)하는 로컬센스엠프 프리차지신호(LIOPRE)가 있다.
로컬센스엠프 인에이블신호(LSAEN)를 전송하는 로컬센스엠프 인에이블신호선(272) 및 로컬센스엠프 프리차지신호(LIOPRE)를 전송하는 로컬센스엠프 프리차지신호선(273)은 모두 메모리 셀 영역에 배치되고, 동일한 재질인 것이 보통이다. 따라서, 로컬센스엠프 인에이블신호선(272) 및 로컬센스엠프 프리차지신호선(273)들은 서로 동일한 부하를 받는다. 또한, 두 신호들(LSAEN, LIOPRE)은 거의 같은 시간에 인에이블되고, 디스에이블된다.
따라서, 두 신호들(LSAEN, LIOPRE)은 동일한 특성을 갖는다고 할 수 있으므로, 이하에서는 로컬센스엠프 제어신호들 중에서 로컬센스엠프 인에이블신호(LSAEN)로 반도체 메모리 장치의 동작을 설명한다.
일반적인 반도체 메모리 장치(200)에서 신호들을 전송하는 신호선들이 부하 를 받기 때문에, 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)는 전송되는 과정에서 시간 지연(time delay)이 발생한다.
그런데, 일반적인 반도체 제조 공정에 있어서, 셀 어레이 영역(220)에는 칼럼 디코더(210)가 속한 주변 영역보다 더욱 엄격한 디자인 룰이 적용되는 것이 보통이다. 그러므로, 셀 어레이 영역(220)의 로컬센스엠프 인에이블신호선(272)에 걸리는 부하가 칼럼 디코더(210)의 칼럼선택라인 인에이블신호선(271)에 걸리는 부하보다 크다.
도 3은 도 2의 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호의 타이밍도이다.
도 3을 참조하면, 로컬센스엠프 인에이블신호(LSAEN)의 시간지연폭(Tb4, Tc4)은 칼럼선택라인 인에이블신호(CSLEN)의 시간지연폭(Tb3, Tc3)에 비해 크다. 특히, 신호들(CSLEN, LSAEN)이 신호선을 통해 전송되는 과정에서 시간 지연이 계속 발생하기 때문에, 신호발생부들(251, 252)에서 먼 영역(B, B')에서는 로컬센스엠프 인에이블신호(LSAEN)의 시간지연폭(Tc4)이 칼럼선택라인 인에이블신호(CSLEN)의 시간지연폭(Tc3)에 비해 매우 커진다.
한편, 메모리 셀의 데이터가 셀로부터 독출되어서 로컬센스엠프(221)로 안정적으로 전달되기 위해서는, 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN) 사이에 소정의 시간 마진(Time Margin)이 확보되어야 한다. 즉, 도 3 (a)에서처럼 칼럼선택라인 인에이블신호(CSLEN)가 디스에이블(disable)된 다음 소정의 시간(Ta1) 후에 로컬센스엠프 인에이블신호(LSAEN)가 인에이블(enable) 되어야 하고, 로컬센스엠프 인에이블신호(LSAEN)가 디스에이블된 다음 소정의 시간(Ta2) 후에 칼럼선택라인 인에이블신호(CSLEN)가 인에이블되어야 한다.
도 3 (b)를 참조하면, 신호발생부들(251, 252)에서 가까운 영역(A, A')에서는 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)간에 신호지연폭의 차이(Tb4 - Tb3)가 적기 때문에 신호들(CSLEN, LSAEN)간에 시간 마진(Tb1, Tb2)이 어느정도 확보된다.
반면에, 도 3 (c)를 참조하면, 신호발생부들(251, 252)에서 먼 영역(B, B')에서는 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)간에 신호지연폭의 차이(Tc4 - Tc3)가 크기 때문에 신호들(CSLEN, LSAEN)간에 시간 마진(Tc1, Tc2)이 적절하게 확보되지 못하는 문제가 있다.
즉, Tc1으로 표시된 구간에서는 반도체 메모리 장치 동작에 필요한 소정의 시간 마진(Ta1)보다 큰 시간 마진(Tc1)이 발생하는 문제가 있다. 또한, Tc2로 표시된 구간에서는 로컬센스엠프 인에이블신호(LSAEN)가 디스에이블되기 전에 칼럼선택라인 인에이블신호(CSLEN)가 인에이블되므로, 상기 구간에서는 역마진(Tc2)이 발생하는 문제가 있다.
소정의 시간 마진이 확보되지 못하는 문제를 해결하기 위해, 도 3 (d)에 나타내어진 것처럼 로컬센스엠프 인에이블신호(LSAEN)가 인에이블되는 시간(Td)을 일반적인 인에이블 시간(Tc)보다 작게 하여 시간 마진(Td1, Td2)을 확보하는 방법이 이용되고 있다. 그러나, 반도체 메모리 장치의 고속화 경향에 따라, 로컬센스엠프 인에이블신호(LSAEN)의 인에이블 시간(Td)을 줄이는 것에는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호 사이에 적절한 시간마진을 확보할 수 있는 반도체 메모리 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 칼럼디코더, 로컬센스엠프, 부하보상영역을 구비한다.
상기 칼럼디코더는 데이터가 입/출력될 메모리 셀들의 칼럼주소를 지정하는 칼럼어드레스 디코딩신호 및 칼럼선택라인 인에이블신호에 응답하여 칼럼선택신호를 출력하고, 상기 로컬센스엠프는 상기 칼럼선택신호 및 로컬센스엠프 제어신호에 응답하여 상기의 지정된 메모리 셀의 데이터를 증폭하여 외부로 독출한다.
상기 부하보상영역은 상기 칼럼선택라인 인에이블신호를 전송하는 칼럼선택라인 인에이블신호선을 포함하고, 상기 부하보상영역의 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호를 전송하는 로컬센스엠프 제어신호선의 부하와 동일하다.
바람직하기로는 상기 부하보상영역은 상기 로컬센스엠프 제어신호선과 동일한 재질이다. 상기 부하보상영역은 상기 메모리 셀 어레이 블록과 상기 칼럼디코더 사이에 위치한다.
바람직하기로는 상기 부하보상영역은 상기 칼럼선택라인 인에이블신호선에 연결되어 상기 칼럼선택라인 인에이블신호선의 부하를 상기 로컬 센스엠프 제어신 호선의 부하와 동일하게 조정하는 보상부를 더 구비하고, 상기 보상부는 복수개의 MOS 트랜지스터들 및 복수개의 캐패시터들 중의 하나이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 칼럼선택라인 인에이블신호선, 로컬센스엠프 제어신호선을 구비한다.
상기 칼럼선택라인 인에이블신호선은 칼럼 디코더를 제어하는 칼럼선택라인 인에이블신호를 전송하고, 상기 로컬센스엠프 제어신호선은 로컬센스엠프를 제어하는 로컬센스엠프 제어신호를 전송한다. 상기 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호선의 부하와 동일하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 칼럼선택라인 인에이블신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리 장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명에 따른 반도체 메모리 장치(400)는 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 블록들(420), 칼럼디코더(410), 로컬센스엠프(221), 부하보상영역(450)을 구비한다.
칼럼디코더(410)는 데이터가 입/출력될 메모리 셀들의 칼럼주소를 지정하는 칼럼어드레스 디코딩신호(DCAij) 및 칼럼선택라인 인에이블신호(CSLEN)에 응답하여 칼럼선택신호(CSL1 ~ CSLn)를 출력한다. 로컬센스엠프(221)는 칼럼선택신호(CSL1 ~ CSLn) 및 로컬센스엠프 제어신호들(LSAEN, LIOPRE)에 응답하여 지정된 메모리 셀의 데이터를 증폭하여 외부로 독출한다. 부하보상영역(450)은 칼럼선택라인 인에이블신호(CSLEN)를 전송하는 칼럼선택라인 인에이블신호선(471)을 포함한다.
본 발명에 따른 반도체 메모리 장치(400)는 도 2의 반도체 메모리 장치(200)의 구성요소들 이외에도 부하보상영역(450)을 더 구비한다. 따라서, 부하보상영역(450)을 제외한 나머지 구성요소들은 이미 설명된 바 있으므로, 설명의 중복을 피하기 위하여 이들에 관한 구체적인 설명은 생략된다.
일반적인 반도체 메모리 장치(200)에서 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)간에 시간 마진이 확보되지 못하는 문제는 칼럼선택라인 인에이블신호선(271)과 로컬센스엠프 인에이블신호선(272)의 부하차이 때문에 생긴다.
상기의 부하차이를 보상하기 위해서, 본 발명에 따른 반도체 메모리 장치(400)에서는 부하보상영역(450)이 칼럼선택라인 인에이블신호선(471)을 포함한다. 그리고, 부하보상영역(450)은 칼럼선택라인 인에이블신호선(471)의 부하를 로컬센스엠프 인에이블신호선(472)의 부하와 동일하도록 조정한다.
부하보상영역(450)이 로컬센스엠프 인에이블신호선(472)과 동일한 재질로 제조되면, 칼럼선택라인 인에이블신호선(471)의 부하 조정은 쉽게 이루어질 수 있다.
다시 도 4를 참조하면, 칼럼선택라인 인에이블신호(CSLEN)는 부하보상영역(450)의 칼럼선택라인 인에이블신호선(471)을 통해 전송되고, 칼럼어드레스 디코딩신호(DCAij)와 논리곱되어 칼럼선택신호(CSL1 ~ CSLn)를 발생시킨다.
도 5는 도 4의 부하보상영역(450)을 나타내는 도면이다.
도 5를 참조하면, 본 발명에 따른 반도체 메모리 장치(400)의 부하보상영역(450)은 부하 조정을 위하여 칼럼선택라인 인에이블신호선(471)에 연결되는 복수개의 MOS 트랜지스터들(T1 ~ Tn) 및 복수개의 캐패시터들(C1 ~ Cn) 중에서 하나이상을 구비할 수 있다. 또한, 부하보상영역(450)은 MOS 트랜지스터들(T1 ~ Tn) 및 캐패시터들(C1 ~ Cn)을 함께 구비할 수도 있다.
칼럼선택라인 인에이블신호선(471)은 복수개의 MOS 트랜지스터들(T1 ~ Tn) 및 복수개의 캐패시터들(C1 ~ Cn)로부터 부하를 받는다. 그러므로, 칼럼선택라인 인에이블신호(CSLEN)는 전송되는 과정에서 복수개의 MOS 트랜지스터들(T1 ~ Tn) 및 복수개의 캐패시터들(C1 ~ Cn)에 해당하는 만큼의 시간 지연이 발생한다.
조정되어야 할 부하의 크기에 따라 칼럼선택라인 인에이블신호선(471)에 연결되는 MOS 트랜지스터들(T1 ~ Tn)과 캐패시터들(C1 ~ Cn)의 개수는 달라질 수 있다.
도 6은 도 4의 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)의 타이밍도이다. 도 6(a)는 신호발생부에서의 칼럼선택라인 인에이블신호와 로컬센스엠프 인에이블신호의 타이밍도이고, 도 6(b)는 신호발생부들(451, 452)에서 가까운 영역(C, C')에서의 칼럼선택라인 인에이블신호와 로컬센스엠프 인 에이블신호의 타이밍도이고, 도 6(c)는 신호발생부들(451, 452)에서 먼 영역(D, D')에서의 칼럼선택라인 인에이블신호와 로컬센스엠프 인에이블신호의 타이밍도이다.
앞서 설명한 것처럼, 칼럼선택라인 인에이블신호선(471)과 로컬센스엠프 인에이블신호선(472)은 동일한 부하가 걸리기 때문에, 신호발생부들(451, 452)로부터 같은 거리에서 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)의 시간지연폭은 서로 같다.
도 6 (b)를 참조하면, 신호발생부들(451, 452)에서 가까운 영역(C, C')에서 로컬센스엠프 인에이블신호(LSAEN)의 시간지연폭(Tb4)과 칼럼선택라인 인에이블신호(CSLEN)의 시간지연폭(Tb3)은 서로 같다. 그러므로, 신호발생부들(451, 452)에서 가까운 영역(C, C')에서 신호들(LSAEN, CSLEN) 간에 시간 마진(Tb1, Tb2)이 적절하게 확보된다.
도 6 (c)를 참조하면, 신호발생부들(451, 452)에서 먼 영역(D, D')에서도 로컬센스엠프 인에이블신호(LSAEN)의 시간지연폭(Tc4)과 칼럼선택라인 인에이블신호(CSLEN)의 시간지연폭(Tc3)은 서로 같다. 그러므로, 신호발생부들(451, 452)에서 먼 영역(D, D')에서 신호들(LSAEN, CSLEN) 간에 시간 마진(Tc1, Tc2)이 적절하게 확보된다.
즉, 본 발명에 따른 반도체 메모리 장치(400)에서는 신호생부들(451, 452)에서의 거리에 관계없이 칼럼선택라인 인에이블신호(CSLEN)와 로컬센스엠프 인에이블신호(LSAEN)간에 반도체 메모리 장치 동작에 필요한 소정의 시간 마진이 확보되므 로, 일반적인 반도체 메모리 장치(200)에서의 소정의 시간 마진보다 큰 시간 마진이 발생하는 문제와 역마진이 발생하는 문제가 해결된다.
또한, 본 발명에 따른 반도체 메모리 장치(400)에서는 로컬센스엠프 인에이블신호(LSAEN)가 인에이블되는 시간(Tb, Tc)이 그대로 유지되면서 소정의 시간 마진이 확보될 수 있으므로 반도체 메모리 장치를 고속화시키는 데 문제가 없다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 칼럼선택라인 인에이블신호선, 로컬센스엠프 제어신호선을 구비한다.
상기 칼럼선택라인 인에이블신호선은 칼럼디코더를 제어하는 칼럼선택라인 인에이블신호를 전송하고, 상기 로컬센스엠프 제어신호선은 로컬센스엠프를 제어하는 로컬센스엠프 제어신호를 전송한다. 상기 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호선의 부하와 동일하다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 앞서 설명된 본 발명에 따른 반도체 메모리 장치와 구성과 동작에 있어서 유사하다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명의 다른 실시예에 따른 반도체 메모리 장치에 대해서 이해할 수 있을 것이므로 본 발명의 다른 실시예에 따른 반도체 메모리 장치에 대한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호 사이에 적절한 시간 마진을 확보할 수 있는 장점이 있다.

Claims (10)

  1. 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 반도체 메모리 장치에 있어서,
    데이터가 입/출력될 메모리 셀들의 칼럼주소를 지정하는 칼럼어드레스 디코딩신호 및 칼럼선택라인 인에이블신호에 응답하여 칼럼선택신호를 출력하는 칼럼디코더; 및
    상기 칼럼선택신호 및 로컬센스엠프 제어신호에 응답하여 상기 지정된 메모리 셀의 데이터를 증폭하여 외부로 독출하는 로컬센스엠프; 및
    상기 칼럼선택라인 인에이블신호를 전송하는 칼럼선택라인 인에이블신호선을 포함하는 부하보상영역을 구비하고,
    상기 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호를 전송하는 로컬센스엠프 제어신호선의 부하와 동일한 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 부하보상영역은
    상기 로컬센스엠프 제어신호선과 동일한 재질인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1항에 있어서, 상기 부하보상영역은
    상기 메모리 셀 어레이 블록과 상기 칼럼디코더 사이에 위치하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1항에 있어서,
    상기 부하보상영역은 상기 칼럼선택라인 인에이블신호선에 연결되는 보상부를 더 구비하며,
    상기 보상부는 상기 칼럼선택라인 인에이블신호선의 부하를 상기 로컬센스엠프 제어신호선의 부하와 동일하게 조정하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4항에 있어서, 상기 보상부는
    복수개의 MOS 트랜지스터들 및 복수개의 캐패시터들 중의 하나 이상인 것을 특징으로 하는 반도체 메모리 장치.
  6. 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 블록들을 구비하는 반도체 메모리 장치에 있어서,
    칼럼디코더를 제어하는 칼럼선택라인 인에이블신호를 전송하는 칼럼선택라인 인에이블신호선; 및
    로컬센스엠프를 제어하는 로컬센스엠프 제어신호를 전송하는 로컬센스엠프 제어신호선을 구비하고,
    상기 칼럼선택라인 인에이블신호선의 부하는 상기 로컬센스엠프 제어신호선의 부하와 동일한 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6항에 있어서,
    상기 칼럼선택라인 인에이블신호선을 포함하는 부하보상영역을 더 구비하고,
    상기 부하보상영역은 상기 로컬센스엠프 제어신호선과 동일한 재질인 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7항에 있어서, 상기 부하보상영역은
    상기 메모리 셀 어레이 블록과 상기 칼럼디코더 사이에 위치하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7항에 있어서,
    상기 부하보상영역은 상기 칼럼선택라인 인에이블신호선에 연결되는 보상부를 더 구비하며,
    상기 보상부는 상기 칼럼선택라인 인에이블신호선의 부하를 상기 로컬 센스엠프 제어신호선의 부하와 동일하게 조정하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9항에 있어서, 상기 보상부는
    복수개의 MOS 트랜지스터들 및 복수개의 캐패시터들 중의 하나 이상인 것을 특징으로 하는 반도체 메모리 장치.
KR1020050052487A 2005-06-17 2005-06-17 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치. KR20060132249A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052487A KR20060132249A (ko) 2005-06-17 2005-06-17 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052487A KR20060132249A (ko) 2005-06-17 2005-06-17 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치.

Publications (1)

Publication Number Publication Date
KR20060132249A true KR20060132249A (ko) 2006-12-21

Family

ID=37811849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052487A KR20060132249A (ko) 2005-06-17 2005-06-17 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치.

Country Status (1)

Country Link
KR (1) KR20060132249A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536576B2 (en) 2012-05-07 2017-01-03 SK Hynix Inc. Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536576B2 (en) 2012-05-07 2017-01-03 SK Hynix Inc. Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal

Similar Documents

Publication Publication Date Title
US7336557B2 (en) Semiconductor memory device suitable for mounting on portable terminal
US7236414B2 (en) Local sense amplifier in memory device
KR100370992B1 (ko) 에코 클록 신호를 발생하는 ｓｒａｍ
US6278650B1 (en) Semiconductor memory device capable of keeping sensing efficiency of data line sense amplifier uniform
KR100920829B1 (ko) 반도체 메모리 장치
KR20030069653A (ko) 래이 아웃 면적을 감소시키는 반도체 메모리 장치
KR19990003680A (ko) 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치
US6324116B1 (en) Merged semiconductor device having DRAM and SRAM and data transferring method using the semiconductor device
KR100473747B1 (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
KR20060132249A (ko) 칼럼선택라인 인에이블 신호와 로컬센스엠프 제어신호사이에 적절한 시간 마진을 확보할 수 있는 반도체 메모리장치.
KR100548560B1 (ko) 메모리 장치용 비트라인 프리차지 신호 발생기
US7813197B2 (en) Write circuit of memory device
KR102101994B1 (ko) 데이터입출력회로 및 이를 포함하는 반도체메모리장치
KR100761382B1 (ko) 반도체 메모리 장치
KR20090072394A (ko) 반도체 메모리장치의 리드 제어장치 및 방법
US8395947B2 (en) Increased DRAM-array throughput using inactive bitlines
KR100610028B1 (ko) 반도체 메모리장치 및 그에 따른 제어방법
KR100333642B1 (ko) 반도체메모리장치의 고속동작을 위한 로컬데이터버스 프리차지방법
JPH08115593A (ja) 半導体記憶装置、及びデータ処理装置
KR20150033375A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR100968443B1 (ko) 반도체 메모리 장치
JPH10334663A (ja) 半導体記憶装置
KR100813525B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR101132802B1 (ko) 비트라인제어회로 및 반도체메모리장치
KR100618694B1 (ko) 메모리 장치의 동작 주파수 변동에 따라 비트라인 감지증폭기와 데이타 감지 증폭기를 연결하는 데이타 버스의동작을 제어하는 신호의 인에이블 구간을 제어하는 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination