KR100968443B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100968443B1 KR100968443B1 KR1020070089894A KR20070089894A KR100968443B1 KR 100968443 B1 KR100968443 B1 KR 100968443B1 KR 1020070089894 A KR1020070089894 A KR 1020070089894A KR 20070089894 A KR20070089894 A KR 20070089894A KR 100968443 B1 KR100968443 B1 KR 100968443B1
- Authority
- KR
- South Korea
- Prior art keywords
- column
- data
- output
- gio
- small
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
Description
Claims (17)
- 뱅크 내에서 각각 메모리 영역을 구비한 제 1 및 제 2 데이터 저장/처리영역을 구비하고, 상기 제 1 및 제 2 데이터 저장/처리영역이 데이터 입출력을 위한 회로부 및 데이터 전송을 위한 신호 라인을 공유할 수 있도록 구성되며,라이트 명령 또는 리드 명령 입력시 상기 제 1 및 제 2 데이터 저장/처리 영역이 순차적으로 동작하여 상기 라이트 명령 또는 상기 리드 명령에 해당하는 데이터의 입력 또는 출력이 이루어지고,상기 회로부는 하이 레벨과 로우 레벨을 반복 천이하는 컬럼 어드레스의 하이 레벨 구간과 로우 레벨 구간에 상응하는 타이밍에 상기 제 1 및 제 2 데이터 저장/처리영역 각각의 메모리 영역의 데이터 입력 또는 출력이 순차적으로 이루어지도록 제어하는 제어수단, 및상기 제 1 및 제 2 데이터 저장/처리영역 각각의 메모리 영역에서 상기 신호 라인을 통해 출력되는 데이터를 감지 및 증폭하는 감지 증폭수단을 구비하는 반도체 메모리 장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제어수단은기설정된 시차로 생성되는 컬럼 선택신호에 응답하여 상기 제 1 및 제 2 데이터 저장/처리영역 각각의 메모리 영역의 데이터 입력 또는 출력이 순차적으로 이루어지도록 상기 컬럼 어드레스의 하이 레벨 구간과 로우 레벨 구간 각각을 이용하여 상기 컬럼 선택신호를 생성하도록 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서,상기 컬럼 어드레스는 상기 제 1 데이터 저장/처리 영역과 제 2 데이터 저장/처리영역 중 하나를 선택하기 위한 어드레스인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제어수단은컬럼 제어신호와 상기 컬럼 어드레스를 조합하여 상기 제 1 데이터 저장/처리 영역과 제 2 데이터 저장/처리영역에 제 1 컬럼 선택신호와 제 2 컬럼 선택신호를 생성하여 출력하는 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제어수단은컬럼 제어신호와 상기 컬럼 어드레스를 논리곱 하는 제 1 로직 회로, 및상기 컬럼 제어신호와 반전된 컬럼 어드레스를 논리곱 하는 제 2 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 신호 라인은상기 제 1 및 제 2 데이터 저장/처리영역 각각의 메모리 영역과 상기 회로부를 연결하는 제 1 신호 라인, 및상기 회로부와 반도체 메모리 장치의 주변 회로를 연결하는 제 2 신호 라인을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 복수개의 소 영역으로 구분된 메모리 뱅크;상기 복수개의 소 영역 중 두 개 단위로 이루어진 소 영역 쌍이 공유하며,상기 소 영역 쌍의 데이터 입출력을 처리하는 데이터 입출력 회로부; 및상기 소 영역 쌍이 공유하며, 상기 소 영역 쌍의 데이터를 상기 데이터 입출력 회로부 또는 상기 메모리 뱅크 외부로 전송하기 위한 신호 라인을 구비하며,라이트 명령 또는 리드 명령 입력시 상기 소 영역 쌍이 순차적으로 동작하여 상기 라이트 명령 또는 상기 리드 명령에 해당하는 데이터의 입력 또는 출력이 이루어지고,상기 데이터 입출력 회로부는하이 레벨과 로우 레벨을 반복 천이하는 컬럼 어드레스의 하이 레벨 구간과 로우 레벨 구간에 상응하는 타이밍에 상기 소 영역 쌍 각각의 메모리 영역의 데이터 입력 또는 출력이 순차적으로 이루어지도록 제어하는 제어수단, 및상기 소 영역 쌍 각각의 메모리 영역에서 상기 신호 라인을 통해 출력되는 데이터를 감지 및 증폭하는 감지 증폭수단을 구비하는 반도체 메모리 장치.
- 삭제
- 삭제
- 삭제
- 제 9 항에 있어서,상기 컬럼 어드레스는 상기 복수개의 소 영역 중 절반과 나머지 절반을 선택하기 위한 어드레스인 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서,상기 제어수단은기설정된 시차로 생성되는 컬럼 선택신호에 응답하여 상기 소 영역 쌍의 데이터 입력 또는 출력이 순차적으로 이루어지도록 상기 컬럼 어드레스의 하이 레벨 구간과 로우 레벨 구간 각각을 이용하여 상기 컬럼 선택신호를 생성하도록 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서,상기 제어수단은컬럼 제어신호와 상기 컬럼 어드레스를 조합하여 상기 소 영역 쌍을 이루는 제 1 소 영역과 제 2 소 영역에 제 1 컬럼 선택신호와 제 2 컬럼 선택신호를 생성하여 출력하는 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서,상기 제어수단은컬럼 제어신호와 상기 컬럼 어드레스를 논리곱 하는 제 1 로직 회로, 및상기 컬럼 제어신호와 반전된 컬럼 어드레스를 논리곱 하는 제 2 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서,상기 신호 라인은상기 소 영역 쌍의 제 1 소 영역과 제 2 소 영역과 상기 데이터 입출력 회로부를 연결하는 제 1 신호 라인, 및상기 데이터 입출력 회로부와 반도체 메모리 장치의 주변 회로를 연결하는 제 2 신호 라인을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/044,857 US7907466B2 (en) | 2007-03-09 | 2008-03-07 | Semiconductor memory apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070023485 | 2007-03-09 | ||
KR20070023485 | 2007-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080082885A KR20080082885A (ko) | 2008-09-12 |
KR100968443B1 true KR100968443B1 (ko) | 2010-07-07 |
Family
ID=40022018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070089894A KR100968443B1 (ko) | 2007-03-09 | 2007-09-05 | 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100968443B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9589641B2 (en) | 2014-05-14 | 2017-03-07 | SK Hynix Inc. | Semiconductor memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990013547A (ko) * | 1997-07-03 | 1999-02-25 | 윤종용 | 개선된 싱크로너스 디램과 로직이 하나의 칩에 병합된 반도체장치 |
KR19990040435A (ko) * | 1997-11-18 | 1999-06-05 | 윤종용 | 입출력 라인을 공유한 복수개의 메모리 뱅크를 구비한 메모리장치 |
KR20010047329A (ko) * | 1999-11-19 | 2001-06-15 | 박종섭 | 컬럼 어드레스 디코더를 공유하는 뱅크를 가진 반도체메모리 소자 |
-
2007
- 2007-09-05 KR KR1020070089894A patent/KR100968443B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990013547A (ko) * | 1997-07-03 | 1999-02-25 | 윤종용 | 개선된 싱크로너스 디램과 로직이 하나의 칩에 병합된 반도체장치 |
KR19990040435A (ko) * | 1997-11-18 | 1999-06-05 | 윤종용 | 입출력 라인을 공유한 복수개의 메모리 뱅크를 구비한 메모리장치 |
KR20010047329A (ko) * | 1999-11-19 | 2001-06-15 | 박종섭 | 컬럼 어드레스 디코더를 공유하는 뱅크를 가진 반도체메모리 소자 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9589641B2 (en) | 2014-05-14 | 2017-03-07 | SK Hynix Inc. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20080082885A (ko) | 2008-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6512719B2 (en) | Semiconductor memory device capable of outputting and inputting data at high speed | |
KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
JP4632114B2 (ja) | 半導体集積回路装置 | |
US9805781B2 (en) | Semiconductor memory device | |
US8422333B2 (en) | Semiconductor memory device and access method thereof | |
US8193829B2 (en) | Semiconductor device, memory system, and method for controlling termination of the same | |
US8654557B2 (en) | Semiconductor memory device, information processing system including the same, and controller | |
US20100074035A1 (en) | Semiconductor memory device | |
JP3177094B2 (ja) | 半導体記憶装置 | |
CN113129958A (zh) | 用于宽时钟频率范围命令路径的设备和方法 | |
KR100473747B1 (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
US6552959B2 (en) | Semiconductor memory device operable for both of CAS latencies of one and more than one | |
US7480202B2 (en) | High speed array pipeline architecture | |
US20080112252A1 (en) | Apparatus for controlling gio line and control method thereof | |
US10431274B2 (en) | Semiconductor memory device | |
KR100550643B1 (ko) | 반도체메모리소자 | |
JP4704541B2 (ja) | 半導体集積回路装置 | |
KR100968443B1 (ko) | 반도체 메모리 장치 | |
US11043255B2 (en) | Memory device with improved writing features | |
KR100610028B1 (ko) | 반도체 메모리장치 및 그에 따른 제어방법 | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
US6859400B2 (en) | Semiconductor memory device | |
US7907466B2 (en) | Semiconductor memory apparatus | |
US20050102476A1 (en) | Random access memory with optional column address strobe latency of one | |
KR20190015902A (ko) | 반도체 기입 장치 및 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E801 | Decision on dismissal of amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090223 Effective date: 20100525 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130523 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 5 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 10 |