KR20030069653A - 래이 아웃 면적을 감소시키는 반도체 메모리 장치 - Google Patents

래이 아웃 면적을 감소시키는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20030069653A
KR20030069653A KR1020020009573A KR20020009573A KR20030069653A KR 20030069653 A KR20030069653 A KR 20030069653A KR 1020020009573 A KR1020020009573 A KR 1020020009573A KR 20020009573 A KR20020009573 A KR 20020009573A KR 20030069653 A KR20030069653 A KR 20030069653A
Authority
KR
South Korea
Prior art keywords
circuit
local
global
sense amplifier
input
Prior art date
Application number
KR1020020009573A
Other languages
English (en)
Other versions
KR100413774B1 (ko
Inventor
원종학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0009573A priority Critical patent/KR100413774B1/ko
Priority to TW092101663A priority patent/TWI272612B/zh
Priority to US10/361,322 priority patent/US6816416B2/en
Publication of KR20030069653A publication Critical patent/KR20030069653A/ko
Application granted granted Critical
Publication of KR100413774B1 publication Critical patent/KR100413774B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

래이 아웃 면적을 감소시키는 반도체 메모리 장치가 개시된다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리 장치는, 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서, 상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 및 상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고, 상기 로컬 이퀄라이져 회로는 상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 한다. 상기 로컬 이퀄라이져 회로는 상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며, 상기 로컬 이퀄라이져 회로의 게이트 제어 신호는 폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가된다.
본 발명에 따른 반도체 메모리 장치는 로컬 이퀄라이져 회로와 엔모스 센스앰프 구동 회로를 로컬-글로벌 멀티플렉서 회로에 의하여 발생되는 일정한 공간에 배치함으로써 래이 아웃 면적을 줄일 수 있는 장점이 있다.

Description

래이 아웃 면적을 감소시키는 반도체 메모리 장치{Semiconductor memory device for reducing the lay-out area}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 로컬 입출력 라인과 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 사용되는 회로를 효과적으로 배치하여 래이 아웃의 면적을 감소시키는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치가 고성능화 고집적화 되면서 이를 실현하기 위한 노력이반도체 메모리 장치의 제조 공정이나 회로뿐만 아니라 회로의 배치 방법, 즉, 래이 아웃(layout) 분야에서도 이루어지고 있다.
메모리 코어(memory core)에 사용되는 회로는 대부분 동일한 회로가 반복되어 사용되므로 일정한 회로의 래이 아웃 사이즈가 클 경우에는 전체 칩 사이즈에 영향을 미치게된다.
도 1은 일반적인 로컬 입출력 라인과 글로벌 입출력 라인을 구비하는 반도체 메모리 장치의 회로도이다.
도 2는 도 1의 회로도의 배치를 블록화하여 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 일반적인 반도체 메모리 장치(100)는 메모리 셀(120), 비트라인 이퀄라이져 회로(130), 피모스 센스 앰프 회로(140), 전송 게이트 회로(150), 엔모스 센스 앰프 회로(160) 및 엔모스 센스 앰프 회로(160)를 구동하는 엔모스 센스 앰프 구동 회로(170)를 구비하는 메모리 코어(110), 로컬 입출력 라인(LIO, LIOB) 및 글로벌 입출력 라인(GIO, GIOB), 컨정션 회로부(180), 로컬 이퀄라이져 회로(185) 및 로컬-글로벌 멀티플렉서 회로(190)를 구비한다.
메모리 셀(120) 옆으로 비트라인 이퀄라이져 회로(130)가 배치되며 비트라인 이퀄라이져 회로(130) 옆으로 피모스 센스 앰프 회로(140)가 배치된다. 피모스 센스 앰프 회로(140)의 옆으로 전송 게이트 회로(150)가 배치된다. 전송 게이트 회로(150)의 옆으로 로컬-글로벌 멀티플렉스 회로(190)가 배치된다. 로컬-글로벌 멀티플렉스 회로(190)는 전송 게이트 회로(150)와 층을 달리하여 배치된다. 즉, 로컬-글로벌 멀티플렉스 회로(190)는 도 1에는 메모리 코어(110)의 아래쪽에 배치되는 것으로 표시되어 있으나, 이는 로컬-글로벌 멀티플렉스 회로(190)를 전송 게이트 회로(150)의 옆에 배치되도록 표시할 경우 도 1의 회로도가 복잡해지므로 이를 방지하기 위한 것이다. 도 2에는 전송 게이트 회로(150) 옆에 로컬-글로벌 멀티플렉스 회로(190)가 배치되도록 표시되어 있다. 엔모스 센스 앰프 회로(160)는 전송 게이트 회로(150)의 옆에 배치되고, 엔모스 센스 앰프 구동 회로(170)는 엔모스 센스 앰프 회로(160)의 옆에 배치된다. 엔모스 센스 앰프 구동 회로(170) 옆으로 비트라인 이퀄라이져 회로(130)가 배치된다.
각각의 회로부의 구성 및 동작은 일반적인 반도체 메모리 장치의 동작과 동일하며, 이는 본 발명의 기술분야에서 통상의 지식을 가진 자라면 그 동작을 이해할 수 있으므로, 여기서는 각각의 회로부의 동작에 대한 상세한 설명은 생략한다.
도 1 및 도 2에서 알 수 있듯이, 로컬 이퀄라이져 회로(185)는 메모리 코어(110)를 제어하는 회로들이 배치되어 있는 컨정션 회로부(180)에 배치되어 있다.
그러나, 컨정션 회로부(180)에는 메모리 코어(110)를 제어하기 위한 많은 회로가 배치되어 있으므로 로컬 이퀄라이져 회로(185)를 컨정션 회로부(180)에 배치하기가 어려운 문제가 있다. 또한 로컬 이퀄라이져 회로(185)를 컨정션 회로부(180)에 배치하더라도 많은 회로가 배치되어 있으므로 인하여 전력(power)이 약해지고 신호의 세기가 취약하게 되는 문제가 발생하게 된다.
또한 로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)을 구비하는 반도체 메모리 장치에서는 로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)의 연결을 제어하는 로컬-글로벌 멀티플렉서 회로(190)로 인하여 일정한 공간이 생긴다.
그런데, 메모리 코어(110)의 활성화시 엔모스 센스 앰프 회로(160)를 구동하는 엔모스 센스 앰프 구동 회로(170)가 로컬-글로벌 멀티플렉서 회로(190)와 떨어지게 배치되어 있어 로컬-글로벌 멀티플렉서 회로(190)의 공간을 활용할 수 없는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는, 내부 회로의 배치를 효율적으로 하여 래이 아웃 면적을 감소할 수 있는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 로컬 입출력 라인과 글로벌 입출력 라인을 구비하는 반도체 메모리 장치의 회로도이다.
도 2는 도 1의 회로도의 배치를 블록화하여 나타낸 블록도이다.
도 3은 본 발명에 따른 로컬 입출력 라인과 글로벌 입출력 라인을 구비하는 반도체 메모리 장치의 회로도이다.
도 4는 도 3의 회로도의 배치를 블록화하여 나타낸 블록도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 반도체 메모리 장치는, 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서, 상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 및 상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고, 상기 로컬 이퀄라이져 회로는 상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 한다.
상기 로컬 이퀄라이져 회로는 상기 메모리 코어를 제어하는 컨정션 회로부에인접하게 배치되며, 상기 로컬 이퀄라이져 회로의 게이트 제어 신호는 폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가된다.
바람직하기로는, 상기 로컬 입출력 라인중 제 1 로컬 입출력 라인은 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 1 트랜지스터의 다른 한 단에 연결되고, 상기 로컬 입출력 라인중 제 2 로컬 입출력 라인은 상보 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 한다.
또한 상기 글로벌 입출력 라인중 제 1 글로벌 입출력 라인은 상기 제 1 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 1 트랜지스터의 다른 한 단에 연결되고, 상기 글로벌 입출력 라인중 제 2 글로벌 입출력 라인은 상기 제 2 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 반도체 메모리 장치는, 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서 상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 및 상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고, 상기 엔모스 센스 앰프 구동 회로는 상기 로컬-글로벌 멀티플렉서 회로가 배치되는층에 배치되는 것을 특징으로 한다.
바람직하기로는, 상기 엔모스 센스 앰프 구동 회로는 제 1 및 제 2 엔모스 트랜지스터가 크로스 커플된 상기 엔모스 센스 앰프 회로의 상기 제 1 및 제 2 엔모스 트랜지스터의 연결 노드에 제 1 단이 연결되며, 접지 전압에 제 2 단이 연결되고, 엔모스 센스 앰프 회로의 구동 신호에 제 3 단이 연결되는 트랜지스터를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 반도체 메모리 장치는, 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서, 상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 및 상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고, 상기 로컬 이퀄라이져 회로 및 상기 엔모스 센스 앰프 구동 회로는 상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 한다.
바람직하기로는, 상기 로컬 이퀄라이져 회로는 상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며, 상기 엔모스 센스 앰프 구동 회로는 상기 로컬 이퀄라이져 회로와 상기 로컬-글로벌 멀티플렉서 회로의 사이에 배치되는 것을 특징으로 한다. 상기 로컬 이퀄라이져 회로의 게이트 제어 신호는 폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가된다.
상기 로컬 입출력 라인중 제 1 로컬 입출력 라인은 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 1 트랜지스터의 다른 한 단에 연결되고, 상기 로컬 입출력 라인중 제 2 로컬 입출력 라인은 상보 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 한다.
상기 글로벌 입출력 라인중 제 1 글로벌 입출력 라인은 상기 제 1 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 1 트랜지스터의 다른 한 단에 연결되고, 상기 글로벌 입출력 라인중 제 2 글로벌 입출력 라인은 상기 제 2 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 한다.
상기 엔모스 센스 앰프 구동 회로는 제 1 및 제 2 엔모스 트랜지스터가 크로스 커플된 상기 엔모스 센스 앰프 회로의 상기 제 1 및 제 2 엔모스 트랜지스터의 연결 노드에 제 1 단이 연결되며, 접지 전압에 제 2 단이 연결되고 엔모스 센스 앰프 회로의 구동 신호에 제 3 단이 연결되는 트랜지스터를 구비한다.
바람직하기로는, 상기 엔모스 센스 앰프 구동 회로는 상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며, 상기 로컬 이퀄라이져 회로는 상기 엔모스 센스 앰프 구동 회로와 상기 로컬-글로벌 멀티플렉서 회로의 사이에 배치되는 것을 특징으로 한다.
상기 로컬 이퀄라이져 회로의 게이트 제어 신호는 폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가되는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명에 따른 로컬 입출력 라인과 글로벌 입출력 라인을 구비하는 반도체 메모리 장치의 회로도이다.
도 4는 도 3의 회로도의 배치를 블록화하여 나타낸 블록도이다.
도 3 및 도 4 를 참조하면, 본 발명의 제 1 실시예에 따른 반도체 메모리 장치(300)는, 메모리 셀(220), 비트라인 이퀄라이져 회로(230), 피모스 센스 앰프 회로(240), 전송 게이트 회로(250), 엔모스 센스 앰프 회로(260) 및 엔모스 센스 앰프 회로(260)를 구동하는 엔모스 센스 앰프 구동 회로(270)를 구비하는 메모리 코어(210)와 로컬 입출력 라인(LIO, LIOB) 및 글로벌 입출력 라인(GIO, GIOB)을 구비하는 반도체 메모리 장치(300)에 있어서, 로컬 입출력 라인(LIO, LIOB)을 프리차지하는 로컬 이퀄라이져 회로(285) 및 로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로(290)를 구비하고, 로컬 이퀄라이져 회로(285)는 로컬-글로벌 멀티플렉서 회로(290)가 배치되는 층에 배치되는 것을 특징으로 한다.
로컬 이퀄라이져 회로(285)는 메모리 코어(210)를 제어하는 컨정션 회로부(280)에 인접하게 배치되며, 로컬 이퀄라이져 회로(285)의 게이트 제어 신호(GCTS)는 폴리 실리콘에 의하여 컨정션 회로부(280)로부터 로컬 이퀄라이져 회로(285)로 인가된다.
바람직하기로는, 로컬 입출력 라인(LIO, LIOB)중 제 1 로컬 입출력 라인(LIO)은 비트 라인(BL0)에 한 단이 연결된 전송 게이트 회로(250)의 제 1 트랜지스터(TMN1)의 다른 한 단에 연결되고, 로컬 입출력 라인(LIO, LIOB)중 제 2 로컬 입출력 라인(LIOB)은 상보 비트 라인(BLB0)에 한 단이 연결된 전송 게이트 회로(250)의 제 2 트랜지스터(TMN2)의 다른 한 단에 연결되는 것을 특징으로 한다.
또한 글로벌 입출력 라인(GIO, GIOB)중 제 1 글로벌 입출력 라인(GIO)은 제 1 로컬 입출력 라인(LIO)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 1 트랜지스터(MMN1)의 다른 한 단에 연결되고, 글로벌 입출력 라인(GIO, GOB)중 제 2 글로벌 입출력 라인(GIOB)은 제 2 로컬 입출력 라인(LIOB)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 2 트랜지스터(MMN2)의 다른 한 단에 연결되는 것을 특징으로 한다.
이하 도 3 및 도 4를 참조하여 본 발명의 제 1 실시예에 따른 반도체 메모리 장치가 상세히 설명된다.
로컬 이퀄라이저 회로(285)는 메모리 셀(220)의 프리차지 동작시에 로컬 입출력 라인(LIO, LIOB)을 프리차지 레벨인 VBL로 유지시키고, 메모리 셀(220)이 활성화 동작시에는 로컬 입출력 라인(LIO, LIOB)의 프리차지 동작을 턴 오프 시키고메모리 셀(220)에 데이터를 기입하거나, 메모리 셀(220)로부터 데이터를 독출하는 기능을 하는 로컬 입출력 라인(LIO, LIOB)을 등화(equalizing)시킨다.
로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)간의 스위치 역할을 하는 로컬-글로벌 멀티플렉서 회로(290)는 메모리 코어(210)의 입출력 버스의 수만큼만 존재하면 되므로 로컬-글로벌 멀티플렉서 회로(290)를 배치하면 일정한 공간이 남게된다. 이 공간을 이용하여 로컬 이퀄라이져 회로(285)를 배치하는 것이다. 즉, 로컬 이퀄라이져 회로(285)와 로컬-글로벌 멀티플렉서 회로(290)는 같은 층에 배치된다.
특히, 로컬 이퀄라이져 회로(285)는 메모리 코어(210)를 제어하는 컨정션 회로부(280)에 인접하게 배치된다. 로컬 이퀄라이져 회로(285)를 제어하는 게이트 제어 신호(GCTS)는 폴리 실리콘에 의하여 컨정션 회로부(280)로부터 로컬 이퀄라이져 회로(285)로 인가된다. 종래에는 게이트 제어 신호(GCTS)는 메탈(metal) 래이어에 의하여 로컬 이퀄라이져 회로(285)로 인가되었는데, 메탈 래이어의 메탈 피치로 인하여 면적의 손실이 있었다. 로컬 이퀄라이져 회로(285)를 컨정션 회로부(280)에 인접하게 배치함으로써 메탈 래이어를 사용하지 않을 수 있다. 또한 다른 신호 라인들과의 통전을 방지하기 위하여 폴리 실리콘을 이용하여 게이트 제어 신호(GCTS)를 로컬 이퀄라이져 회로(285)로 인가한다. 폴리 실리콘 뿐 만 아니라 금속 이외의 물질로서 다른 신호 라인들과 통전의 가능성이 없는 물질을 이용할 수도 있을 것이다. 그러면 메탈의 사용으로 인한 면적의 손실을 줄일 수 있다.
로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)이 연결되는회로 구성을 살펴본다. 로컬 입출력 라인(LIO, LIOB)중 제 1 로컬 입출력 라인(LIO)은 비트 라인(BL0)에 한 단이 연결된 전송 게이트 회로(250)의 제 1 트랜지스터(TMN1)의 다른 한 단에 연결된다. 로컬 입출력 라인(LIO, LIOB)중 제 2 로컬 입출력 라인(LIOB)은 상보 비트 라인(BLB0)에 한 단이 연결된 전송 게이트 회로(250)의 제 2 트랜지스터(TMN2)의 다른 한 단에 연결된다.
제 1 트랜지스터(TMN1)와 제 2 트랜지스터(TMN2)의 게이트는 서로 연결되어 있고, 칼럼 선택 신호(CSL)가 게이트로 인가된다.
또한 글로벌 입출력 라인(GIO, GIOB)중 제 1 글로벌 입출력 라인(GIO)은 제 1 로컬 입출력 라인(LIO)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 1 트랜지스터(MMN1)의 다른 한 단에 연결된다. 글로벌 입출력 라인(GIO, GOB)중 제 2 글로벌 입출력 라인(GIOB)은 제 2 로컬 입출력 라인(LIOB)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 2 트랜지스터(MMN2)의 다른 한 단에 연결된다. 로컬-글로벌 멀티플렉서 회로(290)의 제 1 트랜지스터(MMN1)와 제 2 트랜지스터(MMN2)의 게이트는 서로 연결되어 있다.
로컬-글로벌 멀티플렉서 회로(290)에 의하여 발생된 공간을 이용하므로 새로운 래이 아웃 면적이 증가되지 않으면서도 컨정션 회로부(280)의 회로 구성이 간략화 되는 장점이 있다. 또한 로컬 이퀄라이져 회로(285)를 컨정션 회로부(280)에 인접하게 배치함으로써 게이트 제어 신호(GCTS)를 메탈 래이어 이외의 래이어를 이용하여 로컬 이퀄라이져 회로(285)로 전달할 수 있다. 따라서 메탈 래이어로 인한 래이 아웃 면적의 증가를 줄일 수 있는 장점이 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 반도체 메모리 장치(300)는, 메모리 셀(220), 비트라인 이퀄라이져 회로(230), 피모스 센스 앰프 회로(240), 전송 게이트 회로(250), 엔모스 센스 앰프 회로(260) 및 엔모스 센스 앰프 회로(260)를 구동하는 엔모스 센스 앰프 구동 회로(270)를 구비하는 메모리 코어(210)와 로컬 입출력 라인(LIO, LIOB) 및 글로벌 입출력 라인(GIO, GIOB)을 구비하는 반도체 메모리 장치(300)에 있어서, 로컬 입출력 라인(LIO, LIOB)을 프리차지하는 로컬 이퀄라이져 회로(285) 및 로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로(290)를 구비하고, 엔모스 센스 앰프 구동 회로(270)는 로컬-글로벌 멀티플렉서 회로(290)가 배치되는 층에 배치되는 것을 특징으로 한다.
엔모스 센스 앰프 구동 회로(270)는 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)가 크로스 커플된 엔모스 센스 앰프 회로(260)의 상기 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)의 연결 노드(N1)에 제 1 단이 연결되며, 접지 전압(VSS)에 제 2 단이 연결되고, 엔모스 센스 앰프 회로(260)의 구동 신호(LANG)에 제 3 단이 연결되는 트랜지스터(DMN)를 구비하는 것을 특징으로 한다.
본 발명의 제 2 실시예도 로컬-글로벌 멀티플렉서 회로(290)에 의하여 발생하는 일정한 공간을 이용한다.
종래에는 메모리 셀(220)이 활성화시 엔모스 센스 앰프 회로(260)를 구동하는 엔모스 센스 앰프 구동 회로(270)를 로컬-글로벌 멀티플렉서 회로(290)와 떨어지게 배치하여 로컬-글로벌 멀티플렉서 회로(290)의 공간을 활용할 수 없는 단점이있다. 일반적으로 엔모스 센스 앰프 회로(260)는 전송 게이트 회로(250)에 가깝게 배치되는 것이 보통이다. 그러나 로컬-글로벌 멀티플렉서 회로(290)로 인하여 엔모스 센스 앰프 회로(260)와 전송 게이트 회로(250)의 사이를 떨어뜨려 놓게 되었고, 따라서 일정한 공간이 발생된다. 본 발명의 제 2 실시예에서는 엔모스 센스 앰프 구동 회로(270)를 로컬-글로벌 멀티플렉서 회로(290)에 인접하게 배치하여 래이 아웃 면적을 감소시킬 수 있는 장점이 있다. 즉, 엔모스 센스 앰프 구동회로(270)와 로컬-글로벌 멀티플렉서 회로(290)는 같은 층에 배치된다.
로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)이 연결되는 회로 구성은 본 발명의 제 1 실시예와 동일하다.
엔모스 센스 앰프 구동 회로(270)는 엔모스 트랜지스터(DMN)를 구비하는 데, 엔모스 트랜지스터(DMN)는 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)가 크로스 커플된 엔모스 센스 앰프 회로(260)의 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)의 연결 노드(N1)에 제 1 단이 연결된다. 여기서 제 1 단은 드레인이다. 엔모스 트랜지스터(DMN)는 접지 전압(VSS)에 제 2 단이 연결되고, 엔모스 센스 앰프 회로(260)의 구동 신호(LANG)에 제 3 단이 연결된다. 여기서 제 2단은 소스이고 제 3단은 게이트이다. 본 발명의 제 2 실시예의 반도체 메모리 장치(300)는 로컬-글로벌 멀티플렉서 회로(290)에 의하여 발생된 공간을 이용하므로 메모리 코어(210)의 면적을 효과적으로 줄일 수 있는 장점이 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 반도체 메모리 장치(300)는, 메모리 셀(210), 비트라인 이퀄라이져 회로(230), 피모스 센스앰프 회로(240), 전송 게이트 회로(250), 엔모스 센스 앰프 회로(260) 및 엔모스 센스 앰프 회로(260)를 구동하는 엔모스 센스 앰프 구동 회로(270)를 구비하는 메모리 코어(210)와 로컬 입출력 라인(LIO, LIOB) 및 글로벌 입출력 라인(GIO, GIOB)을 구비하는 반도체 메모리 장치에 있어서, 로컬 입출력 라인(LIO, LIOB)을 프리차지하는 로컬 이퀄라이져 회로(285) 및 로컬 입출력 라인(LIO, LIOB)과 글로벌 입출력 라인(GIO, GIOB)을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로(290)를 구비하고, 로컬 이퀄라이져 회로(285) 및 엔모스 센스 앰프 구동 회로(270)는 로컬-글로벌 멀티플렉서 회로(290)가 배치되는 층에 배치되는 것을 특징으로 한다.
로컬 이퀄라이져 회로(285)는 메모리 코어(210)를 제어하는 컨정션 회로부(280)에 인접하게 배치되며, 엔모스 센스 앰프 구동 회로(270)는 로컬 이퀄라이져 회로(285)와 로컬-글로벌 멀티플렉서 회로(290)의 사이에 배치되는 것을 특징으로 한다. 로컬 이퀄라이져 회로(285)의 게이트 제어 신호(GCTS)는 폴리 실리콘에 의하여 컨정션 회로부(280)로부터 로컬 이퀄라이져 회로(285)로 인가된다.
로컬 입출력 라인(LIO, LIOB)중 제 1 로컬 입출력 라인(LIO)은 비트 라인(BL0)에 한 단이 연결된 전송 게이트 회로(250)의 제 1 트랜지스터(TMN1)의 다른 한 단에 연결되고, 로컬 입출력 라인(LIO, LIOB)중 제 2 로컬 입출력 라인(LIOB)은 상보 비트 라인(BLB0)에 한 단이 연결된 전송 게이트 회로(250)의 제 2 트랜지스터(TMN2)의 다른 한 단에 연결되는 것을 특징으로 한다.
또한 글로벌 입출력 라인(GIO, GIOB)중 제 1 글로벌 입출력 라인(GIO)은 제1 로컬 입출력 라인(LIO)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 1 트랜지스터(MMN1)의 다른 한 단에 연결되고, 글로벌 입출력 라인(GIO, GOB)중 제 2 글로벌 입출력 라인(GIOB)은 제 2 로컬 입출력 라인(LIOB)에 한 단이 연결된 로컬-글로벌 멀티플렉서 회로(290)의 제 2 트랜지스터(MMN2)의 다른 한 단에 연결되는 것을 특징으로 한다.
엔모스 센스 앰프 구동 회로(270)는 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)가 크로스 커플된 엔모스 센스 앰프 회로(260)의 상기 제 1 및 제 2 엔모스 트랜지스터(SMN1, SMN2)의 연결 노드(N1)에 제 1 단이 연결되며, 접지 전압(VSS)에 제 2 단이 연결되고, 엔모스 센스 앰프 회로(260)의 구동 신호(LANG)에 제 3 단이 연결되는 트랜지스터(DMN)를 구비하는 것을 특징으로 한다.
바람직하기로는, 엔모스 센스 앰프 구동 회로(270)는 메모리 코어(210)를 제어하는 컨정션 회로부(280)에 인접하게 배치되며, 로컬 이퀄라이져 회로(285)는 엔모스 센스 앰프 구동 회로(270)와 로컬-글로벌 멀티플렉서 회로(290)의 사이에 배치되는 것을 특징으로 한다.
로컬 이퀄라이져 회로(285)의 게이트 제어 신호(GCTS)는 폴리 실리콘에 의하여 컨정션 회로부(280)로부터 로컬 이퀄라이져 회로(285)로 인가되는 것을 특징으로 한다.
본 발명의 제 3 실시예에 따른 반도체 메모리 장치(300)는 로컬 이퀄라이져 회로(285)와 엔모스 센스 앰프 구동 회로(270)가 로컬-글로벌 멀티플렉서 회로(290)와 동일한 층에 배치된다. 본 발명의 제 1 실시예와 같이 로컬 이퀄라이져 회로(285)가 로컬-글로벌 멀티플렉서 회로(290)와 같은 층의 컨정션 회로부(280)에 인접하게 배치되고, 로컬 이퀄라이져 회로(285)와 로컬-글로벌 멀티플렉서 회로(290)사이에 엔모스 센스 앰프 구동 회로(270)가 배치된다. 로컬 이퀄라이져 회로(285)가 로컬-글로벌 멀티플렉서 회로(290)에 인접하게 배치됨으로써, 로컬 이퀄라이져 회로(285)를 제어하는 게이트 제어 신호(GCTS)가 금속 래이어 대신 폴리 실리콘에 의하여 로컬 이퀄라이져 회로(285)로 인가될 수 있다. 따라서 금속 래이어가 차지하는 면적을 줄일 수 있다. 또한 폴리 실리콘 뿐 만 아니라 금속 이외의 물질로서 다른 신호 라인들과 통전의 가능성이 없는 물질을 이용하여 게이트 제어 신호(GCTS)를 인가할 수도 있을 것이다.
반대로 엔모스 센스 앰프 구동 회로(270)가 메모리 코어(210)를 제어하는 컨정션 회로부(280)에 인접하게 배치될 수 있다. 그리고 로컬 이퀄라이져 회로(285)는 엔모스 센스 앰프 구동 회로(270)와 로컬-글로벌 멀티플렉서 회로(290)의 사이에 배치된다. 즉, 엔모스 센스 앰프 구동 회로(270)와 로컬 이퀄라이져 회로(285)의 위치가 서로 바뀌어도 된다. 로컬 이퀄라이져 회로(285), 로컬-글로벌 멀티플렉서 회로(290) 및 엔모스 센스 앰프 구동 회로(270)의 내부 회로 구성은 앞에서 설명되었으므로 여기서는 상세한 설명은 생략된다.
이와 같이 엔모스 센스 앰프 구동 회로(270)와 로컬 이퀄라이져 회로(285)를 로컬-글로벌 멀티플렉서 회로(290)에 의하여 발생된 공간에 배치함으로써 메모리 코어(210)의 면적을 줄일 수 있고, 또한 컨정션 회로부(280)의 내부 회로 배치가 간단해지는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 로컬 이퀄라이져 회로와 엔모스 센스앰프 구동 회로를 로컬-글로벌 멀티플렉서 회로에 의하여 발생되는 일정한 공간에 배치함으로써 래이 아웃 면적을 줄일 수 있는 장점이 있다.

Claims (14)

  1. 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서,
    상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 ; 및
    상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고,
    상기 로컬 이퀄라이져 회로는,
    상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 로컬 이퀄라이져 회로는,
    상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며,
    상기 로컬 이퀄라이져 회로의 게이트 제어 신호는,
    폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1항에 있어서, 상기 로컬 입출력 라인중 제 1 로컬 입출력 라인은,
    비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 1 트랜지스터의 다른 한 단에 연결되고,
    상기 로컬 입출력 라인중 제 2 로컬 입출력 라인은,
    상보 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1항에 있어서, 상기 글로벌 입출력 라인중 제 1 글로벌 입출력 라인은,
    상기 제 1 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 1 트랜지스터의 다른 한 단에 연결되고,
    상기 글로벌 입출력 라인중 제 2 글로벌 입출력 라인은,
    상기 제 2 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서,
    상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 ; 및
    상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고,
    상기 엔모스 센스 앰프 구동 회로는,
    상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5항에 있어서, 상기 엔모스 센스 앰프 구동 회로는,
    제 1 및 제 2 엔모스 트랜지스터가 크로스 커플된 상기 엔모스 센스 앰프 회로의 상기 제 1 및 제 2 엔모스 트랜지스터의 연결 노드에 제 1 단이 연결되며,
    접지 전압에 제 2 단이 연결되고,
    엔모스 센스 앰프 회로의 구동 신호에 제 3 단이 연결되는 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 메모리 셀, 비트라인 이퀄라이져 회로, 피모스 센스 앰프 회로, 전송 게이트 회로, 엔모스 센스 앰프 회로 및 상기 엔모스 센스 앰프 회로를 구동하는 엔모스 센스 앰프 구동 회로를 구비하는 메모리 코어와 로컬 입출력 라인 및 글로벌 입출력 라인을 구비하는 반도체 메모리 장치에 있어서,
    상기 로컬 입출력 라인을 프리차지하는 로컬 이퀄라이져 회로 ; 및
    상기 로컬 입출력 라인과 상기 글로벌 입출력 라인을 연결하는 스위치 기능을 하는 로컬-글로벌 멀티플렉서 회로를 구비하고,
    상기 로컬 이퀄라이져 회로 및 상기 엔모스 센스 앰프 구동 회로는,
    상기 로컬-글로벌 멀티플렉서 회로가 배치되는 층에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7항에 있어서, 상기 로컬 이퀄라이져 회로는,
    상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며,
    상기 엔모스 센스 앰프 구동 회로는,
    상기 로컬 이퀄라이져 회로와 상기 로컬-글로벌 멀티플렉서 회로의 사이에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8항에 있어서, 상기 로컬 이퀄라이져 회로의 게이트 제어 신호는,
    폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 7항에 있어서, 상기 로컬 입출력 라인중 제 1 로컬 입출력 라인은,
    비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 1 트랜지스터의 다른 한 단에 연결되고,
    상기 로컬 입출력 라인중 제 2 로컬 입출력 라인은,
    상보 비트 라인에 한 단이 연결된 상기 전송 게이트 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 7항에 있어서, 상기 글로벌 입출력 라인중 제 1 글로벌 입출력 라인은,
    상기 제 1 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 1 트랜지스터의 다른 한 단에 연결되고,
    상기 글로벌 입출력 라인중 제 2 글로벌 입출력 라인은,
    상기 제 2 로컬 입출력 라인에 한 단이 연결된 상기 로컬-글로벌 멀티플렉서 회로의 제 2 트랜지스터의 다른 한 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 7항에 있어서, 상기 엔모스 센스 앰프 구동 회로는,
    제 1 및 제 2 엔모스 트랜지스터가 크로스 커플된 상기 엔모스 센스 앰프 회로의 상기 제 1 및 제 2 엔모스 트랜지스터의 연결 노드에 제 1 단이 연결되며,
    접지 전압에 제 2 단이 연결되고,
    엔모스 센스 앰프 회로의 구동 신호에 제 3 단이 연결되는 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 7항에 있어서, 상기 엔모스 센스 앰프 구동 회로는,
    상기 메모리 코어를 제어하는 컨정션 회로부에 인접하게 배치되며,
    상기 로컬 이퀄라이져 회로는,
    상기 엔모스 센스 앰프 구동 회로와 상기 로컬-글로벌 멀티플렉서 회로의 사이에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13항에 있어서, 상기 로컬 이퀄라이져 회로의 게이트 제어 신호는,
    폴리 실리콘에 의하여 상기 컨정션 회로부로부터 상기 로컬 이퀄라이져 회로로 인가되는 것을 특징으로 하는 반도체 메모리 장치.
KR10-2002-0009573A 2002-02-22 2002-02-22 래이 아웃 면적을 감소시키는 반도체 메모리 장치 KR100413774B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0009573A KR100413774B1 (ko) 2002-02-22 2002-02-22 래이 아웃 면적을 감소시키는 반도체 메모리 장치
TW092101663A TWI272612B (en) 2002-02-22 2003-01-27 Memory device having reduced layout area
US10/361,322 US6816416B2 (en) 2002-02-22 2003-02-10 Memory device having reduced layout area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009573A KR100413774B1 (ko) 2002-02-22 2002-02-22 래이 아웃 면적을 감소시키는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20030069653A true KR20030069653A (ko) 2003-08-27
KR100413774B1 KR100413774B1 (ko) 2004-01-03

Family

ID=27751915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0009573A KR100413774B1 (ko) 2002-02-22 2002-02-22 래이 아웃 면적을 감소시키는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US6816416B2 (ko)
KR (1) KR100413774B1 (ko)
TW (1) TWI272612B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604947B1 (ko) * 2005-08-17 2006-07-31 삼성전자주식회사 고속 메모리 장치에 채용되는 이퀄라이저 및 데이터 라인센스앰프의 배치 방법
KR100701702B1 (ko) * 2005-10-25 2007-03-29 주식회사 하이닉스반도체 데이터 전달 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR100546307B1 (ko) * 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US7245549B2 (en) * 2003-03-14 2007-07-17 Fujitsu Limited Semiconductor memory device and method of controlling the semiconductor memory device
KR100605600B1 (ko) * 2004-07-27 2006-07-28 주식회사 하이닉스반도체 반도체 메모리 소자
KR100555568B1 (ko) * 2004-08-03 2006-03-03 삼성전자주식회사 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치
US7577038B2 (en) * 2005-09-29 2009-08-18 Hynix Semiconductor, Inc. Data input/output multiplexer of semiconductor device
US7345930B2 (en) * 2005-09-29 2008-03-18 Hynix Semiconductor Inc. Write circuit of memory device
KR100798792B1 (ko) 2006-12-27 2008-01-28 주식회사 하이닉스반도체 반도체 메모리 장치
KR100801309B1 (ko) * 2007-01-03 2008-02-05 주식회사 하이닉스반도체 라이트레벨링 동작을 하는 메모리장치.
KR100825002B1 (ko) * 2007-01-10 2008-04-24 주식회사 하이닉스반도체 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법
KR100920830B1 (ko) * 2007-04-11 2009-10-08 주식회사 하이닉스반도체 라이트 제어 신호 생성 회로 및 이를 이용하는 반도체메모리 장치 및 그의 동작 방법
KR100907928B1 (ko) * 2007-06-13 2009-07-16 주식회사 하이닉스반도체 반도체 메모리 장치
KR101311455B1 (ko) 2007-08-31 2013-09-25 삼성전자주식회사 반도체 메모리 장치 및 배치 방법
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
KR20100042072A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272062B1 (en) * 2000-05-31 2001-08-07 Infineon Technologies Ag Semiconductor memory with programmable bitline multiplexers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604947B1 (ko) * 2005-08-17 2006-07-31 삼성전자주식회사 고속 메모리 장치에 채용되는 이퀄라이저 및 데이터 라인센스앰프의 배치 방법
KR100701702B1 (ko) * 2005-10-25 2007-03-29 주식회사 하이닉스반도체 데이터 전달 장치

Also Published As

Publication number Publication date
KR100413774B1 (ko) 2004-01-03
US20030161250A1 (en) 2003-08-28
TW200303548A (en) 2003-09-01
TWI272612B (en) 2007-02-01
US6816416B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
KR100413774B1 (ko) 래이 아웃 면적을 감소시키는 반도체 메모리 장치
US6985394B2 (en) Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices
KR950009877B1 (ko) 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치
JP3914665B2 (ja) 半導体メモリ装置
JP4221329B2 (ja) 半導体記憶装置
US20100157716A1 (en) Sub word line driving circuit
US6771550B2 (en) Semiconductor memory device with stable precharge voltage level of data lines
JP2006031921A (ja) 改善された動作周波数を有するローカルセンス増幅回路及び半導体メモリ装置
US6519198B2 (en) Semiconductor memory device
US6278650B1 (en) Semiconductor memory device capable of keeping sensing efficiency of data line sense amplifier uniform
KR100322541B1 (ko) 입출력 라인쌍 등화회로 및 이를 구비한 메모리 장치
US5715210A (en) Low power semiconductor memory device
US5598371A (en) Data input/output sensing circuit of semiconductor memory device
KR100548560B1 (ko) 메모리 장치용 비트라인 프리차지 신호 발생기
JPH08138378A (ja) 半導体記憶装置
US6522564B2 (en) Semiconductor memory device and signal line arrangement method thereof
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
KR100207536B1 (ko) 데이터 마스킹 기능을 갖는 반도체 메모리장치
KR100543907B1 (ko) 반도체 메모리 소자의 양방향 버스 리피터
JP2002352581A (ja) 半導体集積回路
US20070070755A1 (en) Semiconductor memory device having shared bit line sense amplifier scheme and driving method thereof
CN111095409B (zh) 子放大器、开关装置以及半导体装置
KR20000065752A (ko) 패킷 명령어 구동형 반도체 메모리 장치
KR100557571B1 (ko) 반도체 메모리 소자의 데이터 버스라인 프리차지 장치
KR950009879B1 (ko) 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee