KR100825002B1 - 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법 - Google Patents

효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100825002B1
KR100825002B1 KR1020070002894A KR20070002894A KR100825002B1 KR 100825002 B1 KR100825002 B1 KR 100825002B1 KR 1020070002894 A KR1020070002894 A KR 1020070002894A KR 20070002894 A KR20070002894 A KR 20070002894A KR 100825002 B1 KR100825002 B1 KR 100825002B1
Authority
KR
South Korea
Prior art keywords
data
output
bank
crc code
memory device
Prior art date
Application number
KR1020070002894A
Other languages
English (en)
Inventor
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070002894A priority Critical patent/KR100825002B1/ko
Priority to US11/819,814 priority patent/US8046663B2/en
Application granted granted Critical
Publication of KR100825002B1 publication Critical patent/KR100825002B1/ko
Priority to US13/275,854 priority patent/US8245108B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

본 발명은 CRC 코드를 효과적으로 생성하여, 메모리 장치에 구비되는 다수의 뱅크에 대응하여 최소한의 CRC 코드 생성회로를 구비할 수 있는 반도체 메모리 장치 및 반도체 메모리 장치의 구동방법을 제공하기 위한 것으로, 이를 위해 본 발명은 제1 뱅크와 제2 뱅크; 상기 제1 뱅크의 일측영역에 배치되어 상기 제1 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제1 데이터 입출력패드; 상기 제2 뱅크의 일측영역에 배치되어 상기 제2 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제2 데이터 입출력패드; 상기 제1 뱅크에서 출력되는 다수의 데이터를 이용하여 제1 CRC 코드를 생성하여 상기 제1 데이터 입출력패드를 통해 출력시키기 위한 제1 CRC코드 생성회로; 및 상기 제2 뱅크에서 출력되는 다수의 데이터를 이용하여 제2 CRC 코드를 생성하여 상기 제2 데이터 입출력패드를 통해 출력시키기 위한 제2 CRC코드 생성회로를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 데이터, 직렬화 처리부, CRC.

Description

효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수 있는 반도체 메모리 장치 및 그 구동방법{SEMICONDUCTOR MEMORY DEVICE WITH ABILITY TO EFFECTIVELY CHECK AN ERROR OF DATA OUTPUTTED IN SERIAL}
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭도.
도2는 X4 모드로 동작하는 반도체 메모리 장치의 블럭도.
도3은 도2의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표.
도4은 X8 모드로 동작하는 반도체 메모리 장치의 블럭도.
도5는 도4의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표.
도6은 도4에 도시된 반도체 메모리 장치에서 CRC 코드를 생성하는 과정을 나타내는 흐름도.
도7은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도.
도8은 도7의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표.
도9은 도7에 도시된 반도체 메모리 장치에서 CRC 코드를 생성하는 과정을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
B0 ~ B3: 뱅크
DQ0 ~ DQ7: 데이터 입출력 패드
본 발명은 반도체 집적회로에 관한 것으로, 특히 CRC 체크방법을 이용하는 반도체 메모리 장치 및 그 구동방법에 관한 것이다.
다양한 기능을 동작하는 다수의 반도체 장치를 구비하는 시스템에서 반도체 메모리 장치는 데이터를 저장하는 장치이다. 반도체 메모리 장치는 데이터 처리장치, 예를 들면 중앙처리장치로부터 입력된 어드레스에 대응하는 데이터를 데이터 요구 장치로 출력하거나, 데이터 처리장치로부터 전달된 데이터를 그 데이터와 같이 입력된 어드레스에 대응하여 반도체 메모리 장치의 단위셀에 저장한다.
시스템의 동작속도가 빨라짐에 따라 그 시스템에 구비되는 데이터 처리장치에서 반도체 메모리 장치에 요구하는 데이터 입출력속도도 점점 더 높아지고 있다. 그러나, 최근까지 반도체 집적회로의 기술 개발과정에서, 데이터 처리장치의 동작 속도는 점점 더 빨라지고 있는데, 데이터 처리장치와 데이터를 주고받는 반도체 메모리 장치의 데이터 입출력속도는 데이터 처리장치의 속도에 따라가지 못하고 있다.
반도체 메모리 장치의 데이터 입출력 속도를 데이터 처리 장치가 요구하는 수준까지 높이기 위해 다양한 형태의 반도체 메모리 장치가 개발되었다. 최근까지 가장 널리 사용되고 반도체 메모리 장치로는 데이터 처리장치가 구비된 시스템 클럭의 주기마다 데이터를 출력하도록 하는 동기식 메모리 장치가 제안되었다. 동기식 메모리 장치는 시스템 클럭을 입력받고, 입력된 시스템클럭의 주기에 대응하여 데이터 처리장치로 데이터를 출력하거나 데이터 처리장치로부터 데이터를 시스템 클럭의 주기마다 입력받는다. 그러나, 동기식 메모리 장치로도 데이터 처리 장치의 동작속도에 따라가지 못함에 따라, DDR 동기식 메모리 장치가 개발되었다. DDR 동기식 메모리 장치는 시스템 클럭의 천이마다 데이터를 출력하거나 입력받는다. 즉, 시스템클럭의 상승천이와 하강천이에 각각 동기시켜 데이터를 입력받거나 출력한다.
한편, 데이터 처리장치의 데이터 처리 속도에 맞추기 위해서 반도체 메모리 장치에서 한번의 데이터 억세스 명령, 즉 리드명령 또는 라이트 명령에 따라 출력되거나 입력되는 데이터의 비트수를 점점 더 증가시키고 있다. 즉, 한번의 데이터 억세스 동작에 병렬로 입출력되는 데이터 수가 점점 더 증가시키고 있는 것이다. 예를 들어, 이전에는 한 번의 데이터 억세스명령에 4비트의 데이터를 입출력시켰다면, 8비트 또는 16비트의 데이터를 입출력시키거나 또는 그 이상의 데이터를 입출 력시키는 것이다. 즉 시스템이 요구하는 데이터의 전달속도를 충족시키기 위해, 한번의 데이터 억세스 명령에 처리되는 데이터의 수를 증가시키고 있는 것이다.
그러나, 데이터의 억세스명령에 입출력되는 데이터의 수를 계속해서 증가시키는 것은 큰 문제를 발생시키기 때문에 일정한 데이터의 수 이상으로 증가시키기 매우 어렵다. 한번의 데이터 억세스 명령에 입출력되는 데이터의 수가 많아지면 반도체 메모리 장치의 데이터 입출력 패드의 수도 증가되어야 한다. 또한, 증가되는 데이터 입출력 패드의 수만큼 반도체 메모리 장치의 내부의 데이터 전달배선도 증가되어야 한다. 또한 반도체 메모리 장치와 데이터 처리 장치간의 데이터 전달 배선도 증가되어야 한다. 각 데이터 전달배선을 통해 전달되는 데이터의 속도가 매우 빠른 상태에서 다수의 데이터 배선이 병렬로 배치되면 상호 배선간에 심각한 상호영향을 미치게 된다. 심한 경우에는 이웃한 데이터 전달배선의 데이터 신호를 반전시켜, 잘못된 데이터로 변형시키는 경우도 있다.
반도체 집적회로의 기술이 점점 더 발달하여 반도체 처리장치의 동작속도가 점점 더 빨라짐에 따라, DDR 동기식 메모리 장치 데이터 입출력속도로도 반도체 처리장치에서 요구하는 데이터 입출력속도를 맞출 수 없는 경우도 생기고 있다. 전술한 바와 같이 병렬로 입출력되는 데이터의 수를 증가시킴으로서 시스템이 요구하는 밴드위스(band width)를 충족시키야 하나 이것도 이미 한계에 와 있기 때문에 새로운 형태의 반도체 메모리장치가 요구되고 있다.
따라서 최근에는 반도체 메모리 장치의 동작속도를 획기적으로 증가시키는 방법으로 통신에서 사용하는 다양한 형태의 데이터 전송방법을 반도체 메모리 장치 에 적용시키고 있다. 대표적인 것이 데이터를 입출력받는 방식을 병렬로 하지 않고 직렬로 하는 것이다. 그 중 한 예로 반도체 메모리 장치과 데이터 처리 장치간의 데이터를 전송한 후에 에러 체크 코드를 이용하여 데이터의 에러를 체크하는 것이다. 가장 대표적인 방법이 CRC (Cyclic redundancy code)체크 방법이다. CRC 방법은 일정한 수의 데이터를 이용하여 체크비트를 만든 다음, 그 일정한 수의 데이터가 출력되면 체크비트를 출력한다. 그 일정한 수의 데이터를 입력받는 측에서는 체크비트와 데이터를 비교하여 정상적으로 입력되었는 지를 판단한다. CRC 체크 방법을 이용하면, 고속으로 데이터를 주고 받을 수 있기 때문에, 시스템이 요구하는 데이터의 전송속도를 맞추기 위해서, 한번의 데이터 억세스시 병렬로 처리되는 데이터의 수를 계속해서 증가시키지 않아도 되는 것이다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭도이다.
도1에 도시된 바와 같이, 데이터전송시 CRC 체크 방법을 이용하는 반도체 메모리 장치(200)는 셀어레이(110), CRC 체크 회로(120), CRC코드 생성회로(130), 라이트 신호 전달회로(130), 리드 신호 전달회로(140)를 구비한다. 라이트 동작을 수행할 때에는 라이트신호 입력 포트(LWI)를 통해 입력된 라이트 명령어, 라이트 데이터와 라이트 어드레스를 입력받는다. CRC 체크회로(120)는 입력된 라이트 데이터에 에러가 포함되었는지를 CRC코드를 이용하여 체크한다. 에러가 발견되지 않으면, 입력된 데이터를 대응하는 어드레스에 따라 저장한다. 에러가 발견되면, 라이트 신호 출력포트(LWO)를 통해 재전송을 요구하고, 라이트 데이터를 다시 입력받는다. 리드 동작을 수행할 때에는 리드신호 입력포트(LRO)를 통해 리드 명령어와 리드 어 드레스를 입력받는다. 리드 어드레스에 대응하는 셀어레이의 데이터가 리드 신호 출력포트(LRO)로 출력된다. CRC코드 생성회로(130)는 출력되는 데이터에 대응하는 CRC코드를 생성하여 리드 명령어에 대응하는 데이터가 출력될 때에 같이 출력한다. 메모리 장치로부터 데이터를 입력받는 데이터 처리 장치는 입력된 CRC 코드와 입력된 데이터를 비교하여 에러가 있는 지 판단한다. 에러가 있다면, 메모리 장치가 다시 데이터를 출력하도록 요구한다. 에러가 없다면, 입력된 데이터를 이용하여 동작을 수행한다.
이렇게 CRC코드를 이용하여 데이터를 주고받으면, 메모리 장치와 데이터 처리장치와의 데이터 전달 경로를 병렬로 증가시키지 않더라도, 고속으로 데이터를 주고 받을 수 있다.
그러나, 데이터를 주고받는 데 있어서 CRC 코드를 생성하는 동작이 추가되었기 때문에 효과적으로 CRC 코드를 생성하는 방법을 개발하는 것이 필요하다.
본 발명은 CRC 코드를 효과적으로 생성하여, 메모리 장치에 구비되는 다수의 뱅크에 대응하여 최소한의 CRC 코드 생성회로를 구비할 수 있는 반도체 메모리 장치 및 반도체 메모리 장치의 구동방법을 제공함을 목적으로 한다.
본 발명은 제1 뱅크와 제2 뱅크; 상기 제1 뱅크의 일측영역에 배치되어 상기 제1 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제1 데이터 입출력패드; 상기 제2 뱅크의 일측영역에 배치되어 상기 제2 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제2 데이터 입출력패드; 상기 제1 뱅크에서 출력되는 다수의 데이터를 이용하여 제1 CRC 코드를 생성하여 상기 제1 데이터 입출력패드를 통해 출력시키기 위한 제1 CRC코드 생성회로; 및 상기 제2 뱅크에서 출력되는 다수의 데이터를 이용하여 제2 CRC 코드를 생성하여 상기 제2 데이터 입출력패드를 통해 출력시키기 위한 제2 CRC코드 생성회로를 구비하는 반도체 메모리 장치를 제공한다.
본 발명은 제1 및 제2 뱅크를 구비하고, 제1 뱅크에 억세스되는 데이터는 상기 제1 뱅크의 일측에 배치된 적어도 하나이상의 제1 데이터 입출력패드를 이용하고, 상기 제2 뱅크에 억세스되는 데이터는 상기 제2 뱅크의 일측에 배치된 적어도 하나이상의 제2 데이터 입출력패드를 이용하는 반도체 메모리 장치에 있어서, 상기 제1 뱅크에서 제공되는 제1 데이터를 이용하여 제1 CRC코드를 생성하는 단계; 상기 제2 뱅크에서 제공되는 제2 데이터를 이용하여 제2 CRC코드를 생성하는 단계; 데이터 억세스 명령에 응답하여 상기 제1 데이터를 상기 제1 데이터 입출력패드를 통해 출력하는 단계; 상기 제1 데이터 입출력패드를 통해 상기 제1 CRC 코드를 출력하는 단계; 상기 데이터 억세스 명령에 응답하여 상기 제2 데이터를 상기 제2 데이터 입출력패드를 통해 출력하는 단계; 및 상기 제2 데이터 입출력패드를 통해 상기 제2 CRC 코드를 출력하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 X4 모드로 동작하는 반도체 메모리 장치의 블럭도이다.
도2를 참조하여 살펴보면, X4 모드로 동작하며, CRC코드를 이용하는 반도체 메모리 장치는 4개의 뱅크(B0 ~ B3)과, CRC 코드 생성회로(10,20)와, 데이터 입출력패드(DQ0 ~ DQ3)를 구비한다. 반도체 메모리 장치는 X4 모드로 동작하기 위해서, 즉 한번의 데이터 억세스시에 4비트의 데이터를 입력받거나 출력받기 위해서 4개의 데이터 입출력패드(DQ0 ~ DQ3)를 구비한다. X4 모드로 동작하기 위해 반도체 메모리 장치는 구비된 4개의 뱅크(B0,B3)에서 각각 64비트의 데이터가 출력되어, 하나의 데이터 입출력패드를 통해 16비트의 데이터가 출력된다. 예를 들어 리드 또는 라이트 명령에 의해 뱅크(B2)에 저장되어 있던 64비트의 데이터가 4개의 데이터 입출력패드(DQ0 ~ DQ3)를 통해 각각 16비트씩 출력되는 것이다. 여기서는 한 데이터 입출력패드를 통해 16비트의 데이터가 연속해서 출력되는 것으로 가정하였다.
CRC 코드 생성회로(10)는 두개의 뱅크(B0,B1)에 의해 공유되고, CRC 코드 생성회로(20)는 두개의 뱅크(B2,B3)에 의해 공유된다. CRC 코드 생성회로(10)는 뱅크(B0) 또는 뱅크(B1)에서 전달되는 64비트의 데이터를 이용하여 8비트의 CRC 코드(CRC1)를 생성하여, 데이터가 출력될 때에 같이 출력시킨다.
도3은 도2의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표이다.
도3에는 4개의 데이터 입출력패드(DQ0 ~ DQ3)를 통해 각각 16비트이 데이터가 출력되는 것을 나타내고 있다. 또한, 32비트의 데이터가 출력되고 나서, CRC 코드 생성회로(10)에 의해 생성된 8비트의 CRC 코드중 4비트의 CRC코드가 출력되고, 이후 나머지 32비트의 데이터가 출력되고 나서, CRC 코드 생성회로에 의해 생성된 나머지 4비트의 CRC코드가 출력된다. 여기서 CRC코드(CRC_A)는 CRC 코드 생성회로에 의해 생성된 8비트의 CRC 코드를 말하는 것이다.
도4은 X8 모드로 동작하는 반도체 메모리 장치의 블럭도이다.
도4에 도시된 바와 같이, X8 모드로 동작하는 반도체 메모리 장치는 X8 모드로 동작하기 위해서, 즉 한번의 데이터 억세스시에 8비트의 데이터를 입력받거나 출력받기 위해서, 8개의 데이터 입출력패드(DQ0 ~ DQ7)를 구비한다. 여기서 4개의 입출력패드(DQ0 ~ DQ3)는 뱅크가 배치된 영역의 일측에 배치되고, 나머지 4개의 입출력패드(DQ4 ~ DQ7)는 뱅크가 배치된 영역의 나머지 타측에 배치된다. 이렇게 반반씩 입출력패드를 배치하는 이유는 뱅크에 저장된 데이터가 입출력패드를 통해 출력될 때에, 각 뱅크에서 입출력패드까지 데이터가 전달되는 전송길이를 일정한 크기로 맞추기 위해서이다. X8 모드로 동작하는 경우에는 한 번의 데이터 억세스시에 2개의 뱅크가 같이 동작한다. 예를 들어 어떤 데이터 억세스 명령시에 2개의 뱅크(B0,B2)가 선택되고, 뱅크(B0)로부터 64비트의 데이터가 입출력패드(DQ0 ~ DQQ3)를 통해 각각 16비트씩 출력되고, 뱅크(B2)로부터 64비트의 데이터가 입출력패드(DQ4 ~ DQQ7)를 통해 각각 16비트씩 출력된다. 반도체 메모리 장치는 4개의 CRC 코드 생성회로(30 ~ 60)가 배치된다. 여기서는 2개의 CRC 코드 생성회로(30,40)는 두 개의 뱅크(B0,B1)에 의해 공유되고, 2개의 CRC 코드 생성회로(50,60)는 두 개의 뱅크(B2,B3)에 의해 공유된다. 여기서는 한 데이터 입출력패드를 통해 16비트의 데이터가 연속해서 출력되는 것으로 가정하였다.
도5는 도4의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표이다. 도5에 도시된 바와 같이, 임의의 데이터 억세스 명령어시, 뱅크(B0,B2)가 선택되었다고 가정하였을 경우, 뱅크(B0)에서 제공되는 64비트의 데이터(0 ~ 63)는 입출력패드(DQ0~DQ3)를 통해 출력되고, 뱅크(B2)에서 제공되는 64비트의 데이터(64 ~ 127)는 데이터 입출력패드(DQ4~DQ7)를 통해 출력된다. CRC 코드 생성회로(30,50)에 의해서 생성된 8비트의 CRC 코드(CRC_A)중 4비트의 CRC 코드(C0)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(0 ~ 31)가 출력되고 난 이후에 외부로 출력되고, 나머지 4비트의 CRC 코드(C1)는 데이터 입출력패드(DQ4~DQ7)를 통해 데이터(64 ~ 95)가 출력되고 난 이후에 외부로 출력된다.
또한, CRC 코드 생성회로(40,60)에 의해서 생성된 8비트의 CRC 코드(CRC_B)중 4비트의 CRC 코드(C2)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(32 ~ 63)가 출력되고 난 이후에 외부로 출력되고, 나머지 4비트의 CRC 코드(C3)는 데이터 입출력패드(DQ4~DQ7)를 통해 데이터(96 ~ 127)가 출력되고 난 이후에 외부로 출력된다.
도6은 도4에 도시된 반도체 메모리 장치에서 CRC 코드를 생성하는 과정을 나타내는 흐름도이다.
도6을 참조하여 살펴보면, CRC 코드를 생성하는 과정은 먼저 4개의 CRC 코드 생성회로(30 ~ 60)에서 현재 선택된 2개의 뱅크에서 각각 32비트의 데이터를 입력 받아 8비트의 예비 CRC 코드를 생성한다.(S0) 이어서, CRC 코드 생성회로(40)에서 예비 CRC코드를 CRC코드 생성회로(60)로 전달하고, CRC 코드 생성회로(50)는 예비CRC코드 생성회로(30)로 전달한다.(S1) 이어서, CRC 코드 생성회로(30)는 8비트의 예비 CRC코드 2개를 이용하여 8비트의 CRC코드(CRC_A)를 생성하고, CRC 코드 생성회로(60)는 예비 CRC코드 2개를 이용하여 8비트의 CRC코드(CRC_B)를 생성한다.(S2) 이어서, CRC코드 생성회로(60)는 8비트의 CRC코드(CRC_B)중 4비트의 CRC코드(C2)를 CRC코드 생성회로(30)로 전달하고, CRC코드 생성회로(30)는 8비트의 CRC코드(CRC_A)중 4비트의 CRC코드(C1)를 CRC코드 생성회로(60)로 전달한다.(S3) 이어서 CRC 코드 생성회로(30)에 의해 생성된 4비트의 CRC 코드(C0)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(0 ~ 31)가 출력되고 난 이후에 외부로 출력되고, CRC 코드 생성회로(60)에 의해 생성되고, CRC 코드 생성회로(30)로 전달된 4비트의 CRC 코드(C2)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(32 ~ 63)가 출력되고 난 이후에 외부로 출력된다. 또한, CRC 코드 생성회로(60)에 의해 생성되고, CRC 코드 생성회로(30)로 전달된 4비트의 CRC 코드(C1)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(64 ~ 95)가 출력되고 난 이후에 외부로 출력되고, CRC 코드 생성회로(60)에 의해 생성되된 4비트의 CRC 코드(C3)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(96 ~ 127)가 출력되고 난 이후에 외부로 출력된다.
이상에서 살펴본 바와 같이, X8 모드로 동작하는 반도체 메모리 장치는 총 128비트의 데이터를 8개의 데이터 입출력패드(DQ0 ~ DQ7)를 통해 출력하는 과정에서 16비트의 CRC코드를 만들어 출력한다. 이를 위해서 총 4개의 CRC 코드 생성회 로(30 ~ 60) 필요하다.
그러나, 도5에 도시된 바와 같이, 2개의 뱅크에서 출력되는 64비트이 데이터를 각각 32비트의 데이터로 구분하여 입력받아서 최종적으로 8비트의 CRC코드(CRC_A, CRC_B)를 생성하는 방법으로는 CRC 코드를 생성하는 과정에서 많은 지연시간이 필요하고, 또한 CRC코드를 생성하기 위해서는 도4에 도시되었듯이 4개의 CRC코드 생성회로(30 ~ 60)가 필요한 문제점이 생긴다.
즉, 뱅크(B0,B1)에서 제공되는 64비트의 데이터(0 ~ 127)를 32비트씩 각각 입력받아 8비트의 예비 CRC 코드를 생성하여 이웃한 CRC 코드 생성회로로 전달하고, 다시 최종적인 CRC 코드를 생성한 이후에 출력되는 데이터 입출력패드 측의 CRC코드 생성회로로 이동시키다 보니, 2번의 CRC 코드의 전달이 필요하게 된다. 이로 인해 많은 지연시간이 필요하며, 4개의 CRC코드 생성회로가 필요하게 되는 것이다.
또한, X8 모드로 동작하는 반도체 메모리 장치는 CRC코드 생성회로가 4개 필요함으로서, 전술한 X4 모드로 동작하는 반도체 장치의 CRC코드와 공유하여 사용할 수가 없다. 반도체 메모리 장치는 X4, X8, X16 등의 모드를 모두 사용할 수 있게 제조하고, 적용되는 시스템에 따라 특정동작모드로 동작하도록 제조되는 경우가 많다. 그러나, CRC 코드를 사용하는 반도체 메모리 장치는 X8, X4 모드에서 필요로 하는 CRC 코드 생성회로의 수가 다르기 때문에, 다양한 모드로 동작하는 반도체 메모리 장치를 제조할 수 없는 문제가 생긴다.
도7은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블 럭도이다.
도7을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 4개의 뱅크(B0~B3)를 구비하고, 뱅크가 구비된 영역의 일측에는 4개의 데이터 입출력패드(DQ0 ~ DQ3)가 배치되고, 타측에 4개의 데이터 입출력패드(DQ4 ~DQ7)을 배치한다.
여기서 데이터 입출력패드(DQ0 ~ DQ3)는 제1 뱅크(B0) 또는 제2 뱅크(B1)에서 데이터 억세스가 일어날 에 데이터의 전달을 위해 배치된 것이다. 데이터 입출력패드(DQ4 ~ DQ7)는 제1 뱅크(B2) 또는 제2 뱅크(B3)에서 데이터 억세스가 일어날 에 데이터의 전달을 위해 배치된 것이다. 제1 CRC코드 생성회로(300)는 제1 뱅크(B0)와 제2 뱅크(B1)에 의해 공유되며, 제1 뱅크(B0) 또는 제2 뱅크(B1)에서 츨력되는 데이터를 이용하여 제1 CRC코드(CRC_A)를 생성한 다음 데이터 입출력패드(DQ0 ~ DQ3)를 통해 출력하기 위한 것이다. 제1 CRC코드 생성회로(400)는 제3 뱅크(B2)와 제4 뱅크(B3)에 의해 공유되며, 제3 뱅크(B2) 또는 제4 뱅크(B3)에서 츨력되는 데이터를 이용하여 제2 CRC코드(CRC_B)를 생성한 다음 데이터 입출력패드(DQ4 ~ DQ7)를 통해 출력하기 위한 것이다.
도7에 도시된 반도체 메모리 장치는 X8 모드로 동작이 가능하도록 모두 8개의 데이터 입출력패드를 구비하고 있으며, 4개씩 뱅크가 배치된 일측과 타측에 배치된 것은 각 뱅크에서 출력되는 데이터가 가장 최적의 데이터 경로를 지나 데이터 입출력패드로 전달되기 위해서이다. 또한, 이렇게 X8 모드로 동작하는 반도체 메모리 장치에서 4개씩 데이터 입출력패드를 분리하여 배치시킴으로서, 각 뱅크에서 데 이터 입출력패드까지의 거리를 균일하게 유지할 수 있다.
도8은 도7의 반도체 메모리 장치에서 출력되는 데이터의 패턴을 나타내는 도표이다.
도8에 도시된 바와 같이, 임의의 데이터 억세스 명령어시, 뱅크(B0,B2)가 선택되었다고 가정하였을 경우, 뱅크(B0)에서 제공되는 64비트의 데이터(0 ~ 63)는 입출력패드(DQ0~DQ3)를 통해 출력되고, 뱅크(B2)에서 제공되는 64비트의 데이터(64 ~ 127)는 데이터 입출력패드(DQ4~DQ7)를 통해 출력된다.
제1 CRC코드 생성회로(300)는 제1 뱅크(B0)에서 출력되는 64비트의 데이터를 이용하여 8비트의 제1 CRC코드(CRC_A)를 생성한다. 8비트의 제1 CRC코드(CRC_A)중 4비트의 CRC 코드(C4)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(0 ~ 31)가 출력되고 난 이후에 외부로 출력되고, 나머지 4비트의 CRC 코드(C5)는 데이터 입출력패드(DQ0~DQ3)를 통해 데이터(32 ~ 63)가 출력되고 난 이후에 외부로 출력된다.
제2 CRC코드 생성회로(400)는 제2 뱅크(B2)에서 출력되는 64비트의 데이터를 이용하여 8비트의 제2 CRC코드(CRC_B)를 생성한다. 8비트의 제2 CRC코드(CRC_B)중 4비트의 제2 CRC코드(C6)는 데이터 입출력패드(DQ4~DQ7)를 통해 데이터(64 ~ 95)가 출력되고 난 이후에 외부로 출력되고, 나머지 4비트의 제2 CRC코드(C7)는 데이터 입출력패드(DQ4~DQ7)를 통해 데이터(96 ~ 127)가 출력되고 난 이후에 외부로 출력된다. 한번에 출력되는 32비트의 데이터는 16비트의 데이터로 묶어져 대응하는 하나의 데이터 입출력 패드를 통해 외부로 출력된다.
도9은 도7에 도시된 반도체 메모리 장치에서 CRC 코드를 생성하는 과정을 나 타내는 흐름도이다.
도9를 참조하여 살펴보면, CRC 코드를 생성하는 과정은 먼저 제1 CRC 생성회로(300)와 제2 CRC 생성회로(400)는 선택된 2개의 뱅크로부터 각각 64비트의 데이터를 입력받아 8비트의 CRC 코드(CRC_A, CRC_B)를 생성한다.(S5) 이어서, 제1 CRC생성회로(300)는 8비트의 제1 CRC코드(CRC_A)를 4비트씩 나누어 32비트의 데이터가 데이터 입출력패드(DQ0~DQ3)를 통해 출력된 이후에 각각 출력한다. 제2 CRC생성회로(400)는 8비트의 제2 CRC코드(CRC_B)를 4비트씩 나누어 32비트의 데이터가 데이터 입출력패드(DQ4~DQ7)를 통해 출력된 이후에 각각 출력한다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 메모리 장치는 CRC코드 생성회로가 각 뱅크에서 출력되는 64비트의 데이터를 이용하여 8비트의 CRC코드를 생성하기 때문에 도4에 도시된 반도체 메모리장치에 비해서 CRC 코드를 생성하는 과정도 매우 단순화되었으며, 또한 예비CRC코드를 생성하지 않아서 CRC 코드를 생성하는 시간도 매우 단축되었다.
또한 도7에 도시된 반도체 메모리 장치는 X4 모드로 동작할 수 있다. 본 실시예에 따fms반도체 메모리 장치는 한 번의 데이터 억세스 명령시 4비트의 데이터가 동시에 입출력되며, 이 경우에는 데이터 입출력패드(DQ0~DQ3) 또는 데이터 입출력패드(DQ4~DQ7) 통해 데이터가 전달된다.
즉, X4 모드로 동작하는 경우에는 데이터 입출력패드(DQ0~DQ3) 또는 데이터 입출력패드(DQ4~DQ7)가 선택되어 데이터를 입출력시킨다. X4모드인 경우에는 4개의 데이터 억세스 명령시 4개의 뱅크중 하나만 선택된다.
만약 제1 뱅크(B0)가 선택된 경우에는 제1 뱅크(B0)에서 64비트의 데이터가 제공되어 데이터 입출력패드(DQ0~DQ3) 또는 데이터 입출력패드(DQ4~DQ7)중 선택된 한쪽의 데이터 입출력패드로 출력된다. 제1 CRC코드 생성회로(300)에서는 제1 뱅크(B0)에서 제공되는 64비트의 데이터를 이용하여 8비트의 CRC코드를 생성하여 선택된 데이터 입출력패드를 통해 외부로 출력된다. 만약 뱅크(B1)이 선택되었을 경우에는 제2 CRC코드 생성회로(400)에서는 제2 뱅크(B2)에서 제공되는 64비트의 데이터를 이용하여 8비트의 CRC코드를 생성하여 선택된 데이터 입출력패드를 통해 외부로 출력된다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 X4 모드와 X8 모드에서 모두 2개의 CRC코드 생성회로만 이용하여 CRC 코드를 생성할 수있다. 따라서 본 발명에 의해서, X4 모드와 X8 모드를 공유하는 반도체 메모리 장치를 쉽게 제조할 수 있게 된다. 또한, X8 모드에서 CRC코드를 생성하는 과정이 대폭 간소화되었기 때문에, CRC코드를 생성하는 시간을 크게 단축시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 반도체 메모리 장치에서 CRC 코드를 보다 효과적으로 생성 하여 외부로 제공할 수 있다. 또한 X4모드, X8모드등 다양한 모드에서 동작하는 반도체 메모리 장치를 용이하게 제조할 수 있다.

Claims (11)

  1. 제1 뱅크와 제2 뱅크;
    상기 제1 뱅크의 일측영역에 배치되어 상기 제1 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제1 데이터 입출력패드;
    상기 제2 뱅크의 일측영역에 배치되어 상기 제2 뱅크의 데이터를 억세스시에 사용하기 위한 적어도 하나 이상의 제2 데이터 입출력패드;
    상기 제1 뱅크에서 출력되는 다수의 데이터를 이용하여 제1 CRC 코드를 생성하여 상기 제1 데이터 입출력패드를 통해 출력시키기 위한 제1 CRC코드 생성회로; 및
    상기 제2 뱅크에서 출력되는 다수의 데이터를 이용하여 제2 CRC 코드를 생성하여 상기 제2 데이터 입출력패드를 통해 출력시키기 위한 제2 CRC코드 생성회로
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 데이터 입출력패드는 각각 4개씩 배치되며, 상기 반도체 메모리 장치는 한번의 데이터 억세스 명령시 8비트의 데이터가 동시에 입출력되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 반도체 메모리 장치는 한번의 데이터 억세스 명령시 64비트의 데이터가 상기 제1 데이터 입출력패드를 통해 각각 16비트씩 입/출력되고, 상기 제2 데이터 입출력패드를 통해 각각 16비트씩 입/출력되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 반도체 메모리 장치는
    제3 뱅크와 제4 뱅크를 더 구비하고, 상기 제1 CRC코드 생성회로는 상기 제1 뱅크와 상기 제3 뱅크에 의해 공유되고, 상기 제2 CRC코드 생성회로는 상기 제2 뱅크와 상기 제4 뱅크에 의해 공유되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 데이터 입출력패드는 각각 4개씩 배치되며, 상기 반도체 메모리 장치는 한 번의 데이터 억세스 명령시 4비트의 데이터가 동시에 입출력되며, 상기 제1 데이터 입출력패드 또는 상기 제2 데이터 입출력패드를 통해 데이터가 전 달되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 한 번의 데이터 억세스 명령시 4비트의 데이터가 억세스되는 동작모드에서 상기 제1 CRC코드 및 상기 제2 CRC코드는 데이터가 전달되는 상기 제1 데이터 입출력패드와 상기 제2 데이터 입출력패드중 데이터가 입출력되도록 선택된 데이터 입출력패드를 통해 출력되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1 및 제2 뱅크를 구비하고, 제1 뱅크에 억세스되는 데이터는 상기 제1 뱅크의 일측에 배치된 적어도 하나이상의 제1 데이터 입출력패드를 이용하고, 상기 제2 뱅크에 억세스되는 데이터는 상기 제2 뱅크의 일측에 배치된 적어도 하나이상의 제2 데이터 입출력패드를 이용하는 반도체 메모리 장치에 있어서,
    상기 제1 뱅크에서 제공되는 제1 데이터를 이용하여 제1 CRC코드를 생성하는 단계;
    상기 제2 뱅크에서 제공되는 제2 데이터를 이용하여 제2 CRC코드를 생성하는 단계;
    데이터 억세스 명령에 응답하여 상기 제1 데이터를 상기 제1 데이터 입출력패드를 통해 출력하는 단계;
    상기 제1 데이터 입출력패드를 통해 상기 제1 CRC 코드를 출력하는 단계;
    상기 데이터 억세스 명령에 응답하여 상기 제2 데이터를 상기 제2 데이터 입출력패드를 통해 출력하는 단계; 및
    상기 제2 데이터 입출력패드를 통해 상기 제2 CRC 코드를 출력하는 단계를 포함하는 반도체 메모리 장치의 구동방법.
  8. 제 7 항에 있어서,
    상기 반도체 메모리 장치는 한번의 데이터 억세스 명령시 8비트의 데이터가 동시에 입출력되는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 반도체 메모리 장치는 한번의 데이터 억세스 명령시 64비트의 데이터가 상기 제1 데이터 입출력패드를 통해 각각 16비트씩 입/출력되고, 상기 제2 데이터 입출력패드를 통해 각각 16비트씩 입/출력되는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  10. 제 8 항에 있어서,
    상기 반도체 메모리 장치는 한 번의 데이터 억세스 명령시 4비트의 데이터가 동시에 입출력되며, 상기 제1 데이터 입출력패드 또는 상기 제2 데이터 입출력패드를 통해 데이터가 전달되는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 한 번의 데이터 억세스 명령시 4비트의 데이터가 억세스되는 동작모드에서 상기 제1 CRC코드 및 상기 제2 CRC코드는 데이터가 전달되는 상기 제1 데이터 입출력패드와 상기 제2 데이터 입출력패드중 데이터가 입출력되도록 선택된 데이터 입출력패드를 통해 출력되는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020070002894A 2007-01-10 2007-01-10 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법 KR100825002B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070002894A KR100825002B1 (ko) 2007-01-10 2007-01-10 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법
US11/819,814 US8046663B2 (en) 2007-01-10 2007-06-29 Semiconductor memory device and method for driving the same
US13/275,854 US8245108B2 (en) 2007-01-10 2011-10-18 Semiconductor memory device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002894A KR100825002B1 (ko) 2007-01-10 2007-01-10 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR100825002B1 true KR100825002B1 (ko) 2008-04-24

Family

ID=39572518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002894A KR100825002B1 (ko) 2007-01-10 2007-01-10 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법

Country Status (2)

Country Link
US (2) US8046663B2 (ko)
KR (1) KR100825002B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445172B2 (en) 2016-12-13 2019-10-15 SK Hynix Inc. Semiconductor device and operating method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352805B2 (en) * 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
US9397785B1 (en) * 2010-04-12 2016-07-19 Marvell International Ltd. Error detection in a signal field of a WLAN frame header
US8885740B2 (en) 2011-02-04 2014-11-11 Marvell World Trade Ltd. Control mode PHY for WLAN
WO2013152111A1 (en) 2012-04-03 2013-10-10 Marvell World Trade Ltd. Physical layer frame format for wlan
US9414432B2 (en) 2013-04-03 2016-08-09 Marvell World Trade Ltd. Physical layer frame format for WLAN
KR20210153759A (ko) 2013-09-10 2021-12-17 마벨 아시아 피티이 엘티디. 옥외 wlan용 확장 보호 구간
KR102526618B1 (ko) 2013-10-25 2023-04-27 마벨 아시아 피티이 엘티디. 와이파이를 위한 레인지 확장 모드
US10194006B2 (en) 2013-10-25 2019-01-29 Marvell World Trade Ltd. Physical layer frame format for WLAN
US10218822B2 (en) 2013-10-25 2019-02-26 Marvell World Trade Ltd. Physical layer frame format for WLAN
US11855818B1 (en) 2014-04-30 2023-12-26 Marvell Asia Pte Ltd Adaptive orthogonal frequency division multiplexing (OFDM) numerology in a wireless communication network
CN107153576A (zh) 2017-04-10 2017-09-12 广东欧珀移动通信有限公司 一种内存资源的分配方法及终端设备
US10957413B2 (en) * 2018-10-31 2021-03-23 Micron Technology, Inc. Shared error check and correct logic for multiple data banks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007366Y1 (ko) * 1991-07-04 1993-10-25 금성일렉트론 주식회사 테스크 모드의 에러검출회로
US5299160A (en) 1992-06-02 1994-03-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of repairing defective bits
JP2005346758A (ja) 2004-05-31 2005-12-15 Sony Corp 半導体記憶装置および信号処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003279A (ko) 1991-07-08 1993-02-24 김광호 반도체장치의 표면 평탄화 방법
US5371684A (en) 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
US7681043B1 (en) * 2002-05-08 2010-03-16 Broadcom Corporation System and method for configuring device features via programmable memory
JP3651767B2 (ja) * 2000-04-24 2005-05-25 シャープ株式会社 半導体記憶装置
KR100413774B1 (ko) 2002-02-22 2004-01-03 삼성전자주식회사 래이 아웃 면적을 감소시키는 반도체 메모리 장치
JP2005038526A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7478374B2 (en) * 2004-03-22 2009-01-13 Intel Corporation Debug system having assembler correcting register allocation errors
US7415581B2 (en) * 2005-10-04 2008-08-19 Infineon Technologies Ag Semiconductor memory chip
KR100746225B1 (ko) * 2006-02-13 2007-08-03 삼성전자주식회사 반도체 메모리 장치 및 이를 구비한 메모리 시스템
KR100850207B1 (ko) * 2006-12-29 2008-08-04 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007366Y1 (ko) * 1991-07-04 1993-10-25 금성일렉트론 주식회사 테스크 모드의 에러검출회로
US5299160A (en) 1992-06-02 1994-03-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of repairing defective bits
JP2005346758A (ja) 2004-05-31 2005-12-15 Sony Corp 半導体記憶装置および信号処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445172B2 (en) 2016-12-13 2019-10-15 SK Hynix Inc. Semiconductor device and operating method thereof

Also Published As

Publication number Publication date
US20120036419A1 (en) 2012-02-09
US8046663B2 (en) 2011-10-25
US8245108B2 (en) 2012-08-14
US20080168325A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
KR100825002B1 (ko) 효과적으로 직렬로 입출력되는 데이터의 오류를 검사할 수있는 반도체 메모리 장치 및 그 구동방법
US11829267B2 (en) Data encoding using spare channels in a memory system
US8756475B2 (en) Method of detecting error in a semiconductor memory device
KR100624576B1 (ko) 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
US11170868B2 (en) Semiconductor memory devices and memory systems
KR20200053754A (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
CN110008147B (zh) 存储器控制器以及用于对存储模块进行访问的方法
US11209994B2 (en) Systems and methods for data path power savings in DDR5 memory devices
US10860518B2 (en) Integrated circuit system
US10108488B2 (en) Memory module with integrated error correction
US7483321B2 (en) Semiconductor memory device capable of checking a redundancy code and memory system and computer system having the same
KR20210051668A (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈
KR20200007393A (ko) 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
US11841763B2 (en) Semiconductor memory devices with ECC engine defect determination based on test syndrome, test parity, expected decoding status and received decoding status
JP2007042264A (ja) メモリモジュール及びそのテスト方法
KR100850207B1 (ko) 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
US20150106678A1 (en) Semiconductor device and semiconductor system including the same
TWI490883B (zh) 半導體記憶裝置
KR20230055614A (ko) 반도체 메모리 장치 및 메모리 시스템
US7404055B2 (en) Memory transfer with early access to critical portion
US20230298631A1 (en) Stacked semiconductor device
KR20210131661A (ko) 데이터 정렬 제어 회로 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee