CN101968973B

CN101968973B - 能抑制位线间漏电流的相变存储器电路

Info

Publication number: CN101968973B
Application number: CN2010102899790A
Authority: CN
Inventors: 蔡道林; 宋志棠; 陈后鹏
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2010-09-21
Filing date: 2010-09-21
Publication date: 2013-11-20
Anticipated expiration: 2030-09-21
Also published as: CN101968973A

Abstract

本发明提供一种能抑制位线间漏电流的相变存储器电路结构，其包括：多条字线和多条位线；由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；以及多个控制单元，各控制单元的输入端分别连接一条位线，各输出端分别连接在相应位线上的各相变存储单元的相变电阻和选通管的公共连接点，分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻，如此抑制位线间的漏电流，有效提高存储器的可靠性。

Description

能抑制位线间漏电流的相变存储器电路

技术领域

本发明涉及一种相变存储器电路结构，特别涉及一种能抑制位线间漏电流的相变存储器电路。

背景技术

相变存储器技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材的研究热点也就围绕其器件工艺展开：器件的物理机制研究包括如何减小器件料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：对于擦操作（RESET），是加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；对于写操作（SET），是施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；对于读操作，是加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。

相变存储器的单元结构主要有1T1R和1D1R两种。1D1R由于具有更高的集成密度而受到广泛的关注。图1为1D1R相变存储器单元结构示意图，即连接在一位线BL和一字线WL上的一个相变存储单元包括相变电阻R和二极管。这种结构的相变存储单元所构成的相变存储器中，相邻的相变存储单元之间会形成寄生的PNP三极管，如图2所示，当选中中间的相变存储单元加载电流I进行操作时，在其相邻的两个相变存储单元会因为寄生的PNP三极管的存在而形成漏电流I_leak。经过研究发现，正是由于这个寄生的PNP三极管的存在，使得当选中一个相变存储单元进行操作时，相邻的相变存储单元会有1%左右的漏电流存在。由于相变电阻对电流和电压极为敏感，这些漏电流会对相邻未被选中的单元造成数据破坏，从而降低了相变存储器的可靠性。

因此，如何有效抑制位线间的漏电流，实已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种能抑制位线间漏电流的相变存储器电路。

为了达到上述目的及其他目的，本发明提供的能抑制位线间漏电流的相变存储器电路，其包括：多条字线和多条位线；由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；以及多个控制单元，其数目和位线数目相同，各控制单元的输入端分别连接一条位线，各输出端分别连接在相应位线上的各相变存储单元的相变电阻和选通管的公共连接点，分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻。

较佳的，控制单元可以包括：连接在公共连接点和低电位之间的受控开关管；以及用于将位线电流信号转换为控制所述受控开关管开闭的控制信号的转换电路。其中，所述开关管可以是NMOS管或PMOS管等；所述转换电路可以包括：将位线电流转换为电压的电阻网络和连接在所述电阻网络输出端且输出信号作为控制信号的反相器。

综上所述，本发明的能抑制位线间漏电流的相变存储器电路通过在每一位线设置一控制单元来控制相应位线上的各相变存储单元，以使位线上未被选中的相变存储单元的相变电阻上无漏电流流过，由此来提高相变存储器的可靠性。

附图说明

图1为现有1D1R型相变存储单元结构示意图。

图2为现有由1D1R型相变存储单元构成的相变存储器存在漏电流的示意图。

图3为本发明的能抑制位线间漏电流的相变存储器电路示意图。

图4为本发明的能抑制位线间漏电流的相变存储器电路所采用的控制单元结构示意图。

具体实施方式

请参阅图3，本发明的能抑制位线间漏电流的相变存储器电路包括：多条字线和多条位线、存储阵列、以及多个控制单元等。

如图3所示，图中仅示出3条位线（即BL0、BL1、BL2）和2条字线（即WL0和WL1），此并非是对位线和字线数目的限定，只是为了更好的说明本发明的方案，事实上，相变存储器所包含的字线和位线的数目可以视实际需要而定。

所述存储阵列由多个各自连接在一条位线和一条字线上的相变存储单元形成，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管。在本实施例中，由于仅示出了3条位线和2条字线，故图2中相应也就示出了6个相变存储单元，即连接在字线WL0和位线BL0上的相变存储单元、连接在字线WL1和位线BL0上的相变存储单元、连接在字线WL0和位线BL1上的相变存储单元、连接在字线WL1和位线BL1上的相变存储单元、连接在字线WL0和位线BL2上的相变存储单元、连接在字线WL1和位线BL2上的相变存储单元。各相变存储单元采用1D1R结构，即各自包含一相变电阻及作为选通管的二极管，其中，相变电阻的一端连接位线，而另一端连接二极管的正极，二极管的负极连接字线。

所述多个控制单元的数目和位线数目相同，在本实施例中，由于仅示出3条位线，故相应也就仅示出3个控制单元，即控制单元A0、A1和A2，其中，控制单元A0的输入端连接位线BL0，输出端SL0连接位线BL0上的各相变存储单元的相变电阻和二极管之间的公共连接点D00和D10，控制单元A1的输入端连接位线BL1，输出端SL1连接位线BL1上的各相变存储单元的相变电阻和二极管之间的公共连接点D01和D11，控制单元A2的输入端连接位线BL2，输出端SL2连接位线BL2上的各相变存储单元的相变电阻和二极管之间的公共连接点D02和D12，各控制单元分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻。

再请参见图4，其是控制单元A0的一种优选电路结构示意图。如图所示，控制单元可包括：连接在公共连接点和低电位之间的受控开关管Tr1；以及用于将位线BL0电流信号转换为控制所述受控开关管Tr1开闭的控制信号的转换电路。其中，所述受控开关管Tr1可以是NMOS管或PMOS管等。而所述转换电路可以包括：将位线BL0电流转换为电压的电阻网络和连接在所述电阻网络输出端且输出信号作为控制信号的反相器INV1等。在本实施例中，所述电阻网络包括连接在位线BL0和地电位之间的两串联电阻R1和R2，其中，电阻R1和R2的公共连接点与所述反相器INV1相连，且电阻R1的阻值远小于电阻R2的阻值，所述受控开关管Tr1采用NMOS管，其栅极连接反相器INV1的输出端，漏极作为输出端SL0，源极接地。

上述控制单元A0的工作原理如下：

当位线BL0有电流时，电阻R1把电流转换成电压，由于电阻R1的阻值远小于电阻R2的阻值，电压降基本都落在电阻R2上，也即反相器INV1的输入端为高电平，NMOS晶体管Tr1的栅端为低电平。NMOS晶体管Tr1处于截止状态，因此，NMOS晶体管Tr1漏极SL0连接在公共连接点D00和D10，显然，公共连接点D00和D10的电位不会受到影响，相应的，连接在公共连接点D00和D10的各二极管和相变电阻处在正常状态，从而保证正常的读写。

而当位线BL0上没有电流通过时，反相器INV1的输入端为低电平，NMOS晶体管Tr1的栅端为高电平。NMOS晶体管Tr1处于导通状态，NMOS晶体管Tr1漏极SL0的电位接近源极电位，即地电位，由此，公共连接点D00和D10的电位被拉到低电平，这样就抑制了漏电流I_leak，使得未被选中相变存储单元的相变电阻上没有电流通过，从而保证了相变存储器的可靠性。

虽然上述仅仅描述了控制单元A0的结构和工作原理，但控制单元A1和A2都可以采用如控制单元A0同样的结构，故在此不再一一详述。

此外，本领域技术人员应该理解，上述实施例仅为了更好的说明本发明的技术方案，而非用于限定本发明，事实上，相变存储器所包含的字线和位线数目可根据实际情况来确定，例如，N条字线，M条位线，其中，N和M大于或等于1，相应的，相变存储器所包含的相变存储单元的数目为N*M个，包含的控制单元的数目为M个，每一控制单元控制一条位线上的所有相变存储单元，控制单元的结构也不以上述所示为限。

综上所述，本发明的能抑制位线间漏电流的相变存储器电路采用控制单元来强行拉低未被选中的相变存储单元中的相变电阻和二极管的公共连接点的电位，避免漏电流流经相变电阻，由此可有效提高了相变存储器的可靠性。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种能抑制位线间漏电流的相变存储器电路，其特征在于包括：

多条字线和多条位线；

由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；

多个控制单元，其数目和位线数目相同，每一控制单元的输入端连接一条位线、输出端连接在该位线上的各相变存储单元的相变电阻和选通管的公共连接点，用于当自身所连接的位线未被选中时，拉低自身所连接的位线上的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻。

2.如权利要求1所述的能抑制位线间漏电流的相变存储器电路，其特征在于：控制单元包括：连接在公共连接点和低电位之间的受控开关管；以及用于将位线电流信号转换为控制所述受控开关管开闭的控制信号的转换电路。

3.如权利要求2所述的能抑制位线间漏电流的相变存储器电路，其特征在于：所述开关管为NMOS管或PMOS管。

4.如权利要求2所述的能抑制位线间漏电流的相变存储器电路，其特征在于：所述转换电路包括：将位线电流转换为电压的电阻网络和连接在所述电阻网络输出端且输出信号作为控制信号的反相器。

5.如权利要求4所述的能抑制位线间漏电流的相变存储器电路，其特征在于：所述电阻网络包括连接在位线和地电位之间的两串联电阻，其中，两串联电阻的公共连接点与所述反相器相连，且与位线连接的电阻的阻值小于与地电位连接的电阻的阻值。

6.如权利要求1所述的能抑制位线间漏电流的相变存储器电路，其特征在于：所述选通管为二极管。