TW201346898A - 多位元磁性穿隧接面記憶體及形成其之方法 - Google Patents

多位元磁性穿隧接面記憶體及形成其之方法 Download PDF

Info

Publication number
TW201346898A
TW201346898A TW102102580A TW102102580A TW201346898A TW 201346898 A TW201346898 A TW 201346898A TW 102102580 A TW102102580 A TW 102102580A TW 102102580 A TW102102580 A TW 102102580A TW 201346898 A TW201346898 A TW 201346898A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
stt
islands
free magnetic
Prior art date
Application number
TW102102580A
Other languages
English (en)
Other versions
TWI524340B (zh
Inventor
wen-qing Wu
Sean Li
Xiaochun Zhu
Raghu Sagar Madala
Seung H Kang
Kendrick H Yuen
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201346898A publication Critical patent/TW201346898A/zh
Application granted granted Critical
Publication of TWI524340B publication Critical patent/TWI524340B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體包括：一單式固定磁性層；該單式固定磁性層上之一磁性障壁層；該磁性障壁層上之具有複數個自由磁性島狀物的一自由磁性層；及上覆於該自由磁性層之一頂蓋層。又揭示一種形成一STT-MTJ記憶體之方法。

Description

多位元磁性穿隧接面記憶體及形成其之方法
本發明係有關一種多位元磁性穿隧接面記憶體及一種形成其之方法，且更特定言之，係有關一種具有與單式固定磁性層相關聯之複數個自由磁性元件之多位元磁性穿隧接面記憶體及一種形成其之方法。
自旋力矩轉移(STT)磁性穿隧接面(MTJ)元件包含磁性狀態固定之固定磁性層，及磁性狀態係選擇性可逆之自由磁性層。固定層與自由層係由磁性障壁或接面層分離。藉由使電寫入電流通過STT-MTJ元件之層，STT-MTJ元件可在兩個互反的穩定磁化狀態一「平行」(P)及「反平行」(AP)之間切換。若寫入電流高於給定臨界點，則STT-MTJ將切換至由寫入電流之方向誘發之P或AP狀態。習知STT-MTJ記憶胞儲存一個位元，其中P及AP狀態中之一者被指派成表示第一二進位值(例如，「0」)，且另一者被指派成表示第二二進位值(例如，「1」)。可讀取經儲存二進位值，此係因為STT-MTJ元件在P狀態下具有比在AP狀態下之電阻低的電阻。
習知STT-MTJ記憶體使用寫入電路，寫入電路經設計以注入具有足夠高量值及足夠長持續時間之寫入電流以確保其將STT-MTJ元件切換至所要P/AP狀態。因此，STT-MTJ記憶體之習知設計原則為限於習 知記憶體(諸如，SRAM)之設計範式之「確定性」寫入，其中記憶體元件之切換係確定性的。
亦已知提供STT-MTJ記憶胞的叢集以形成可取決於多少STT-MTJ記憶胞處於平行狀態及多少STT-MTJ記憶胞處於反平行狀態而採取複數個不同狀態中之一者之記憶體元件。具有N個STT-MTJ記憶胞之叢集可採取2n個不同狀態中之任一者，且因此向量測電路呈現2n個不同電阻中之一者。此量測僅需要存取整個STT-MTJ叢集之輸入及輸出，而不需要存取或知曉個別STT-MTJ記憶胞中的任一者之狀態。
圖1展示包括N元件STT-MTJ叢集記憶胞102之電路100，N元件STT-MTJ叢集記憶胞102包含串聯地連接之N個STT-MTJ元件102-1、102-2…102-N。N元件STT-MTJ叢集記憶胞102在一末端102A處耦接至讀取/寫入電流(BL)線104且在其另一末端102B處經由啟用開關106而耦接至另一讀取/寫入電流(SL)線108。圖1亦包括N元件STT-MTJ叢集記憶胞150，N元件STT-MTJ叢集記憶胞150包含並聯地連接且經由啟用開關154而連接至SL線108的N個STT-MTJ元件152-1、152-2…152-N。應理解，BL線104及SL線108可延伸及耦接至複數個額外STT-MTJ叢集(未圖示)中的每一者。BL線104及SL線108根據習知n x m陣列可為STT-MTJ記憶體位元線及源極線。同樣地，啟用開關106根據習知n x m陣列可為STT-MTJ記憶體字啟用開關。亦應理解，BL線104、SL線108及啟用開關可分別不同於習知位元線、源極線及字電晶體。
受到機率性程式化(PPG)控制器單元112控制之機率性程式化電流(PGC)源110耦接至BL線104及SL線108。N+1位準電壓偵測器114可具有經由讀取啟用開關116耦接至BL線104之感測輸入114A，及耦接至M位元至N+1位準轉換器118之感測輸入114B。M位元資料至N+1位準轉換器118可將M位元資料轉換成N+1位準的目標電阻電壓信號。N+1 位準轉換器118可將比較信號提供至PPG控制器112。應理解，N+1位準電壓偵測器114可包括讀取電流源(未被明確地展示)以經由BL線104將讀取電流注入通過N元件STT-MTJ叢集記憶胞102。
在操作中，PPG控制器112導致PGC電流源110將電流施加至SL線108，且啟用開關106經啟動以將此電流施加至N元件STT-MTJ叢集記憶胞102。電流位準及持續時間經選擇成使得在每一次施加電流時，存在基於電流之方向將N個STT-MTJ元件102-1至102-N中之一者之狀態自第一狀態切換至第二狀態之預定機會。在施加電流之後，N+1位準電壓偵測器114量測N元件STT-MTJ叢集記憶胞102之電阻以判定多少STT-MTJ記憶胞處於所要狀態，且在所需方向上施加電流直至獲得該N元件STT-MTJ叢集記憶胞102之所要電阻位準為止。以此方式，N元件STT-MTJ叢集記憶胞102可表示2n個資訊位元。N元件STT-MTJ叢集記憶胞150可以類似方式受到控制且用以儲存多個資料位元。
如上文所論述之STT-MTJ記憶胞叢集可用以在給定區域中提供多位元儲存。需要在維持前述功能性的同時增加STT-MTJ叢集中之STT-MTJ元件之密度。
例示性實施例包括一種自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體，其具有：一第一單式固定磁性層；該第一單式固定磁性層上之一第一磁性障壁層；該第一磁性障壁層上之包含第一複數個自由磁性島狀物的一第一自由磁性層；及上覆於該第一自由磁性層之一頂蓋層。
另一實施例包含一種形成一STT-MTJ記憶體之方法，該方法包括：提供一第一單式固定磁性層；在該第一單式固定磁性層上形成一第一磁性障壁層；在該第一磁性障壁層上形成包含複數個自由磁性島狀物的一第一自由磁性層；及提供上覆於該第一自由磁性層之一頂蓋 層。
另外實施例包括一種STT-MTJ記憶體，其包括：一第一單式固定磁性層；該第一單式固定磁性層上之一第一磁性障壁層配置；該第一磁性障壁層配置上之包含第一複數個自由磁性島狀物的一第一自由磁性層配置；及上覆於該第一自由磁性層配置之一頂蓋層配置。
另一實施例包含一種形成一STT-MTJ記憶體之方法，該方法包括：用於提供一第一單式固定磁性層之一步驟；用於在該第一單式固定磁性層上形成一第一磁性障壁層之一步驟；用於在該第一磁性障壁層上形成包含複數個自由磁性島狀物的一第一自由磁性層之一步驟；及用於提供上覆於該第一自由磁性層之一頂蓋層之一步驟。
100‧‧‧電路
102‧‧‧N元件自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞
102-1‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
102-2‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
102A‧‧‧末端
102B‧‧‧末端
102-N‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
104‧‧‧讀取/寫入電流(BL)線
106‧‧‧啟用開關
108‧‧‧讀取/寫入電流(SL)線
110‧‧‧機率性程式化電流(PGC)源/機率性程式化電流(PGC)電流源
112‧‧‧機率性程式化(PPG)控制器單元
114‧‧‧N+1位準電壓偵測器
114A‧‧‧感測輸入
114B‧‧‧感測輸入
116‧‧‧讀取啟用開關
118‧‧‧M位元資料至N+1位準轉換器
150‧‧‧N元件自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞
152-1‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
152-2‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
152-N‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
154‧‧‧啟用開關
200‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞記憶體/自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞
202‧‧‧第一單式固定磁性層/第一磁化層
204‧‧‧第一反鐵磁性層
205‧‧‧第一方向
206‧‧‧第一磁性障壁層
208‧‧‧第一自由磁性層
210‧‧‧第一複數個自由磁性島狀物
211‧‧‧磁性穿隧接面
212‧‧‧第一複數個電磁絕緣材料區
214‧‧‧頂蓋層
216‧‧‧連接層
218‧‧‧第一線
220‧‧‧位元線/源極線
222‧‧‧第二線
224‧‧‧開關
226‧‧‧源極線/位元線
300‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞記憶體
302‧‧‧第二固定磁性層/第二固定磁化層
304‧‧‧第二磁性障壁層
306‧‧‧反鐵磁性層
310‧‧‧方向
324‧‧‧開關
400‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞記憶體
402‧‧‧第三固定磁性層/第三磁化層
404‧‧‧第二自由磁性層
406‧‧‧第二複數個自由磁性島狀物
408‧‧‧第二電磁絕緣材料區
410‧‧‧第三磁性障壁層
412‧‧‧第四磁性障壁層
414‧‧‧方向
416‧‧‧方向
424‧‧‧開關
500‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞記憶體
502‧‧‧第四固定磁性層/第四固定磁化層
504‧‧‧第三自由磁性層
506‧‧‧第三複數個自由磁性島狀物
508‧‧‧第三複數個電磁絕緣材料區
510‧‧‧第五磁性障壁層
512‧‧‧第六磁性障壁層
514‧‧‧磁化方向
516‧‧‧磁化方向
518‧‧‧磁化方向
524‧‧‧開關
600‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞記憶體/叢集記憶胞
602‧‧‧第一磁性障壁層
604‧‧‧個別障壁層島狀物/磁性障壁島狀物
606‧‧‧電磁絕緣材料區
624‧‧‧開關
700‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)記憶體或叢集記憶胞
702‧‧‧頂蓋層
704‧‧‧頂蓋層島狀物
708‧‧‧電磁隔離材料區
724‧‧‧開關
呈現隨附圖式以輔助描述本發明之實施例，且提供隨附圖式僅僅用於說明該等實施例且不欲對其進行限制。
圖1為說明機率性程式化電路中之第一及第二習知STT-MTJ叢集記憶胞記憶體配置的電路圖。
圖2為根據第一實施例之STT-MTJ叢集記憶胞記憶體的示意性說明。
圖3為根據第二實施例之STT-MTJ叢集記憶胞記憶體的示意性說明。
圖4為根據第三實施例之STT-MTJ叢集記憶胞記憶體的示意性說明。
圖5為根據第四實施例之STT-MTJ叢集記憶胞記憶體的示意性說明。
圖6為根據第五實施例之STT-MTJ叢集記憶胞記憶體的示意性說明。
圖7為根據第六實施例之STT-MTJ叢集記憶胞記憶體的示意性說 明。
圖8為說明根據一實施例之方法的流程圖。
本發明之態樣揭示於以下描述以及關於本發明之特定實施例之相關圖式中。可在不脫離本發明之範疇的情況下設計替代實施例。另外，將不詳細描述本發明之熟知元件或將省略本發明之熟知元件以免混淆本發明之相關細節。
詞語「例示性」在本文用以意謂「充當一實例、例子或說明」。本文被描述為「例示性」之任何實施例未必被解釋為比其他實施例較佳或有利。同樣地，術語「本發明之實施例」不要求本發明之所有實施例皆包括所論述特徵、優點或操作模式。
本文所使用之術語係僅出於描述特定實施例之目的，且不意欲限制本發明之實施例。如本文所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有明確指示。應進一步理解，術語「包含」及/或「包括」在於本文中使用時指定所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
另外，按照待由(例如)計算器件之元件執行之動作序列描述了許多實施例。應認識到，可藉由特定電路(例如，特殊應用積體電路(ASIC))、藉由正由一或多個處理器執行之程式指令或藉由兩者之組合來執行本文所描述之各種動作。另外，可認為本文所描述之此等動作序列完全體現於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體中儲存有在執行時將使關聯處理器執行本文所描述之功能性的對應電腦指令集。因此，本發明之各種態樣可以數個不同形式來體現，已預期所有該等形式皆在所主張標的物之範疇內。另外，對於本文所描述之實施例中的每一者，任何此等實施例之對應形式可在本文被描 述為例如「經組態以執行所描述動作之邏輯」。
現在參看圖2，說明STT-MTJ叢集記憶胞記憶體200，其包括由單式磁性材料層形成之第一單式固定磁性層202，及第一反鐵磁性層204，第一單式固定磁性層202形成於該第一反鐵磁性層204上。如本文所使用，「單式」意謂諸如第一單式固定磁性層202之層實質上及/或拓撲地連續，且經組態成由如下文所論述之複數個個別自由磁性區共用。第一單式固定磁性層202之磁性方向固定於由箭頭205指示之第一方向上或固定向右，如圖2所示。
有時被稱作「接面層」的包含單式材料層之第一磁性障壁層206形成於第一單式固定磁性層202上，且第一自由磁性層208形成於第一磁性障壁層206上。第一自由磁性層208包含第一複數個個別自由磁性島狀物210，第一複數個個別自由磁性島狀物210中的每一者係與第一磁性障壁層206接觸，但彼此被第一電磁絕緣材料區212分離。第一磁性障壁層206係實質上均質的，且其性質在第一自由磁性島狀物210之下之區中及在第一複數個電磁絕緣材料區212下方之區中實質上類似。
第一複數個自由磁性島狀物210中的每一者在第一單式固定磁性層202上方具有佔據面積，且與第一磁性障壁層206之在第一複數個自由磁性島狀物210中的每一者與其下方之第一單式固定磁性層202之部分之間的區一起形成磁性穿隧接面211。單一磁性穿隧接面211之大體位置係用圖2中之虛線輪廓予以說明；第一複數個自由磁性島狀物210中之剩餘自由磁性島狀物中的每一者為一類似的磁性穿隧接面211之部分。由此等層形成之磁性穿隧接面211因此共用共同固定磁性層(即，第一單式固定磁性層202)，及共同磁性障壁層(即，第一磁性障壁層206)。頂蓋層214形成於第一自由磁性層208上方，其與第一複數個自由磁性島狀物210及第一複數個電磁絕緣材料區212直接接觸。
圖2說明第一複數個自由磁性島狀物210中之六個自由磁性島狀物；然而，應理解，給定STT-MTJ叢集記憶胞記憶體中之第一複數個自由磁性島狀物210可包含更多或更少數目個自由磁性島狀物210，而不脫離本發明之範疇。此外，雖然第一複數個自由磁性島狀物210被說明為以單一直線配置，但此等自由磁性島狀物210可覆蓋第一磁性障壁層206之平面，且因此在第一磁性障壁層206之表面上方形成陣列或其他圖案。通常需要將個別自由磁性島狀物210製作成與現有製造條件所准許的一樣小且使其彼此的間隔與現有製造條件所准許的一樣近，同時維持適當間距以實質上防止由第一複數個自由磁性島狀物210形成之STT-MTJ彼此干擾。
上文所提及之第一反鐵磁性層204安裝於連接層216上，連接層216可(例如)由鉭形成，且第一線218電連接至連接層216及位元線/源極線220。第二線222將頂蓋層214連接至開關224，開關224又可被控制以可選擇性地將頂蓋層214連接至源極線/位元線226。與連接層216一樣，頂蓋層214可由鉭形成，或替代地，可包括鉭及其他材料(諸如，釕或氧化鎂)層，或可由氮化鉭或氮化鈦形成。位元線/源極線220及源極線/位元線226連接至大體上類似於圖1中所說明之電路的控制電路，且施加於頂蓋層214與連接層216之間的電流以上文所描述之方式機率性地改變STT-MTJ叢集記憶胞記憶體200中之STT-MTJ中之一或多者之狀態。
使用與多個自由磁性島狀物210相關聯之共同或共用固定磁性層有益地降低切換STT-MTJ所需之能量，且切換由第一複數個自由磁性島狀物210形成之所有磁性穿隧接面211所需之能量小於切換具有面積等於所有第一複數個自由磁性島狀物210之組合面積的自由層之STT-MTJ所需之能量。使用諸如第一單式固定磁性層202及第一磁性障壁層206之單式材料層亦提供了改良之良率且增加了對於此等層中的製 造缺陷之容許度。此外，第一單式固定磁性層202之大面積使得此層在磁性上比習知STT-MTJ中之個別固定磁性材料區穩定，且第一單式固定磁性層202之大小亦增加由此層形成之STT-MTJ之穿隧磁阻。
圖6說明STT-MTJ叢集記憶胞記憶體600，其類似於圖2之STT-MTJ叢集記憶胞200記憶體，但其中第一磁性障壁層602包含在第一複數個自由磁性島狀物210中的每一者下方之複數個個別障壁層島狀物604，且其中電磁絕緣材料區606自頂蓋層214延伸至第一單式固定磁性層202。頂蓋層214係由開關624連接至源極線/位元線226。叢集記憶胞600之效能與STT-MTJ叢集記憶胞記憶體200之效能相當，但在某些製造條件下，STT-MTJ叢集記憶胞記憶體600可比STT-MTJ叢集記憶胞記憶體200更容易製造。
圖7說明STT-MTJ記憶體或叢集記憶胞700，其類似於圖6之STT-MTJ叢集記憶胞記憶體600，且其包括包含複數個磁性障壁島狀物604之磁性障壁層602。另外，STT-MTJ叢集記憶胞700包括頂蓋層702，頂蓋層702被劃分成複數個頂蓋層島狀物704，頂蓋層島狀物704中的每一者係由開關724連接至源極線/位元線226。電磁隔離材料區708使鄰近的頂蓋層島狀物706、鄰近的自由磁性島狀物210及鄰近的磁性障壁島狀物604分離。此STT-MTJ叢集記憶胞記憶體700之效能可類似於STT-MTJ叢集記憶胞記憶體200及600之效能，但在一些條件下可較容易製造。
圖3說明根據另一實施例之STT-MTJ叢集記憶胞記憶體300，其中使用相同參考數字來識別為前述實施例所共有之元件。STT-MTJ叢集記憶胞記憶體300包括包含單式材料層之第二固定磁性層302，第二固定磁性層302與第一自由磁性層208相隔亦包含單式材料層之第二磁性障壁層304。第二反鐵磁性層306存在於第二固定磁性層302與頂蓋層214之間，其幫助將第二固定磁性層302之磁性定向維持在與第一單式 固定磁性層202之磁性定向相反的方向(如由箭頭310所指示)上(指向圖3之左側)。頂蓋層214係由開關324連接至源極線/位元線226。複數個自由磁性島狀物210之磁性狀態被機率性地程式化(如上文所描述)，且第二固定磁性層302及第二磁性障壁層304之存在有助於提供第一複數個自由磁性島狀物210之對稱讀取/寫入特性。此配置亦歸因於額外接面而改良穿隧磁阻且亦改良狀態密度。
圖4說明根據另一實施例之STT-MTJ叢集記憶胞記憶體400，其中使用相同參考數字來識別為前述實施例所共有之元件。除了上文結合圖3所描述之層以外，STT-MTJ叢集記憶胞記憶體400亦包括在第二磁性障壁層304與第二固定磁性層302之間的第三固定磁性層402，及在第二固定磁性層302與第三固定磁性層402之間的第二自由磁性層404。第二自由磁性層404包括由第二電磁絕緣材料區408分離之第二複數個自由磁性島狀物406。第三磁性障壁層410在第二固定磁性層302與第二自由磁性層404之間延伸，且第四磁性障壁層412在第二自由磁性層404與第三固定磁性層402之間延伸。固定磁性層之方向應交替，且因此在此實施例中，第一單式固定磁性層202之磁化方向繼續面向圖4之右側(如由箭頭205所說明)，第三固定磁性層402之磁化方向面向相反方向(如由箭頭414所展示)，且第二固定磁性層302之磁化方向在箭頭416之方向上面向右側。頂蓋層214係由開關424連接至源極線/位元線226。此配置提供具有可逆磁性狀態之第二位點層，且進一步改良STT-MTJ叢集記憶胞記憶體400之狀態密度。
圖5說明根據另一實施例之另一STT-MTJ叢集記憶胞記憶體500，其中使用相同參考數字來識別為前述實施例所共有之元件。叢集記憶胞500包括在第二自由磁性層404與第三磁性障壁層410之間的第四固定磁性層502及第三自由磁性層504，第三自由磁性層504包含由第三複數個電磁絕緣材料區508分離之第三複數個自由磁性島狀物506。第 五磁性障壁層510將第四固定磁性層502與第三自由磁性層504分離，且第六磁性障壁層512將第四固定磁性層502與第二自由磁性層404分離。第一至第四磁化層202、302、402及502之磁化方向交替，且第一磁化層202之磁化方向係由箭頭205說明(在圖5中向右)，第三磁化層302之磁化方向在圖5中向左(如由箭頭514所說明)，第四固定磁化層502之磁化方向係向右(如由箭頭516所說明)，且第二固定磁化層202之磁化方向係向左(如由箭頭518所說明)。頂蓋層214係由開關524連接至源極線/位元線226。此實施例之配置進一步改良了狀態密度。
前述實施例之STT-MTJ叢集記憶胞可用於各種領域及器件中，且可(例如)整合至一或多個半導體晶粒中。STT-MTJ叢集記憶胞亦可用於各種器件中，該等器件包括(而無限制)機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、通訊器件、個人數位助理(PDA)、固定位置資料單元，或電腦。
根據一實施例之方法包括提供第一單式固定磁性層之區塊800、在第一單式固定磁性層上形成第一磁性障壁層之區塊802、在第一磁性障壁層上形成包含複數個自由磁性島狀物之第一自由磁性層之區塊804，及提供上覆於第一自由磁性層之頂蓋層之區塊806。
熟習此項技術者應瞭解，可使用多種不同的技術及技藝中之任一者來表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁粒子、光學場或光學粒子或其任何組合來表示可貫穿以上描述而提及之資料、指令、命令、資訊、信號、位元、符號及碼片。
另外，熟習此項技術者應瞭解，結合本文所揭示之實施例而描述之各種說明性邏輯區塊、模組、電路及演算法步驟可經實施為電子硬體、電腦軟體或兩者之組合。為了清楚地說明硬體與軟體之此可互換性，各種說明性組件、區塊、模組、電路及步驟已在上文大體按其功能性予以描述。此功能性是實施為硬體或是軟體端視特定應用及強 加於整個系統上之設計約束而定。熟習此項技術者可針對每一特定應用以變化之方式來實施所描述之功能性，但此等實施決策不應被解釋為造成脫離本發明之範疇。
結合本文所揭示之實施例而描述的方法、序列及/或演算法可直接體現於硬體、由處理器執行之軟體模組或兩者之組合中。軟體模組可駐存於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM，或此項技術中已知之任何其他形式的儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可與處理器成一體。
雖然前述揭示內容展示本發明之說明性實施例，但應注意，可在不脫離如由附加申請專利範圍界定之本發明之範疇的情況下在本文中進行各種改變及修改。無需以任何特定次序執行根據本文中所描述之本發明之實施例的方法請求項的功能、步驟及/或動作。此外，儘管本發明之元件可以單數形式來描述或主張，但除非明確陳述了限於單數形式，否則亦預期複數形式。
100‧‧‧電路
102‧‧‧N元件自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞
102-1‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
102-2‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
102A‧‧‧末端
102B‧‧‧末端
102-N‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
104‧‧‧讀取/寫入電流(BL)線
106‧‧‧啟用開關
108‧‧‧讀取/寫入電流(SL)線
110‧‧‧機率性程式化電流(PGC)源/機率性程式化電流(PGC)電流源
112‧‧‧機率性程式化(PPG)控制器單元
114‧‧‧N+1位準電壓偵測器
114A‧‧‧感測輸入
114B‧‧‧感測輸入
116‧‧‧讀取啟用開關
118‧‧‧M位元資料至N+1位準轉換器
150‧‧‧N元件自旋力矩轉移(STT)-磁性穿隧接面(MTJ)叢集記憶胞
152-1‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
152-2‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
152-N‧‧‧自旋力矩轉移(STT)-磁性穿隧接面(MTJ)元件
154‧‧‧啟用開關

Claims (57)

  1. 一種自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體，其包含：一第一單式固定磁性層；該第一單式固定磁性層上之一第一磁性障壁層；該第一磁性障壁層上之包含第一複數個自由磁性島狀物的一第一自由磁性層；及上覆於該第一自由磁性層之一頂蓋層。
  2. 如請求項1之STT-MTJ記憶體，其中該頂蓋層係直接連接至該第一複數個自由磁性島狀物。
  3. 如請求項1之STT-MTJ記憶體，其中該頂蓋層包含與該第一自由磁性層之該第一複數個自由磁性島狀物相關聯的複數個個別頂蓋層島狀物。
  4. 如請求項1之STT-MTJ記憶體，其中該第一磁性障壁層係均質的。
  5. 如請求項1之STT-MTJ記憶體，其中該第一磁性障壁層包含第一複數個個別磁性障壁島狀物，該第一複數個個別磁性障壁島狀物中的每一者係與該第一複數個自由磁性島狀物中之至少一者相關聯。
  6. 如請求項1之STT-MTJ記憶體，其中該第一磁性障壁層包含由一電磁隔離器材料分離之第一複數個個別磁性障壁島狀物，且其中該第一複數個自由磁性島狀物中的每一者在該第一單式固定磁性層上方具有一佔據面積，且其中該第一複數個個別磁性障壁島狀物中的每一者具有實質上該佔據面積且位於該第一複數個自由磁性島狀物中之一者與該第一單式固定磁性層之間。
  7. 如請求項1之STT-MTJ記憶體，其包括在該第一單式固定磁性層 之與該第一磁性障壁層相反的一側上之鄰近於該第一單式固定磁性層的一第一反鐵磁性層。
  8. 如請求項7之STT-MTJ記憶體，其包括鄰近於該第一反鐵磁性層且電連接至一第一線的一連接層，且該STT-MTJ記憶體包括電連接至該頂蓋層之一第二線。
  9. 如請求項1之STT-MTJ記憶體，其包括在該頂蓋層與該第一自由磁性層之間的一第二單式固定磁性層，及在該第二單式固定磁性層與該第一自由磁性層之間的一第二磁性障壁層。
  10. 如請求項9之STT-MTJ記憶體，其中該第二磁性障壁層係在該第一複數個自由磁性島狀物之與該第一磁性障壁層相反的一側上連接至該第一複數個自由磁性島狀物。
  11. 如請求項9之STT-MTJ記憶體，其包括在該第二單式固定磁性層與該頂蓋層之間的一第二反鐵磁性層。
  12. 如請求項9之STT-MTJ記憶體，其包括在該第二單式固定磁性層與該第一單式固定磁性層之間的至少一額外單式固定磁性層，及包含至少額外複數個自由磁性島狀物之至少一額外自由磁性層。
  13. 如請求項9之STT-MTJ記憶體，其包括在該第二磁性障壁層與該第一自由磁性層之間的包含第二複數個自由磁性島狀物之一第二自由磁性層。
  14. 如請求項13之STT-MTJ，其包括在該第一自由磁性層與該第二自由磁性層之間的一第三單式固定磁性層、在該第三單式固定磁性層與該第二自由磁性層之間的一第三磁性障壁層，及在該第三單式固定磁性層與該第一自由磁性層之間的一第四磁性障壁層。
  15. 如請求項1之STT-MTJ記憶體，其整合至至少一半導體晶粒中。
  16. 如請求項1之STT-MTJ記憶體，其整合至一器件中，該器件選自由一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通訊器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦組成之群組。
  17. 一種形成一自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體之方法，其包含：提供一第一單式固定磁性層；在該第一單式固定磁性層上形成一第一磁性障壁層；在該第一磁性障壁層上形成包含複數個自由磁性島狀物的一第一自由磁性層；及提供上覆於該第一自由磁性層之一頂蓋層。
  18. 如請求項17之方法，其包括將該頂蓋層直接連接至該複數個自由磁性島狀物。
  19. 如請求項17之方法，其中提供一頂蓋層包含在該複數個自由磁性島狀物中的每一者上提供一頂蓋層島狀物。
  20. 如請求項17之方法，其包括在該第一磁性障壁層中形成複數個磁性障壁島狀物，且將一電磁隔離器材料提供於該複數個磁性障壁島狀物之間的該第一磁性障壁層中。
  21. 如請求項17之方法，其包括在該第一單式固定磁性層之與該第一磁性障壁層相反的一側上提供鄰近於該第一單式固定磁性層的一第一反鐵磁性層。
  22. 如請求項21之方法，其包括提供鄰近於該第一反鐵磁性層之一連接層，將一第一線電連接至該連接層，且將一第二線電連接至該頂蓋層。
  23. 如請求項17之方法，其包括在該頂蓋層與該第一自由磁性層之間提供一第二單式固定磁性層，及在該第二單式固定磁性層與 該第一自由磁性層之間提供一第二磁性障壁層。
  24. 如請求項23之方法，其包括在該第一複數個自由磁性島狀物之與該第一磁性障壁層相反的一側上將該第二磁性障壁層直接連接至該第一複數個自由磁性島狀物。
  25. 如請求項23之方法，其包括在該第二單式固定磁性層與該頂蓋層之間提供一第二反鐵磁性層。
  26. 如請求項23之方法，其包括在該第二單式固定磁性層與該第一單式固定磁性層之間提供至少一額外單式固定磁性層，及提供包含至少額外複數個自由磁性島狀物之至少一額外自由磁性層。
  27. 如請求項23之方法，其包括在該第二磁性障壁層與該第一自由磁性層之間提供包含第二複數個自由磁性島狀物之一第二自由磁性層。
  28. 如請求項27之方法，其包括在該第一自由磁性層與該第二自由磁性層之間提供一第三單式固定磁性層，在該第三單式固定磁性層與該第二自由磁性層之間提供一第三磁性障壁層，及在該第三單式固定磁性層與該第一自由磁性層之間提供一第四磁性障壁層。
  29. 如請求項17之方法，其包括將該STT-MTJ記憶體整合至至少一半導體晶粒中。
  30. 如請求項17之方法，其包括將該STT-MTJ記憶體整合至一器件中，該器件選自由一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通訊器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦組成之群組。
  31. 一種自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體，其包含：一第一單式固定磁性層； 該第一單式固定磁性層上之一第一磁性障壁層構件；該第一磁性障壁層構件上之包含第一複數個自由磁性島狀物的一第一自由磁性層構件；及上覆於該第一自由磁性層構件之一頂蓋層構件。
  32. 如請求項31之STT-MTJ記憶體，其中該頂蓋層構件直接連接至該第一複數個自由磁性島狀物。
  33. 如請求項31之STT-MTJ記憶體，其中該頂蓋層構件包含與該第一自由磁性層構件之該第一複數個自由磁性島狀物相關聯的複數個個別頂蓋層島狀物。
  34. 如請求項31之STT-MTJ記憶體，其中該第一磁性障壁層構件包含第一複數個個別磁性障壁島狀物，該第一複數個個別磁性障壁島狀物中的每一者係與該第一複數個自由磁性島狀物中之至少一者相關聯。
  35. 如請求項31之STT-MTJ記憶體，其中該第一磁性障壁層構件包含由一電磁隔離器材料分離之第一複數個個別磁性障壁島狀物，且其中該第一複數個自由磁性島狀物中的每一者在該第一單式固定磁性層上方具有一佔據面積，且其中該第一複數個個別磁性障壁島狀物中的每一者具有實質上該佔據面積且位於該第一複數個自由磁性島狀物中之一者與該第一單式固定磁性層之間。
  36. 如請求項31之STT-MTJ記憶體，其包括在該第一單式固定磁性層之與該第一磁性障壁層構件相反的一側上之鄰近於該第一單式固定磁性層的一第一反鐵磁性層。
  37. 如請求項31之STT-MTJ記憶體，其包括在該頂蓋層構件與該第一自由磁性層構件之間的一第二單式固定磁性層構件，及在該第二單式固定磁性層與該第一自由磁性層構件之間的一第二磁性 障壁層構件。
  38. 如請求項37之STT-MTJ記憶體，其包括在該第二單式固定磁性層構件與該第一單式固定磁性層之間的至少一額外單式固定磁性層，及包含至少額外複數個自由磁性島狀物之至少一額外自由磁性層構件。
  39. 如請求項37之STT-MTJ記憶體，其中該第二磁性障壁層構件在該第一複數個自由磁性島狀物之與該第一磁性障壁層構件相反的一側上連接至該第一複數個自由磁性島狀物。
  40. 如請求項39之STT-MTJ記憶體，其包括在該第二磁性障壁層構件與該第一自由磁性層構件之間的包含第二複數個自由磁性島狀物之一第二自由磁性層構件。
  41. 如請求項40之STT-MTJ，其包括在該第一自由磁性層構件與該第二自由磁性層構件之間的一第三單式固定磁性層、在該第三單式固定磁性層與該第二自由磁性層構件之間的一第三磁性障壁層構件，及在該第三單式固定磁性層與該第一自由磁性層構件之間的一第四磁性障壁層構件。
  42. 如請求項31之STT-MTJ記憶體，其整合至至少一半導體晶粒中。
  43. 如請求項31之STT-MTJ記憶體，其整合至一器件中，該器件選自由一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通訊器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦組成之群組。
  44. 一種形成一自旋力矩轉移(STT)磁性穿隧接面(MTJ)記憶體之方法，其包含：一用於提供一第一單式固定磁性層之步驟；一用於在該第一單式固定磁性層上形成一第一磁性障壁層之步驟； 一用於在該第一磁性障壁層上形成包含複數個自由磁性島狀物的一第一自由磁性層之步驟；及一用於提供上覆於該第一自由磁性層之一頂蓋層之步驟。
  45. 如請求項44之方法，其包括一用於將該頂蓋層直接連接至該第一複數個自由磁性島狀物之步驟。
  46. 如請求項44之方法，其中該用於提供一頂蓋層之步驟包含一用於在該第一複數個自由磁性島狀物中的每一者上提供一頂蓋層島狀物之步驟。
  47. 如請求項44之方法，其包括一用於在該第一磁性障壁層中形成複數個磁性障壁島狀物及將一電磁隔離器材料提供於該複數個磁性障壁島狀物之間的該第一磁性障壁層中之步驟。
  48. 如請求項44之方法，其包括一用於在該第一單式固定磁性層之與該第一磁性障壁層相反的一側上提供鄰近於該第一單式固定磁性層的一第一反鐵磁性層之步驟。
  49. 如請求項44之方法，其包括一用於提供鄰近於該第一反鐵磁性層之一連接層、將一第一線電連接至該連接層且將一第二線電連接至該頂蓋層之步驟。
  50. 如請求項44之方法，其包括一用於在該頂蓋層與該第一自由磁性層之間提供一第二單式固定磁性層之步驟，及一用於在該第二單式固定磁性層與該第一自由磁性層之間提供一第二磁性障壁層之步驟。
  51. 如請求項50之方法，其包括一用於在該第二單式固定磁性層與該第一單式固定磁性層之間提供至少一額外單式固定磁性層之步驟，及一用於提供包含至少額外複數個自由磁性島狀物之至少一額外自由磁性層之步驟。
  52. 如請求項50之方法，其包括一用於在該第一複數個自由磁性島 狀物之與該第一磁性障壁層相反的一側上將該第二磁性障壁層直接連接至該第一複數個自由磁性島狀物之步驟。
  53. 如請求項50之方法，其包括一用於在該第二單式固定磁性層與該頂蓋層之間提供一第二反鐵磁性層之步驟。
  54. 如請求項50之方法，其包括一用於在該第二磁性障壁層與該第一自由磁性層之間提供包含第二複數個自由磁性島狀物之一第二自由磁性層的步驟。
  55. 如請求項54之方法，其包括一用於在該第一自由磁性層與該第二自由磁性層之間提供一第三單式固定磁性層之步驟、一用於在該第三單式固定磁性層與該第二自由磁性層之間提供一第三磁性障壁層之步驟，及一用於在該第三單式固定磁性層與該第一自由磁性層之間提供一第四磁性障壁層之步驟。
  56. 如請求項44之方法，其包括一用於將該STT-MTJ記憶體整合至至少一半導體晶粒中之步驟。
  57. 如請求項44之方法，其包括一用於將該STT-MTJ記憶體整合至一選自由一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通訊器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦組成之群組的器件中之步驟。
TW102102580A 2012-01-23 2013-01-23 多位元磁性穿隧接面記憶體及形成其之方法 TWI524340B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/356,530 US20130187247A1 (en) 2012-01-23 2012-01-23 Multi-bit magnetic tunnel junction memory and method of forming same

Publications (2)

Publication Number Publication Date
TW201346898A true TW201346898A (zh) 2013-11-16
TWI524340B TWI524340B (zh) 2016-03-01

Family

ID=47750028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102580A TWI524340B (zh) 2012-01-23 2013-01-23 多位元磁性穿隧接面記憶體及形成其之方法

Country Status (7)

Country Link
US (1) US20130187247A1 (zh)
EP (1) EP2807648B1 (zh)
JP (1) JP2015505643A (zh)
KR (1) KR20140120920A (zh)
CN (1) CN104067344A (zh)
TW (1) TWI524340B (zh)
WO (1) WO2013112615A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
JP6484940B2 (ja) * 2014-07-15 2019-03-20 株式会社リコー 磁気抵抗素子、磁気センサ及び電流センサ
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9979401B2 (en) * 2016-07-19 2018-05-22 Georgia Tech Research Corporation Magnetoelectric computational devices
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
WO2019005076A1 (en) * 2017-06-29 2019-01-03 Intel Corporation MAGNETIC JUNCTION DEVICES WITH TUNNEL EFFECT COMPRISING A CARBON-DOPED MAGNET LAYER
EP3506359A1 (en) 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US11069853B2 (en) * 2018-11-19 2021-07-20 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11711995B2 (en) 2020-10-09 2023-08-01 Deere & Company Machine control using a predictive map

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4389423B2 (ja) * 2001-12-21 2009-12-24 ソニー株式会社 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2006196613A (ja) * 2005-01-12 2006-07-27 Sony Corp 記憶素子及びその製造方法、メモリ
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4504273B2 (ja) * 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7652915B2 (en) * 2006-12-19 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. High density spin torque three dimensional (3D) memory arrays addressed with microwave current
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP5087067B2 (ja) * 2009-12-03 2012-11-28 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8625337B2 (en) * 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8878318B2 (en) * 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer

Also Published As

Publication number Publication date
WO2013112615A1 (en) 2013-08-01
KR20140120920A (ko) 2014-10-14
EP2807648A1 (en) 2014-12-03
JP2015505643A (ja) 2015-02-23
US20130187247A1 (en) 2013-07-25
EP2807648B1 (en) 2016-04-06
CN104067344A (zh) 2014-09-24
TWI524340B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI524340B (zh) 多位元磁性穿隧接面記憶體及形成其之方法
TWI602331B (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
US20150213867A1 (en) Multi-level cell designs for high density low power gshe-stt mram
US10331368B2 (en) MLC based magnetic random access memory used in CNN based digital IC for AI
US20090323404A1 (en) Write Operation for Spin Transfer Torque Magnetoresistive Random Access Memory with Reduced Bit Cell Size
US9378793B2 (en) Integrated MRAM module
JP2012119683A (ja) マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
JP2015525426A (ja) ジョセフソン磁気メモリセルシステム
CN103858169A (zh) 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
US10522739B2 (en) Perpendicular magnetic memory with reduced switching current
US20140022838A1 (en) Magnentic resistance memory apparatus having multi levels and method of driving the same
CN100370554C (zh) 磁性随机存取存储器参考中点电流发生器
JP5152672B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US9111855B2 (en) Shift register memory and driving method thereof
JP5439567B1 (ja) 半導体装置
JP5504847B2 (ja) スピン注入型磁気ランダムアクセスメモリ
JP2004532508A (ja) 磁気抵抗メモリ（ｍｒａｍ）
WO2023023878A1 (zh) 一种磁性随机存储器及电子设备
CN113451505B (zh) 磁性随机存储单元、存储器及设备
US11004898B2 (en) Method for manufacturing a magnetic tunnel junction device and device manufactured using such method
JP5140859B2 (ja) 半導体装置
TW202315181A (zh) 記憶裝置、記憶胞陣列、記憶胞陣列之製造方法、磁頭及電子機器
CN116844598A (zh) 一种具有多级缓存的处理器以及电子设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees