CN101965615B - 包含多个磁畴的磁性隧道结单元 - Google Patents

包含多个磁畴的磁性隧道结单元 Download PDF

Info

Publication number
CN101965615B
CN101965615B CN200980107087XA CN200980107087A CN101965615B CN 101965615 B CN101965615 B CN 101965615B CN 200980107087X A CN200980107087X A CN 200980107087XA CN 200980107087 A CN200980107087 A CN 200980107087A CN 101965615 B CN101965615 B CN 101965615B
Authority
CN
China
Prior art keywords
mtj
coupled
magnetic domain
sidewall
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980107087XA
Other languages
English (en)
Other versions
CN101965615A (zh
Inventor
李霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101965615A publication Critical patent/CN101965615A/zh
Application granted granted Critical
Publication of CN101965615B publication Critical patent/CN101965615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

在特定实施例中，揭示一种磁性隧道结(MTJ)结构(100)，其包含MTJ单元，所述MTJ单元具有大体上垂直于衬底(490)的表面延伸的多个侧壁(110、112、114)。所述多个侧壁中的每一者包含用以携载唯一磁畴的自由层(106)。所述唯一磁畴中的每一者适于存储数字值。

Description

包含多个磁畴的磁性隧道结单元
技术领域
本发明大体上涉及包含多个磁畴的磁性隧道结单元。
背景技术
一般来说，便携式计算装置和无线通信装置的广泛采用已增加了对高密度和低功率非易失性存储器的需求。随着工艺技术已改进，基于磁性隧道结(MTJ)装置制造磁阻随机存取存储器(MRAM)已变为可能。传统的自旋力矩隧道(STT)结装置通常形成为平坦的堆叠结构。此些装置通常具有具单一磁畴的二维磁性隧道结(MTJ)单元。MTJ单元通常包含固定磁性层、障壁层(即，隧穿氧化物层)和自由磁性层，其中一位值由自由磁性层和反铁磁性层中诱发的磁场表示。相对于由固定磁性层携载的固定磁场的方向的自由层的磁场的方向决定所述位值。
常规上，为了改善使用MTJ装置的数据密度，一种技术包含减小MTJ装置的大小以在较小区域中放置较多MTJ装置。然而，MTJ装置的大小受到制造技术的临界尺寸(CD)限制。另一技术涉及在单一MTJ装置中形成多个MTJ结构。举例来说，在一个实例中，形成第一MTJ结构，其包含第一固定层、第一隧道障壁和第一自由层。在第一MTJ结构上形成电介质材料层，且在电介质材料层的顶部上形成第二MTJ结构。此些结构增加了X-Y方向上的存储密度，同时增加了Z方向上的存储器阵列的大小。遗憾的是，此些结构每单元仅存储一个位，因此X-Y方向上的数据密度增加是以Z方向上的区域以及制造成本增加为代价。此外，此些结构增加了迹线布线复杂性。因此，需要在不增加每一MTJ单元的电路面积的情况下具有较大存储密度且可随着工艺技术而缩放的经改进的存储器装置。
发明内容
在特定实施例中，揭示一种磁性隧道结(MTJ)结构，其包含MTJ单元，所述MTJ单元具有大体上垂直于衬底的表面延伸的多个侧壁。所述多个侧壁中的每一者包含用以携载唯一磁畴的自由层。所述唯一磁畴中的每一者适于表示存储的数字值。
在另一特定实施例中，揭示一种磁性隧道结(MTJ)结构，其包含：MTJ单元，其具有多个侧壁。所述多个侧壁包含第一侧壁，所述第一侧壁具有用以携载第一磁畴以存储第一数据位的第一自由层，且包含第二侧壁，所述第二侧壁具有用以携载第二磁畴以存储第二数据位的第二自由层。
在再一特定实施例中，一种磁性随机存取存储器(MRAM)包含磁性隧道结(MTJ)单元阵列。所述MTJ单元中的每一者包含多个侧壁。所述多个侧壁中的每一者包含用以携载适于存储数字值的相应独立磁畴的自由层。
磁性隧道结(MTJ)装置的实施例提供的一个特定优点在于，多个数据位可存储在单一MTJ单元处。举例来说，单一MTJ单元可经配置以存储多达四个数据位，其可用以在每一MTJ单元中表示多达十六个逻辑状态。
提供的另一特定优点在于，多位MTJ单元可随着工艺技术而缩放，从而即使在MTJ单元大小减小时也允许每MTJ单元多个位。
提供的再一特定优点在于，MTJ单元可包含多个独立磁畴以存储数据位。在特定实施例中，MTJ单元可包含一个或一个以上侧壁(从衬底的平面表面垂直延伸)，其中所述一个或一个以上侧壁中的每一者携载唯一横向磁畴以存储数据位。另外，MTJ单元可包含底部壁，其包含水平磁畴以存储另一数据位。一般来说，MTJ单元可包含一个、两个或三个侧壁。在特定实例中，MTJ单元可包含四个侧壁和一底部壁。在一个侧壁的实例中，侧壁可位于任一侧上而无限制。在两个侧壁的实例中，侧壁可位于相对侧或邻近侧上。
提供的又一特定优点在于，MTJ单元可包含多个独立磁畴，其可在不改变存储在MTJ单元内的其它磁畴处的数据的情况下进行写入或读取。
在审阅整个申请案之后将明白本发明的其它方面、优点和特征，申请案包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是可用以存储多个数据位的磁性隧道结(MTJ)单元的特定说明性实施例的透视图；
图2是适于存储多个数据位的磁性隧道结单元的横截面图；
图3是包含适于存储多个数据位的磁性隧道结(MTJ)单元的存储器装置的特定说明性实施例的俯视图；
图4是沿着图3中的线4-4截取的图3的存储器装置的横截面图；
图5是沿着图3中的线5-5截取的图3的存储器装置的横截面图；
图6是包含适于存储多个数据位的磁性隧道结(MTJ)单元的存储器装置的第二特定说明性实施例的俯视图；
图7是沿着图6中的线7-7截取的图6的存储器装置的第二实施例的横截面图；
图8是沿着图6中的线8-8截取的图6的存储器装置的第二实施例的横截面图；
图9是包含适于存储多个位的磁性隧道结(MTJ)单元的存储器装置的第三特定说明性实施例的俯视图；
图10是沿着图9中的线10-10截取的图9的存储器装置的第三实施例的横截面图；
图11是沿着图9中的线11-11截取的图9的存储器装置的第三实施例的横截面图；
图12是包含适于存储多个位的磁性隧道结(MTJ)单元的存储器装置的第四特定说明性实施例的俯视图；
图13是沿着图12中的线13-13截取的图12的存储器装置的第四实施例的横截面图；
图14是沿着图12中的线14-14截取的图12的存储器装置的第四实施例的横截面图；
图15是适于存储多个数据位的磁性隧道结(MTJ)堆叠的自由层的俯视图，其中MTJ单元处于位零状态；
图16是磁性隧道结(MTJ)堆叠的层的特定说明性实施例的图，其说明写入零电流流动方向；
图17是沿着图15中的线17-17截取的图15的自由层的横截面图；
图18是沿着图15中的线18-18截取的图15的自由层的横截面图；
图19是适于存储多个数据位的磁性隧道结(MTJ)堆叠的自由层的俯视图，其中MTJ堆叠处于位一状态；
图20是磁性隧道结(MTJ)结构的层的特定说明性实施例的图，其说明写入一电流流动方向；
图21是沿着图19中的线21-21截取的图19的MTJ堆叠的横截面图；
图22是沿着图19中的线22-22截取的图19的MTJ堆叠的横截面图；
图23是展示MTJ单元的实施例的横截面图的图，所述MTJ单元耦合到双向开关以从MTJ单元读取数据和向MTJ单元写入数据；
图24是说明MTJ单元的第二实施例的横截面图的图，所述MTJ单元耦合到双向开关以从MTJ单元读取数据和向MTJ单元写入数据；
图25是展示MTJ单元的第三实施例的横截面图的图，其适于存储多个数据位且耦合到多个开关以从MTJ单元读取数据和向MTJ单元写入数据；
图26是展示MTJ单元的第四实施例的横截面图的图，其适于存储多个数据位且耦合到多个开关以从MTJ单元读取数据和向MTJ单元写入数据；
图27是展示MTJ单元的第五实施例的横截面图的图，其适于存储多个数据位且耦合到多个开关以从MTJ单元读取数据和向MTJ单元写入数据；
图28到29说明制造适于存储多个数据位的磁性隧道结(MTJ)装置的方法的特定实施例的流程图；
图30是操作适于存储多个数据位的MTJ装置的方法的特定说明性实施例的流程图；以及
图31是包含存储器装置的无线通信装置的框图，所述存储器装置包含多个磁性隧道结(MTJ)单元。
具体实施方式
图1是可用以存储多个数据位的磁性隧道结(MTJ)单元100的特定说明性实施例的透视图。MTJ单元100包含磁性隧道结(MTJ)堆叠，所述堆叠具有以大体上矩形形状布置的固定磁性层102、隧道结层104和自由磁性层106。具有第一侧壁部分110、第二侧壁部分112、第三侧壁部分114和底部壁部分116的电极层经由反铁磁性(AF)层(未图示)电气上且物理上耦合到固定磁性层102。中心电极108电气上且物理上耦合到自由层106。在特定实施例中，可将电压施加于中心电极108，且电流可从中心电极108流过自由层106，越过隧道结104，且穿过固定层102。电流可如箭头120、130、140和150指示而流动。
在特定说明性实施例中，自由层106可携载多个独立的磁畴，每一磁畴可由写入电流独立地配置，以相对于与固定层102相关联的固定磁场来定向自由层106内的磁场的方向以表示一数据值，例如位值。特定来说，当固定层102的磁场的方向(定向)和自由层106的磁场的方向对准时，表示位值“0”。相比而言，当自由层106的磁场的方向(定向)与固定层102的磁场的方向相反时，表示位值“1”。位“0”状态和位“1”状态可展现不同的电阻，且可通过检测电阻值或电流值来读取位状态。在特定实施例中，位“0”状态具有较低电阻。与邻近于侧壁110的自由层106相关联的磁场的方向可表示第一位值。与邻近于侧壁112的自由层106相关联的磁场的方向可表示第二位值。与邻近于侧壁114的自由层106相关联的磁场的方向可表示第三位值。与邻近于底部壁116的自由层106相关联的磁场的方向可表示第四位值。
在特定实施例中，磁畴表示携载具有同质磁性定向的磁场的磁性材料的物理区。两个磁畴之间的界面可称为畴壁。固定层102可具有多个固定磁畴和相关联的畴壁。固定层102的磁畴在磁性退火之后由反铁磁性层“钉扎”(即，在制造期间通过在磁性退火过程期间施加外部磁场而由AF层固定固定层磁性定向)。在特定实施例中，中心电极108与自由层106之间的额外层可增强MTJ性能。在特定实施例中，MTJ堆叠可包含额外层。举例来说，合成固定层或合成自由(SyF)层结构可分别包含两个固定层和一个间隔层或两个自由层和一个间隔层。双自旋过滤器(DSP)结构可包含两个反铁磁性层和钉扎层。在替代实施例中，MTJ膜堆叠层的序列可颠倒。
图2是适于存储多个数据值(例如多个位)的磁性隧道结(MTJ)单元200的横截面图。MTJ单元200包含底部电极层202、磁性隧道结(MTJ)堆叠204和顶部电极层206。MTJ堆叠204包含携载磁场的自由磁性层208，可通过在顶部电极206与底部电极202之间施加写入电流来编程所述磁场。MTJ堆叠204还包含隧道结障壁层210和固定磁性层212。反铁磁性(AF)层(未图示)可位于底部电极202与固定层212之间。在特定实施例中，MTJ结构可包含额外层(未图示)。举例来说，合成固定层或合成自由(SyF)层结构可分别包含两个固定层和一个间隔层或两个自由层和一个间隔层。双自旋过滤器(DSP)结构可包含两个反铁磁性层和钉扎层。另外，在替代实施例中，MTJ膜堆叠的序列也可颠倒。
固定层212一般经退火且可由反铁磁性(AF)层(未图示)钉扎以固定由固定层212携载的磁场的方向。隧道障壁210可为氧化物层(MgO，Al2O3等)，或适于在固定层212与自由层208之间提供隧道结或障壁的其它抗磁性层。自由层208由携载可编程(可写入)磁畴的铁磁性材料形成，所述磁畴可经更改以存储位值(即，“1”或“0”位值)。
在特定实施例中，MTJ堆叠204的自由层208可适于携载多个独立的磁畴。举例来说，第一侧壁214处的自由层208可存储第一位值。第二侧壁216处的自由层208可存储第二位值。底部壁218处的自由层208可存储第三位值。在侧壁214和216以及在底部壁218处自由层内的磁场的特定定向可部分地通过控制MTJ单元200的长度、宽度和深度尺寸来控制。一般来说，磁场在沿着MTJ单元200的壁的长度的纵向方向上定向。
图3是包含衬底302的存储器装置300的特定说明性实施例的俯视图，所述衬底302具有适于存储多个位的磁性隧道结(MTJ)单元304。衬底302包含磁性隧道结(MTJ)结构304，磁性隧道结(MTJ)结构304具有底部电极306、MTJ堆叠308和中心电极310。在特定实施例中，中心电极310可在MTJ堆叠308的侧壁334、336和338之间延伸，使得中心电极310的厚度大约为沟槽的宽度(b)或长度(a)中的较小者减去MTJ堆叠308的相对侧壁(例如，第二侧壁336和第三侧壁338)的宽度的差的一半。在特定实施例中，中心电极层的厚度可大于所述宽度和长度中的较小者减去所述相对侧壁的宽度的距离的一半。选择中心电极层的适当厚度可使得中心电极的顶部表面能够大体上平坦而无间隙或接缝。
MTJ结构304具有长度(a)和宽度(b)，其中长度(a)大于宽度(b)。衬底302包含耦合到中心电极310的第一中心通孔312和第二中心通孔314。衬底302还包含第一横向通孔316、第二横向通孔318、第三横向通孔320、第四横向通孔322和第五横向通孔324以进入MTJ结构304。衬底302还包含耦合到第一横向通孔316的第一迹线326、耦合到第一和第二中心通孔312和314的第二迹线328、耦合到第二和第三横向通孔318和320的第三迹线330，和耦合到第四和第五横向通孔322和324的第四迹线332。衬底302还包含用以移除一个侧壁的处理开口335。
MTJ堆叠308包含：固定磁性层，其可由反铁磁性(AF)层(未图示)钉扎且携载具有固定定向的固定磁畴；隧道障壁层；以及自由磁性层，其具有可经由写入电流改变或编程的磁畴。在特定实施例中，MTJ堆叠308的固定磁性层可包含一个或一个以上层。MTJ堆叠308包含用以携载自由层的第一部分中的第一磁畴344的第一侧壁334、用以携载自由层的第二部分中的第二磁畴346的第二侧壁336，以及用以携载自由层的第三部分中的第三磁畴348的第三侧壁338。第一、第二和第三磁畴344、346和348是独立的且适于表示数据值。在特定实施例中，第一磁畴344适于表示第一位值，第二磁畴346适于表示第二位值，且第三磁畴348适于表示第三位值。一般来说，磁畴344、346和348的定向由存储的位值决定。举例来说，“0”值由第一定向表示，而“1”值由第二定向表示。在特定实施例中，“0”值和“1”值可分别由与固定层的平行或反平行定向来表示。
图4是沿着图3中的线4-4截取的图3的电路装置300的横截面图400。图400说明衬底302，衬底302包含第一层间电介质层452、第一盖层454、第二层间电介质层456、第二盖层458、第三盖层460、第三层间电介质层462以及第四层间电介质层464。衬底302具有第一表面480和第二表面490。衬底302还包含MTJ结构304，MTJ结构304包含MTJ堆叠308。底部电极306和MTJ堆叠308安置于衬底302中的沟槽内。沟槽具有深度(d)。衬底302包含在第一表面480处安置且图案化的第一和第二迹线326和328。第一迹线326耦合到第一横向通孔316，第一横向通孔316从第一迹线326延伸到底部电极306的一部分。第二迹线328耦合到第一和第二中心通孔312和314，第一和第二中心通孔312和314从第二迹线328延伸到中心电极310。中心电极310耦合到MTJ堆叠308。衬底302还包含处理开口335，其可通过选择性地移除MTJ结构304的一部分且通过在处理开口335内沉积盖膜和层间电介质材料而形成。
在特定实施例中，MTJ堆叠308包含第一侧壁334，其携载自由层的第一部分中的第一磁畴344。第一磁畴344适于表示第一位值。MTJ堆叠308还包含底部壁470，底部壁470具有在自由层的底部部分中的底部磁畴472，底部磁畴472适于表示第四位值。可通过将电压施加于第二迹线328且通过比较第一迹线326处的电流与参考电流来从MTJ堆叠308读取位值。或者，可通过在第一与第二迹线326与328之间施加写入电流来将位值写入到MTJ堆叠308。在特定实施例中，图3中说明的MTJ堆叠308的长度(a)和宽度(b)大于沟槽深度(d)，且第一侧壁334携载的磁畴344在大体上平行于衬底302的第一表面480的方向上且在图3中说明的宽度(b)的方向上延伸。在图4的特定视图中，磁畴344垂直于页面视图而延伸(如箭头头部(“·”)指示从页面向外或如箭头尾部(“*”)指示进入页面内)。
图5是沿着图3中的线5-5截取的图3的电路装置300的横截面图500。图500包含衬底302，衬底302具有第一层间电介质层452、第一盖层454、第二层间电介质层456、第二盖层458、第三盖层460、第三层间电介质层462以及第四层间电介质层464。衬底302包含MTJ结构304，MTJ结构304具有底部电极306、MTJ堆叠308和中心电极310。衬底302包含第三迹线330，其耦合到第二横向通孔318，第二横向通孔318从第三迹线330延伸到底部电极306的第一部分。衬底302还包含第二迹线328，其耦合到中心通孔312，中心通孔312从第二迹线328延伸到中心电极310。衬底302进一步包含第四迹线332，第四迹线332耦合到第四横向通孔322，第四横向通孔322从第四迹线332延伸到底部电极306的第二部分。MTJ堆叠308包含用以携载自由层的第二部分中的第二磁畴346的第二侧壁336、用以携载自由层的第三部分中的第三磁畴348的第三侧壁338，和用以携载自由层的底部部分中的底部磁畴472的底部壁470。
在特定实施例中，MTJ堆叠308适于存储多达四个唯一数据值，例如四个唯一位值。第一位值可由第一磁畴344表示，第二位值可由第二磁畴346表示，第三位值可由第三磁畴348表示，且第四位值可由底部磁畴472表示。在另一特定实施例中，可包含第四侧壁以携载第四磁畴，其可表示第五位值。
图6是包含衬底602的存储器装置600的特定说明性实施例的俯视图，所述衬底602具有适于存储多个位的磁性隧道结(MTJ)单元604。衬底602包含磁性隧道结(MTJ)结构604，磁性隧道结(MTJ)结构604具有底部电极606、MTJ堆叠608和中心电极610。MTJ结构604具有长度(a)和宽度(b)，其中长度(a)大于宽度(b)。衬底602包含耦合到中心电极610的第一中心通孔612和第二中心通孔614。衬底602还包含第一横向通孔616、第二横向通孔618、第三横向通孔620、第四横向通孔622和第五横向通孔624以进入MTJ结构604。衬底602还包含耦合到第一横向通孔616的第一迹线626、耦合到第一和第二中心通孔612和614的第二迹线628、耦合到第二和第三横向通孔618和620的第三迹线630，和耦合到第四和第五横向通孔622和624的第四迹线632。衬底602还包含用以移除MTJ的侧壁的部分的处理开口635。
MTJ堆叠608包含：固定(由AF层(未图示)钉扎)磁性层，其携载具有固定定向的固定磁畴；隧道障壁层；以及自由磁性层，其具有可经由写入电流改变或编程的磁畴。在特定实施例中，MTJ堆叠608的固定磁性层可包含一个层或比图1和2中描述的层多的层。MTJ堆叠608包含用以携载自由层的第一部分中的第一磁畴644的第一侧壁634、用以携载自由层的第二部分中的第二磁畴646的第二侧壁636，以及用以携载自由层的第三部分中的第三磁畴648的第三侧壁638。第一、第二和第三磁畴644、646和648是独立的且适于存储数据值。在特定实施例中，第一磁畴644适于表示第一位值，第二磁畴646适于表示第二位值，且第三磁畴648适于表示第三位值。一般来说，磁畴644、646和648的定向由所存储的位值决定。举例来说，“0”值由第一定向表示，而“1”值由第二定向表示。在特定实施例中，“0”值和“1”值可分别由与固定层的平行或反平行定向来表示。
图7是沿着图6中的线7-7截取的图6的电路装置600的横截面图700。图700包含衬底602，衬底602具有第一层间电介质层750、第二层间电介质层752、第一盖层754、第三层间电介质层756、第二盖层758、第三盖层760、第四层间电介质层762以及第五层间电介质层764。衬底602具有第一表面780和第二表面790。衬底602还包含MTJ结构604，MTJ结构604包含MTJ堆叠608。底部电极606和MTJ堆叠608安置于衬底602中的沟槽内。沟槽具有深度(d)。
衬底602包含在第二表面790处安置且图案化的第一迹线626。第一迹线626耦合到第一横向通孔616，第一横向通孔616从第一迹线626延伸到底部电极606的一部分。衬底602还包含在第一表面780处安置且图案化的第二迹线628。第二迹线628耦合到第一中心通孔612和614，第一中心通孔612和614从第二迹线628延伸到中心电极610。中心电极610耦合到MTJ堆叠608。衬底602还包含处理开口635，其可通过选择性地移除MTJ结构604的一部分且通过在处理开口635内沉积盖膜和层间电介质材料而形成。
在特定实施例中，MTJ堆叠608包含第一侧壁634，第一侧壁634携载自由层的第一部分中的第一磁畴644。第一磁畴644适于表示第一位值。MTJ堆叠608还包含底部壁770，底部壁770具有在自由层的底部部分中的底部磁畴772，底部磁畴772适于表示第四位值。在特定实例中，可通过将电压施加于第二迹线628且通过比较第一迹线626处的电流与参考电流来从MTJ堆叠608读取位值。或者，可通过在第一与第二迹线626与628之间施加写入电流来将位值写入到MTJ堆叠608。在特定实施例中，图6中说明的MTJ堆叠608的长度(a)和宽度(b)大于沟槽深度(d)，且第一侧壁634携载的磁畴644在大体上平行于衬底602的第一表面780的方向上且在图6中说明的宽度(b)的方向上延伸。在图7的特定视图中，磁畴644垂直于页面视图而延伸(如箭头头部(“·”)指示从页面向外或如箭头尾部“*”指示进入页面内)。
图8是沿着图6中的线8-8截取的图6的电路装置600的横截面图800。图800包含衬底602，衬底602具有第一层间电介质层750、第二层间电介质层752、第一盖层754、第三层间电介质层756、第二盖层758、第三盖层760、第四层间电介质层762以及第五层间电介质层764。衬底602具有第一表面780和第二表面790。衬底602包含MTJ结构604，MTJ结构604具有底部电极606、MTJ堆叠608和中心电极610。衬底602包含在第二表面790处安置的第三迹线630。第三迹线630耦合到第二横向通孔618，第二横向通孔618从第三迹线630延伸到底部电极606的第一部分。衬底602还包含在第一表面780处的第二迹线628。第二迹线628耦合到中心通孔612，中心通孔612从第二迹线628延伸到中心电极610。衬底602进一步包含在第二表面790处的第四迹线632。第四迹线耦合到第四横向通孔622，第四横向通孔622从第四迹线632延伸到底部电极606的第二部分。MTJ堆叠608包含用以携载自由层的第二部分中的第二磁畴646的第二侧壁636、用以携载自由层的第三部分中的第三磁畴648的第三侧壁638，以及用以携载自由层的底部部分中的底部磁畴772的底部壁770。
在特定实施例中，MTJ堆叠608适于存储多达四个唯一数据值。第一位值可由自由层的第一部分中的第一磁畴644表示，第二位值可由自由层的第二部分中的第二磁畴646表示，第三位值可由自由层的第三部分中的第三磁畴648表示，且第四位值可由自由层的底部部分中的底部磁畴772表示。在另一特定实施例中，可包含第四侧壁以携载第四磁畴，其可表示第五位值。
图9是包含衬底902的存储器装置900的特定说明性实施例的俯视图，所述衬底902具有适于存储多个数据位的磁性隧道结(MTJ)单元904。衬底902包含磁性隧道结(MTJ)结构904，磁性隧道结(MTJ)结构904具有底部电极906、MTJ堆叠908和中心电极910。MTJ结构904具有长度(a)和宽度(b)，其中长度(a)大于宽度(b)。衬底902包含耦合到中心电极910的第一中心通孔912和第二中心通孔914。衬底902还包含第一横向通孔916、第二横向通孔918、第三横向通孔920、第四横向通孔922和第五横向通孔924以进入MTJ结构904。衬底902还包含耦合到第一横向通孔916的第一迹线926、耦合到第一和第二中心通孔912和914的第二迹线928、耦合到第二和第三横向通孔918和920的第三迹线930，和耦合到第四和第五横向通孔922和924的第四迹线932，以及第五迹线931。衬底902还包含用以移除MTJ的侧壁的部分的处理开口935。
MTJ堆叠908包含：固定磁性层，其可由反铁磁性(AF)层(未图示)钉扎且携载具有固定定向的固定磁畴；隧道障壁层；以及自由磁性层，其具有可经由写入电流改变或编程的磁畴。在特定实施例中，MTJ堆叠908的固定磁性层可包含一个或一个以上层。MTJ堆叠908包含用以携载自由层的第一部分中的第一磁畴944的第一侧壁934、用以携载自由层的第二部分中的第二磁畴946的第二侧壁936，以及用以携载自由层的第三部分中的第三磁畴948的第三侧壁938。第一、第二和第三磁畴944、946和948是独立的且适于存储数据值。在特定实施例中，第一磁畴944适于表示第一位值，第二磁畴946适于表示第二位值，且第三磁畴948适于表示第三位值。一般来说，磁畴944、946和948的定向由所存储的数据值决定。举例来说，“0”值由第一定向表示，而“1”值由第二定向表示。在特定实施例中，“0”值和“1”值可分别由与固定层的平行或反平行定向来表示。
图10是沿着图9中的线10-10截取的图9的电路装置900的横截面图1000。图1000包含衬底902，衬底902具有第一层间电介质层1050、第二层间电介质层1052、第一盖层1054、第三层间电介质层1056、第二盖层1058、第三盖层1060、第四层间电介质层1062以及第五层间电介质层1064。衬底902具有第一表面1080和第二表面1090。衬底902还包含MTJ结构904，MTJ结构904包含MTJ堆叠908。底部电极906和MTJ堆叠908安置于衬底902中的沟槽内。沟槽具有深度(d)。
衬底902包含在第二表面1090处安置且图案化的第一迹线926。第一迹线926耦合到第一横向通孔916，第一横向通孔916从第一迹线926延伸到底部电极906的一部分。衬底902还包含在第一表面1080处安置且图案化的第二迹线928。第二迹线928耦合到第一中心通孔912和914，第一中心通孔912和914从第二迹线928延伸到中心电极910。中心电极910耦合到MTJ堆叠908。衬底902还包含在第二表面1090处的第五迹线931。第五迹线931耦合到底部通孔1066和1068，底部通孔1066和1068从第五迹线931延伸到邻近于底部壁1070的底部电极906。衬底902还包含处理开口935，其可通过选择性地移除MTJ结构904的一部分且通过在处理开口935内沉积盖膜和层间电介质材料而形成。
在特定实施例中，MTJ堆叠908包含第一侧壁934，其携载自由层的第一部分中的第一磁畴944。第一磁畴944适于表示第一位值。MTJ堆叠908还包含底部壁1070，底部壁1070具有在自由层的底部部分中的底部磁畴1072，底部磁畴1072适于表示第四位值。在特定实例中，可通过将电压施加于第二迹线928且通过比较第一迹线926和/或第五迹线931处的电流与参考电流来从MTJ堆叠908读取数据值。或者，可通过在第一、第二与第五迹线926、928与931之间施加写入电流来将位值写入到MTJ堆叠908。在特定实施例中，图9中说明的MTJ堆叠908的长度(a)和宽度(b)大于沟槽深度(d)，且第一侧壁934携载的磁畴944在大体上平行于衬底902的第一表面1080的方向上且在图9中说明的宽度(b)的方向上延伸。在图10的特定视图中，磁畴944垂直于页面视图而延伸(如箭头头部(“·”)指示从页面向外或如箭头尾部“*”指示进入页面内)。
图11是沿着图9中的线11-11截取的图9的电路装置900的横截面图1100。图1100包含衬底902，衬底902具有第一层间电介质层1050、第二层间电介质层1052、第一盖层1054、第三层间电介质层1056、第二盖层1058、第三盖层1060、第四层间电介质层1062以及第五层间电介质层1064。衬底902具有第一表面1080和第二表面1090。衬底902包含MTJ结构904，MTJ结构904具有底部电极906、MTJ堆叠908和中心电极910。衬底902包含在第一表面1080处的第三迹线930、第二迹线928和第四迹线932。第三迹线930耦合到第二横向通孔918，第二横向通孔918从第三迹线930延伸到底部电极906的第一部分。第二迹线928耦合到中心通孔912，中心通孔912从第二迹线928延伸到中心电极910。第四迹线耦合到第四横向通孔922，第四横向通孔922从第四迹线932延伸到底部电极906的第二部分。衬底902包含在第二表面1090处的第五迹线931。第五迹线931耦合到底部通孔1066，底部通孔1066从第五迹线931延伸到邻近于底部壁1070的底部电极906的一部分。MTJ堆叠908包含用以携载自由层的第二部分中的第二磁畴946的第二侧壁936、用以携载自由层的第三部分中的第三磁畴948的第三侧壁938，以及用以携载自由层的底部部分中的底部磁畴1072的底部壁1070。
在特定实施例中，MTJ堆叠908适于存储多达四个唯一位值。第一位值可由自由层的第一部分中的第一磁畴944表示，第二位值可由自由层的第二部分中的第二磁畴946表示，第三位值可由自由层的第三部分中的第三磁畴948表示，且第四位值可由自由层的底部部分中的底部磁畴1072表示。在另一特定实施例中，可包含第四侧壁以携载第四磁畴，其可表示第五位值。
图12是包含衬底1202的存储器装置1200的特定说明性实施例的俯视图，所述衬底1202具有适于存储多个数据位的磁性隧道结(MTJ)单元1204。衬底1202包含磁性隧道结(MTJ)结构1204，磁性隧道结(MTJ)结构1204具有底部电极1206、MTJ堆叠1208和中心电极1210。MTJ结构1204具有长度(a)和宽度(b)，其中长度(a)大于宽度(b)。衬底1202包含耦合到中心电极1210的第一中心通孔1212和第二中心通孔1214。衬底1202还包含第一迹线1226和第二迹线1228。第二迹线1228耦合到第一和第二中心通孔1212和1214。衬底1202还包含用以移除MTJ侧壁的一部分的处理开口1235。
MTJ堆叠1208包含：固定磁性层，其可由反铁磁性(AF)层(未图示)钉扎且携载具有固定定向的固定磁畴；隧道障壁层；以及自由磁性层，其具有可经由写入电流改变或编程的磁畴。在特定实施例中，MTJ堆叠1208的固定磁性层可包含一个或一个以上层。MTJ堆叠1208包含用以携载自由层的第一部分中的第一磁畴1244的第一侧壁1234、用以携载自由层的第二部分中的第二磁畴1246的第二侧壁1236，以及用以携载自由层的第三部分中的第三磁畴1248的第三侧壁1238。第一、第二和第三磁畴1244、1246和1248是独立的且适于存储数据值。在特定实施例中，第一磁畴1244适于表示第一位值，第二磁畴1246适于表示第二位值，且第三磁畴1248适于表示第三位值。
图13是沿着图12中的线13-13截取的图12的电路装置1200的横截面图1300。图1300包含衬底1202，衬底1202具有第一层间电介质层1350、第二层间电介质层1352、第一盖层1354、第三层间电介质层1356、第二盖层1358、第三盖层1360、第四层间电介质层1362以及第五层间电介质层1364。衬底1202具有第一表面1380和第二表面1390。衬底1202还包含MTJ结构1204，MTJ结构1204包含MTJ堆叠1208。底部电极1206和MTJ堆叠1208安置于衬底1202中的沟槽内。沟槽具有深度(d)。MTJ堆叠1208包含用以携载自由层的第一部分中的第一磁畴1244的第一侧壁1234，以及用以携载自由层的底部部分中的底部磁畴1372的底部壁1370。
衬底1202包含在第二表面1390处安置的第一迹线1226。第一迹线1226耦合到底部通孔1366和1368，底部通孔1366和1368从第一迹线1226延伸到邻近于底部壁1370的底部电极1206的一部分。衬底1202还包含在第一表面1380处的第二迹线1228。第二迹线1228耦合到第一中心通孔1212和1214，第一中心通孔1212和1214从第二迹线1228延伸到中心电极1210。中心电极1210耦合到MTJ堆叠1208。衬底1202还包含处理开口1235，其可通过选择性地移除MTJ结构1204的一部分且通过在处理开口1235内沉积盖膜和层间电介质材料而形成。
在特定实施例中，MTJ堆叠1208包含第一侧壁1234，第一侧壁1234携载自由层的第一部分中的第一磁畴1244。第一磁畴1244适于表示第一位值。MTJ堆叠1208还包含底部壁1370，底部壁1370具有在自由层的底部部分中的底部磁畴1372，底部磁畴1372适于表示第四位值。在特定实例中，可通过将电压施加于第二迹线1228且通过比较第一迹线1226处的电流与参考电流来从MTJ堆叠1208读取位值。或者，可通过在第一与第二迹线1226与1228之间施加写入电流来将位值写入到MTJ堆叠1208。在特定实施例中，图12中说明的MTJ堆叠1208的长度(a)和宽度(b)大于沟槽深度(d)，且第一侧壁1234携载的磁畴1244在大体上平行于衬底1202的第一表面1380的方向上且在图12中说明的宽度(b)的方向上延伸。在图13的特定视图中，磁畴1244垂直于页面视图而延伸(如箭头头部(“·”)指示从页面向外或如箭头尾部“*”指示进入页面内)。
图14是沿着图12中的线14-14截取的图12的电路装置1200的横截面图1400。图1400包含衬底1202，衬底1202具有第一层间电介质层1350、第二层间电介质层1352、第一盖层1354、第三层间电介质层1356、第二盖层1358、第三盖层1360、第四层间电介质层1362以及第五层间电介质层1364。衬底1202具有第一表面1380和第二表面1390。衬底1202包含MTJ结构1204，MTJ结构1204具有底部电极1206、MTJ堆叠1208和中心电极1210。衬底1202包含在第一表面1380处的第二迹线1228且包含在第二表面1390处的第一迹线1226。第一迹线1226耦合到底部通孔1366，底部通孔1366从第一迹线1226延伸到邻近于底部壁1370的底部电极1206的一部分。第二迹线1228耦合到中心通孔1212，中心通孔1212从第二迹线1228延伸到中心电极1210。MTJ堆叠1208包含用以携载自由层的第二部分中的第二磁畴1246的第二侧壁1236、用以携载自由层的第三部分中的第三磁畴1248的第三侧壁1238，以及用以携载自由层的底部部分中的底部磁畴1372的底部壁1370。
在特定实施例中，MTJ堆叠1208适于存储多达四个唯一数据值。第一位值可由自由层的第一部分中的第一磁畴1244表示，第二位值可由自由层的第二部分中的第二磁畴1246表示，第三位值可由自由层的第三部分中的第三磁畴1248表示，且第四位值可由自由层的底部部分中的底部磁畴1372表示。在另一特定实施例中，可包含第四侧壁以携载第四磁畴，第四磁畴可表示第五位值。在特定实施例中，仅可经由迹线1226和1228存取第四位。
图15是适于存储多个数据位的磁性隧道结(MTJ)堆叠的自由层1500的俯视图。在此实例中，自由层1500说明为处于位零状态，其中磁畴中的每一者经定向以表示零值。自由层1500包含第一侧壁1502、第二侧壁1504、第三侧壁1506和底部壁1508。侧壁1502、1504和1506以及底部壁1508中的每一者携载相应磁畴，相应磁畴经配置以表示位值，例如“1”或“0”值。第一侧壁1502携载第一磁畴1512。第二侧壁1504携载第二磁畴1514。第三侧壁1506携载第三磁畴1516。底部壁1508携载第四磁畴1518。
第一侧壁1502的第一磁畴1512通过第一畴障壁1530与第二侧壁1504的第二磁畴1514分离。类似地，第一侧壁1502的第一磁畴1512通过第二畴障壁1532与第三侧壁1506的第三磁畴1516分离。一般来说，第一畴障壁1530和第二畴障壁1532表示畴壁，其为分别分离例如磁畴1512、1514、1516和1518等磁畴的界面。此些畴障壁1530和1532表示两个不同磁矩之间的转变。在特定实施例中，第一和第二畴障壁1530和1532可表示磁矩的改变，其中磁场经历大约90或270度的角位移。
可使用第一写入电流1522来更改与第一侧壁1502处的第一磁畴1512相关联的磁场的方向(即，自由层内的磁场的方向)。类似地，可使用第二写入电流1524来更改与由侧壁1504携载的第二磁畴1514相关联的磁场的方向。可使用第三写入电流1526来更改与由第三侧壁1506携载的第三磁畴1516相关联的磁场的方向。可使用第四写入电流1528来更改与由底部壁1508携载的第四磁畴1518相关联的磁场的方向。
一般来说，由自由层1500携载的磁场相对于与磁性隧道结(MTJ)堆叠的固定层相关联的固定磁场的相对方向决定由所述特定侧壁1502、1504或1506或者由底部壁1508存储的位值。在所示实例中，与固定层相关联的磁畴的磁性定向和磁畴1512、1514、1516和1518的自由层定向是平行的(如图16中的磁场1614和1616说明)。因此，写入电流1522、1524、1526和1528中的每一者表示写入“0”电流，从而将MTJ堆叠置于位“0”状态。
图16是磁性隧道结结构1600的框图。MTJ结构1600包含顶部电极1602、自由层1604、磁性隧道结隧道障壁1606、固定层1608、反铁磁性(AF)层(未图示)以及底部电极1610。一般来说，顶部电极1602和底部电极1610为适于携载电流的导电层。固定层1608是铁磁性层，其已经退火以由AF层钉扎以固定固定层1608内的磁场1616的方向。自由层1604是具有磁场的铁磁性层，所述磁场具有可由写入电流改变的定向。MTJ隧道障壁或障壁层1606可由氧化物(例如MgO、Al203，作为说明性实例)或其它抗磁性材料形成。自由层1604内的磁场1614的方向可使用写入电流来改变。
自由层1604中的磁场相对于固定层1608的固定磁场的方向指示存储在特定MTJ单元1600的自由层1604处的位是位值“1”还是位值“0”。自由层1604中的磁场(大体上指示于1614处)的磁方向可使用写入电流1612来改变。如图示，写入电流表示写入0电流，其从顶部电极1602流过自由层1604越过磁性隧道结障壁1606穿过固定层1608且穿过底部电极1610。
图17是沿着图15中的线17-17截取的MTJ堆叠的自由层1500的横截面图1700。自由层1500包含第一侧壁1502和底部壁1508。在此实例中，由第一侧壁1502处的磁畴1512携载的第一磁场的方向以垂直于页面的角度且在对应于图15中说明的箭头1512的方向上延伸。与底部壁1508相关联的第四磁畴1518在大体上平行于衬底的表面的方向上延伸。
自由层1500包含第一部分1740、第一畴障壁(壁)1742和第二畴障壁1744。在特定实例中，第一畴障壁1742使第一磁畴1512与第一部分1740分离，且第二畴障壁1744使第一磁畴1512与和底部壁1508相关联的第四磁畴1518分离。在特定实施例中，第一和第二畴障壁1742和1744可分别对应于第一侧壁1502与第一部分1740之间以及第一侧壁1502与底部壁1508之间的结构界面。可使用写入电流1522来配置第一磁畴1512。可使用写入电流1528来配置第四磁畴1518。在特定实施例中，第一和第四磁畴1512和1518可表示唯一位值。
图18是沿着图15中的线18-18截取的MTJ堆叠的自由层1500的横截面图1800的图。自由层1500包含第二和第三侧壁1504和1506以及底部壁1508。在此特定实例中，自由层1500包含第二部分1850、第三磁畴障壁1852、第四磁畴障壁1854、第五磁畴障壁1856、第六磁畴障壁1858和第三部分1860。第二和第三磁畴障壁(或壁)1852和1854隔离由第二侧壁1506携载的第二磁畴1516与第二部分1850，以及由底部壁1508携载的第四磁畴1518，隔离第三侧壁1504与第三部分1860以及与底部壁1508相关联的第四磁畴1518。在特定实施例中，第二、第四和第五磁畴障壁1744、1854和1856可对应于侧壁1502、1504和1506与底部壁1508之间的相应结构界面。
在特定说明性实施例中，图15、17和18中说明的自由层1500是适于存储多达四个位的磁性隧道结(MTJ)堆叠的一部分，所述位可由磁场1512、1514、1516和1518表示。
图19是适于存储多个位的磁性隧道结(MTJ)堆叠的自由层1900的俯视图。在此实例中，自由层1900说明为处于位“1”状态，其中磁畴中的每一者经定向以表示逻辑高或位“1”值。自由层1900包含第一侧壁1902、第二侧壁1904、第三侧壁1906和底部壁1908。侧壁1902、1904和1906以及底部壁1908中的每一者携载自由层的对应部分中的相应磁畴，相应磁畴经配置以表示位值，例如“1”或“0”值。第一侧壁1902携载自由层的第一部分中的第一磁畴1912。第二侧壁1904携载自由层的第二部分中的第二磁畴1914。第三侧壁1906携载自由层的第三部分中的第三磁畴1916。底部壁1908携载自由层的底部部分中的第四磁畴1918。
第一侧壁1902的第一磁畴1912通过第一畴障壁1930与第二侧壁1904的第二磁畴1914分离。类似地，第一侧壁1902的第一磁畴1912通过第二畴障壁1932与第三侧壁1906的第三磁畴1916分离。一般来说，第一畴障壁1930和第二畴障壁1932表示畴壁，其为分别分离例如磁畴1912、1914、1916和1918等磁畴的界面。此些畴障壁1930和1932表示不同磁矩之间的转变。在特定实施例中，第一和第二畴障壁1930和1932可表示磁矩的改变，其中磁场经历大约90或270度的角位移。
可使用第一写入电流1922来更改与第一侧壁1902处的第一磁畴1912相关联的磁场的方向(即，自由层内的磁场的方向)。类似地，可使用第二写入电流1924来更改与由侧壁1904携载的第二磁畴1914相关联的磁场的方向。可使用第三写入电流1926来更改与由第三侧壁1906携载的第三磁畴1916相关联的磁场的方向。可使用第四写入电流1928来更改与由底部壁1908携载的第四磁畴1918相关联的磁场的方向。
一般来说，由自由层1900携载的磁场相对于与磁性隧道结(MTJ)堆叠的固定层相关联的固定磁场的相对方向决定由所述特定侧壁1902、1904或1906或者由底部壁1908存储的位值。在所示实例中，与固定层相关联的磁畴的磁性定向和自由层磁畴1912、1914、1916和1918的定向是反平行的(如图20中的磁场2014和2016说明)。因此，写入电流1922、1924、1926和1928中的每一者表示写入“1”电流，从而使MTJ堆叠处于逻辑高或位“1”状态。
图20是磁性隧道结结构2000的框图。MTJ结构2000包含顶部电极2002、自由层2004、磁性隧道结隧道障壁2006、固定层2008以及底部电极2010。一般来说，顶部电极2002和底部电极2010为适于携载电流的导电层。固定层2008是铁磁性层，其已经退火以固定固定层2008内的磁场2016的方向。自由层2004是未经退火的铁磁性层。MTJ隧道障壁或障壁层2006可由氧化物或其它反铁磁性材料形成。自由层2004内的磁场2014的方向可使用写入电流来改变。
自由层2004中的磁场相对于固定层2008的固定磁场的方向指示存储在特定MTJ单元2000的自由层2004处的位是位值“1”还是位值“0”。自由层2004中的磁场(大体上指示于2014处)的磁方向可使用写入电流2012来改变。如图示，写入电流表示写入1电流，其从底部电极2010流过固定层2008越过磁性隧道结障壁2006穿过自由层2004且穿过顶部电极2002。
图21是沿着图19中的线21-21截取的MTJ堆叠的自由层1900的横截面图2100。自由层1900包含第一侧壁1902和底部壁1908。在此实例中，由第一侧壁1902处的磁畴1912携载的第一磁场的方向以垂直于页面的角度且在对应于图11中说明的箭头1912的方向上延伸。与底部壁1908相关联的第四磁畴1918在大体上平行于衬底的表面的方向上延伸。
自由层1900包含第一部分2140、第一畴障壁(壁)2142和第二畴障壁2144。在特定实例中，第一畴障壁2142使第一磁畴1912与第一部分2140分离，且第二畴障壁2144使第一磁畴1912与和底部壁1908相关联的第四磁畴1918分离。在特定实施例中，第一和第二畴障壁2142和2144可分别对应于第一侧壁1902与第一部分2140之间以及第一侧壁1902与底部壁1908之间的结构界面。可使用写入电流1922来配置第一磁畴1912。可使用写入电流1928来配置第四磁畴1918。在特定实施例中，第一和第四磁畴1912和1918可表示唯一位值。
图22是沿着图19中的线22-22截取的MTJ堆叠的自由层1900的横截面图2200的图。自由层1900包含第二和第三侧壁1904和1906以及底部壁1908。在此特定实例中，自由层1900包含第二部分2250、第三磁畴障壁2252、第四磁畴障壁2254、第五磁畴障壁2256、第六磁畴障壁2258和第三部分2260。第二和第三磁畴障壁(或壁)2252和2254隔离由第二侧壁1906携载的第二磁畴1916与第二部分2250以及由底部壁1908携载的第四磁畴1918，隔离第三侧壁1904与第三部分2260以及与底部壁1908相关联的第四磁畴1918。在特定实施例中，第二、第四和第五磁畴障壁2144、2254和2256可对应于侧壁1902、1904和1906与底部壁1908之间的相应结构界面。
在特定说明性实施例中，图19、21和22中说明的自由层1900是适于存储多达四个位的磁性隧道结(MTJ)堆叠的一部分，所述位可由磁场1912、1914、1916和1918表示。
图23是适于存储一位的磁性隧道结(MTJ)单元2300的图。MTJ单元2300可用于包含例如位线2320等位线且包含例如字线2322等字线的存储器阵列中。MTJ单元2300包含MTJ结构2304，MTJ结构2304具有底部电极2306、MTJ堆叠2308和中心电极2310。MTJ堆叠2308包含固定层、磁性隧道障壁和携载可编程磁畴的自由层，所述磁畴具有可通过施加写入电流而更改的定向。固定层可由反铁磁性(AF)层(未图示)钉扎。位线2320耦合到中心电极2310。字线2322耦合到开关2326的控制端子，开关2326包含耦合到底部电极2306的第一端子2328。在特定实施例中，开关2326可为金属氧化物半导体场效应晶体管(MOSFET)、晶体管或其它开关电路组件。在另一实施例中，开关2326可为双向开关以允许电流流入和流出MTJ结构2304。开关2326包含耦合到底部电极2306的第一端子2328、耦合到字线2322的控制端子以及耦合到源极线(SL)的第二端子2324，源极线可耦合到电源。
在特定说明性实施例中，可将信号(或电压)施加于位线2320和字线2322以激活开关2326。在激活开关2326之后，可基于流过MTJ单元2300的电流来从MTJ单元2300读取数据。举例来说，可将固定电压施加于位线2320且可将电压施加于字线2322以激活开关2326。举例来说，可基于在位线2320处或在耦合到端子2324的源极线处测量的电流来确定由MTJ堆叠2308的底部壁2350处的底部磁畴2316的定向表示的位值。在此特定例子中，MTJ单元2300可存储单一位值。MTJ单元2300可为存储器阵列内的存储器单元，所述存储器阵列例如为磁阻随机存取存储器(MRAM)、N路高速缓冲存储器、非易失性存储装置、其它存储器装置或其任何组合。
另外应了解，额外端子可耦合到侧壁(例如侧壁2340)以进入与侧壁2340相关联的额外磁畴以用于存储和检索额外位值。此外，在特定实例中，应了解，第三侧壁可具备相关联的开关以用于存储和检索第三位。
图24是适于存储多个数据位的磁性隧道结(MTJ)单元2400的图。MTJ单元2400包含MTJ结构2404，MTJ结构2404包含底部电极2406、MTJ堆叠2408和中心电极2410。MTJ堆叠2408包含固定磁性层、磁性隧道结障壁层和自由磁性层。固定磁性层可由反铁磁性(AF)层(未图示)钉扎。自由磁性层携载可使用写入电流来改变以存储位值的磁畴。MTJ单元2400可为存储器阵列内的存储器单元，所述存储器阵列例如为磁阻随机存取存储器(MRAM)、N路高速缓冲存储器、非易失性存储装置、其它存储器装置或其任何组合。
MTJ堆叠2408包含第一侧壁2440、底部壁2450和第二侧壁2460。位线2420耦合到中心电极2410。字线2422耦合到开关2426的控制端子。开关2426包含耦合到节点2428的第一端子，节点2428分别经由线2430和2432耦合到第一侧壁2440和第二侧壁2460。开关还包含耦合到源极线(SL)的第二端子2424，源极线可耦合到第一电源。
在特定实例中，可通过将电压或电流施加于字线2422来激活开关2426。可通过激活开关2426且通过将功率施加于位线2420来从MTJ单元2400读取数据。MTJ单元2400适于经由第一和第二侧壁2440和2460表示单一位值。在另一特定实施例中，额外开关可耦合到底部壁2450以进入磁畴2416。
图25是适于存储多个数据位的磁性隧道结(MTJ)单元2500的图。MTJ单元2500包含MTJ结构2504，MTJ结构2504包含底部电极2506、MTJ堆叠2508和中心电极2510。MTJ堆叠2508包含固定磁性层、磁性隧道结障壁层和自由磁性层。固定磁性层可由反铁磁性(AF)层(未图示)钉扎。自由磁性层携载可使用写入电流来改变以存储位值的磁畴。MTJ单元2500可为存储器阵列内的存储器单元，所述存储器阵列例如为磁阻随机存取存储器(MRAM)、N路高速缓冲存储器、非易失性存储装置、其它存储器装置或其任何组合。
MTJ堆叠2508包含第一侧壁2540、底部壁2550和第二侧壁2560。侧壁2540和2560以及底部壁2550中的每一者携载适于表示位值的相应磁畴。MTJ堆叠2508经由顶部电极2510耦合到位线2520。MTJ堆叠2508的第一侧壁2540经由底部电极2506耦合到第一开关2526。第一开关2526包含耦合到底部电极2506的第一部分的第一端子2525、耦合到节点2528的控制端子以及耦合到第一源极线(SL1)的第二端子2524。字线2522耦合到节点2528。MTJ堆叠2508的第二侧壁2560经由底部电极2506耦合到第二开关2532。第二开关2532包含耦合到底部电极2506的第二部分的第三端子2531、耦合到节点2528的控制端子以及耦合到第二源极线(SL2)的第四端子2530。
在特定实例中，第一和第二开关2526和2532可为晶体管。可经由字线2522激活第一开关2526以提供从位线2520穿过中心电极2510、MTJ结构2508、底部电极2506、第一端子2525和第一开关2526到达第二端子2524的电流路径，如2561处指示。可将经过电流路径2561的电流与参考电流进行比较以确定由第一侧壁2540的磁畴表示的“1”值或“0”值。类似地，通过开关2532经由端子2531提供的电流路径可用以存取经由MTJ单元2500的第二侧壁2560处的磁畴存储的数据。
在特定说明性实施例中，第三电极可耦合到MTJ单元2500的底部壁2550以存取第三位，所述第三位可由与底部壁2550相关联的磁畴表示。此外，MTJ单元2500可包含第四端子，其耦合到第三侧壁(未图示)以存储和检索第四位。以此方式，MTJ单元2500可适于存储多个唯一位值。
一般来说，为了利用多个磁畴来在侧壁2540和2560处以及在底部壁2550处存储多个数据值，可使用例如第一和第二开关2526和2532等开关。MTJ单元2500的优点在于可形成多个横向磁畴以允许在单一单元内存储多个位，进而增加存储密度。
图26是适于存储多个位的磁性隧道结(MTJ)单元2600的图。MTJ单元2600包含MTJ结构2604，MTJ结构2604包含底部电极2606、MTJ堆叠2608和中心电极2610。MTJ堆叠2608包含固定磁性层、磁性隧道结障壁层和自由磁性层。固定磁性层可由反铁磁性(AF)层(未图示)钉扎。自由磁性层携载可使用写入电流来改变以存储位值的磁畴。MTJ单元2600可为存储器阵列内的存储器单元，所述存储器阵列例如为磁阻随机存取存储器(MRAM)、N路高速缓冲存储器、非易失性存储装置、其它存储器装置或其任何组合。
MTJ堆叠2608包含第一侧壁2640、底部壁2650、第二侧壁2660和第三侧壁2670(以幻影展示)。侧壁2640、2660和2670以及底部壁2650中的每一者携载适于表示位值的相应磁畴。MTJ堆叠2608经由顶部电极2610耦合到位线2620。MTJ堆叠2608的第一侧壁2640经由底部电极2606耦合到第一开关2626。第一开关2626包含耦合到底部电极2606的第一部分的第一端子2625、耦合到字线2622的控制端子以及耦合到第一源极线(SL1)的第二端子2624。第二侧壁2660经由底部电极2606耦合到第二开关2634。第二开关2634包含耦合到底部电极2606的第二部分的第三端子2633、耦合到字线2622的第二控制端子以及耦合到第二源极线(SL2)的第四端子2632。第三侧壁2670经由底部电极2606耦合到第三开关2630。第三开关2630包含耦合到邻近于第三侧壁2670的底部电极2606的第三部分的第五端子2629、耦合到字线2622的第三控制端子以及耦合到第三源极线(SL3)的第六端子2628。
在特定实例中，可激活第一、第二和第三开关2626、2630和2634以从MTJ单元2600读取数据和/或向MTJ单元2600写入数据。在另一特定实施例中，第一、第二和第三开关2626、2630和2634耦合到相应字线，相应字线可经选择性地激活以从MTJ单元2600读取数据和/或向MTJ单元2600写入数据。
图27是适于存储多个位的磁性隧道结(MTJ)单元2700的图。MTJ单元2700包含MTJ结构2704，MTJ结构2704包含底部电极2706、MTJ堆叠2708和中心电极2710。MTJ堆叠2708包含固定磁性层、磁性隧道结障壁层和自由磁性层。固定磁性层可由反铁磁性(AF)层(未图示)钉扎。自由磁性层携载可使用写入电流来改变以存储位值的磁畴。MTJ单元2700可为存储器阵列内的存储器单元，所述存储器阵列例如为磁阻随机存取存储器(MRAM)、N路高速缓冲存储器、非易失性存储装置、其它存储器装置或其任何组合。
MTJ堆叠2708包含第一侧壁2740、底部壁2750、第二侧壁2760和第三侧壁2770(以幻影展示)。侧壁2740、2760和2770以及底部壁2750中的每一者携载适于表示位值的相应磁畴。MTJ堆叠2708经由顶部电极2710耦合到位线2720。MTJ堆叠2708的第一侧壁2740经由底部电极2706耦合到第一开关2726。第一开关2726包含耦合到底部电极2706的第一部分的第一端子2725、耦合到字线2722的控制端子以及耦合到第一源极线(SL1)的第二端子2724。第二侧壁2760经由底部电极2706耦合到第二开关2738。第二开关2738包含耦合到底部电极2706的第二部分的第三端子2737、耦合到字线2722的第二控制端子以及耦合到第二源极线(SL2)的第四端子2736。第三侧壁2770经由底部电极2706耦合到第三开关2730。第三开关2730包含耦合到邻近于第三侧壁2770的底部电极2706的第三部分的第五端子2729、耦合到字线2722的第三控制端子以及耦合到第三源极线(SL3)的第六端子2728。底部壁2750经由底部电极2706耦合到第四开关2734。第四开关2734包含耦合到邻近于底部壁2750的底部电极2706的第四部分的第七端子2733、耦合到字线2722的第四控制端子以及耦合到第四源极线(SL4)的第八端子2732。
在特定实施例中，源极线(SL1、SL2、SL3和SL4)中的每一者可耦合到共同电源。在另一特定实施例中，源极线(SL1、SL2、SL3和SL4)中的每一者可耦合到不同电源。在特定实例中，可激活第一、第二、第三和第四开关2726、2730、2734和2738以从MTJ单元2700读取数据和/或向MTJ单元2700写入数据。在另一特定实施例中，第一、第二、第三和第四开关2726、2730、2734和2738耦合到相应字线，相应字线可经选择性地激活以从MTJ单元2700读取数据和/或向MTJ单元2700写入数据。
图28到29说明制造磁性隧道结(MTJ)结构以存储多个位的方法的特定说明性实施例的流程图。一般来说，用于形成MTJ结构的沟槽的深度受到严格控制。进行MTJ膜沉积且控制顶部电极厚度以形成无缝的窄的转弯间隙。在两个维度上应用磁性退火工艺(例如，沿着图3、6、9或12的(a)和(b)方向以用固定磁场方向初始化底部和横向磁畴)。通过控制单元的形状和单元的深度，使得长度大于宽度且宽度大于深度，可控制MTJ单元内的磁场的方向。在特定实例中，长度与宽度以及宽度与深度的较大纵横比可使得底部MTJ和侧壁MTJ磁畴更加各向同性。在特定实施例中，MTJ堆叠结构由深沟槽界定，其简化了制造期间的光和蚀刻工艺。
在2802处，所述方法包含沉积并图案化底部金属线。如果使用镶嵌工艺，那么底部线图案化应与下方通孔工艺组合。继续到2804，沉积层间电介质层(IDL)膜且执行化学机械抛光(CMP)。沉积盖膜层。前进到2806，如果电路装置包含底部通孔连接，那么所述方法前进到2808且打开底部通孔，填充底部通孔，且执行通孔化学机械抛光(CMP)工艺。在2806处，如果电路装置不包含底部通孔连接，那么所述方法跳过2808且前进到2810。在2810处，沉积IDL膜和盖膜层。前进到2812，图案化并蚀刻磁性隧道结(MTJ)沟槽，在盖膜层处停止，剥落光致抗蚀剂(PR)并清洁沟槽。
继续到2814，沉积底部电极、MTJ膜层和顶部电极，且执行磁性退火。前进到2816，沉积MTJ硬掩模且经MTJ光/蚀刻而停止于底部电极处，且剥落光致抗蚀剂(PR)且清洁MTJ。前进到2818，光/蚀刻底部电极，剥落光致抗蚀剂且清洁MTJ。移动到2820，光/蚀刻MTJ堆叠以移除一个或一个以上侧壁，进行剥落和清洁。方法继续到2822。
参见图29，在2822处，方法前进到2924且沉积盖膜。移动到2926，沉积IDL膜且执行CMP工艺。继续到2928，打开、清洁且填充顶部通孔，且执行通孔CMP工艺。前进到2930，沉积并图案化顶部金属线。如果使用镶嵌工艺，那么可组合2928通孔和2930金属工艺。所述方法在2932处终止。在特定实施例中，在MTJ膜层的沉积之后，可例如在图3、6、9和12中描绘的水平(a)方向和(b)方向上执行磁性退火工艺以配置固定磁性层的固定磁畴。
图30是存取存储在多位MTJ单元的唯一磁畴处的数据的方法的特定说明性实施例的流程图。在3002处，所述方法包含选择性地激活耦合到包含多个侧壁的磁性隧道结结构的中心电极的位线，其中所述多个侧壁中的每一者包含用以携载唯一磁畴的自由层。继续到3004，所述方法包含选择性地激活一个或一个以上双向开关以允许电流流到MTJ结构，其中所述一个或一个以上双向开关耦合到多个侧壁中的相应侧壁且耦合到电源。在特定实施例中，双向开关也可耦合到底部壁。在特定实施例中，双向开关可耦合到多个电源。移动到3006，在读取操作期间，方法包含基于与电流路径相关联的电阻来确定与唯一磁畴中的每一者相关联的数据值。前进到3008，在写入操作期间，所述方法包含经由所述一个或一个以上开关中的每一者控制穿过MTJ结构的电流方向以选择性地控制选择性磁畴的自由层内的磁性校正，其中磁性方向与位值相关。方法在3010处终止。
图31是通信装置3100的说明性实施例的框图，其包含MTJ单元的存储器阵列3132和MTJ单元的高速缓冲存储器3164，所述存储器阵列3132和高速缓冲存储器3164耦合到处理器，例如数字信号处理器(DSP)3110。通信装置3100还包含磁阻随机存取存储器(MRAM)装置3166，磁阻随机存取存储器(MRAM)装置3166耦合到DSP 3110。在特定实例中，MTJ单元的存储器阵列3132、MTJ单元的高速缓冲存储器3164和MRAM装置3166包含多个MTJ单元，其中每一MTJ单元适于存储多个独立位值，如相对于图1到30所描述。
图31还展示显示控制器3126，其耦合到数字信号处理器3110并耦合到显示器3128。编码器/解码器(CODEC)3134也可耦合到数字信号处理器3110。扬声器3136和麦克风3138可耦合到CODEC 3134。
图31还指示无线控制器3140可耦合到数字信号处理器3110和无线天线3142。在特定实施例中，输入装置3130和电源3144耦合到芯片上系统3122。而且，在特定实施例中，如图31中说明，显示器3128、输入装置3130、扬声器3136、麦克风3138、无线天线3142和电源3144在芯片上系统3122的外部。然而，每一者可耦合到芯片上系统3122的组件，例如接口或控制器。
所属领域的技术人员将进一步了解，结合本文所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、计算机软件或所述两者的组合。为了清楚地说明硬件与软件的这种可交换性，上文已大体上在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。将此类功能性实施为硬件还是软件取决于特定应用和对整个系统施加的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但不应将此类实施方案决策解释为造成与本发明范围的脱离。
提供对所揭示实施例的先前描述是为了使得所属领域的技术人员能够制作或使用所揭示的实施例。所属领域的技术人员可容易明白对这些实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文所界定的一般原理可适用于其它实施例。因此，不希望本发明限于本文展示的实施例，而是将赋予其与由所附权利要求书界定的原理和新颖特征一致的最广可能范围。

Claims (25)

1.一种磁性隧道结(MTJ)结构，其包括：
MTJ单元，其包括大体上垂直于衬底的表面延伸的多个侧壁以及耦合到所述多个侧壁中的每一者的底部壁，所述多个侧壁中的每一者包含用以携载唯一磁畴的自由层，所述唯一磁畴中的每一者适于存储数字值。
2.根据权利要求1所述的MTJ结构，其中所述底部壁大体上平行于所述衬底的所述表面延伸，所述底部壁包含自由层。
3.根据权利要求2所述的MTJ结构，其中磁畴壁形成于所述多个侧壁中的每一者之间的所述自由层内，且其中磁畴壁形成于所述多个侧壁中的每一者与所述底部壁之间的所述自由层内，所述磁畴壁适于隔离所述唯一磁畴。
4.根据权利要求1所述的MTJ结构，其中所述多个侧壁中的至少一者的深度小于所述多个侧壁中的至少两者之间的距离。
5.根据权利要求1所述的MTJ结构，其进一步包括耦合到所述MTJ单元的电极，其中所述电极适于施加电流以从所述MTJ单元读取数据或向所述MTJ单元写入数据。
6.根据权利要求1所述的MTJ结构，其中所述多个侧壁中的每一者的深度小于所述多个侧壁中的每一者的长度。
7.根据权利要求1所述的MTJ结构，其中所述MTJ单元包括具有第一磁畴的第一侧壁、具有第二磁畴的第二侧壁以及具有第三磁畴的第三侧壁。
8.根据权利要求7所述的MTJ结构，其中所述MTJ单元进一步包括耦合到所述第一、第二和第三侧壁的底部壁，所述底部壁包含用以携载第四磁畴的自由层。
9.根据权利要求8所述的MTJ结构，其进一步包括耦合到所述第一侧壁的第一端子结构、耦合到所述第二侧壁的第二端子结构、耦合到所述第三侧壁的第三端子结构以及耦合到所述底部壁的第四端子结构。
10.根据权利要求1所述的MTJ结构，其中所述MTJ单元大体上为U形。
11.一种磁性隧道结(MTJ)结构，其包括：
MTJ单元，其包括多个侧壁和耦合到所述多个侧壁中的每一者的底部壁，所述多个侧壁包含第一侧壁，所述第一侧壁包含用以携载第一磁畴以表示第一数据位的第一自由层，且所述多个侧壁包含第二侧壁，所述第二侧壁包含用以携载第二磁畴以表示第二数据位的第二自由层。
12.根据权利要求11所述的MTJ结构，其中所述第一侧壁大体上垂直于所述第二侧壁。
13.根据权利要求11所述的MTJ结构，其中所述第一磁畴在大体上平行于衬底的表面的第一方向上延伸，且其中所述第二磁畴在大体上平行于所述衬底的所述表面的第二方向上延伸。
14.根据权利要求11所述的MTJ结构，其中所述第一磁畴在大体上平行于衬底的平面表面的方向上延伸，且其中所述第二磁畴在大体上垂直于所述衬底的所述平面表面的方向上延伸。
15.根据权利要求11所述的MTJ结构，其中所述多个侧壁进一步包括：
第三侧壁，其包含用以携载第三磁畴以表示第三数据位的第三自由层，
并且其中所述底部壁包含用以携载第四磁畴以表示第四数据位的第四自由层。
16.根据权利要求15所述的MTJ结构，其中所述MTJ单元进一步包含中心电极，所述中心电极靠近所述多个侧壁中的每一者和所述底部壁且与所述多个侧壁中的每一者和所述底部壁大致相等地间隔。
17.根据权利要求16所述的MTJ结构，其中所述中心电极的厚度大致为所述MTJ单元的宽度减去所述多个侧壁中的两个相对侧壁的宽度的差的一半。
18.根据权利要求16所述的MTJ结构，其进一步包括：
第一端子，其耦合到所述中心电极，
第二端子，其耦合到所述第一侧壁；
第三端子，其耦合到所述第二侧壁；
第四端子，其耦合到所述第三侧壁；以及
第五端子，其耦合到所述底部壁。
19.根据权利要求11所述的MTJ结构，其进一步包括：
第一端子，其耦合到所述第一磁畴；
第二端子，其耦合到所述第二磁畴；以及
第三端子，其耦合到中心电极；
其中所述第一端子、所述第二端子和所述第三端子适于协作以选择性地向所述第一和第二磁畴写入数据以及从所述第一和第二磁畴读取数据。
20.一种磁性随机存取存储器(MRAM)，其包括：
磁性隧道结(MTJ)单元阵列，所述MTJ单元中的每一者包括多个侧壁和耦合到所述多个侧壁中的每一者的底部壁，所述多个侧壁中的每一者包含用以携载适于存储数字值的相应独立磁畴的自由层。
21.根据权利要求20所述的MRAM，其中所述MTJ单元中的每一者包括四个独立磁畴。
22.根据权利要求20所述的MRAM，其中每一MTJ单元包括：
第一侧壁，其包含用以携载适于存储第一位的第一磁畴的第一自由层；
第二侧壁，其包含用以携载适于存储第二位的第二磁畴的第二自由层；
第三侧壁，其包含用以携载适于存储第三位的第三磁畴的第三自由层；以及
所述底部壁，其包含用以携载适于存储第四位的第四磁畴的第四自由层。
23.根据权利要求22所述的MRAM，其进一步包括：
第一开关，其耦合到所述第一侧壁；
第二开关，其耦合到所述第二侧壁；
第三开关，其耦合到所述第三侧壁；
第四开关，其耦合到所述底部壁；
位线，其耦合到靠近所述侧壁中的每一者的中心电极；以及
字线，其耦合到所述第一、第二、第三和第四开关中的每一者，所述字线选择性地激活所述第一、第二、第三和第四开关中的至少一者以从所述MTJ单元读取数据和向所述MTJ单元写入数据。
24.根据权利要求23所述的MRAM，其进一步包括：
第一源极线，其耦合到所述第一开关以选择性地将第一电流施加于所述第一侧壁；
第二源极线，其耦合到所述第二开关以选择性地将第二电流施加于所述第二侧壁；
第三源极线，其耦合到所述第三开关以选择性地将第三电流施加于所述第三侧壁；以及
第四源极线，其耦合到所述第四开关以选择性地将第四电流施加于所述底部壁；
其中所述第一、第二、第三和第四电流中的至少一者是在数据写入操作期间施加的。
25.根据权利要求20所述的MRAM，其中所述MTJ单元中的每一者大体上为u形。
CN200980107087XA 2008-02-01 2009-01-28 包含多个磁畴的磁性隧道结单元 Active CN101965615B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/024,157 2008-02-01
US12/024,157 US7936596B2 (en) 2008-02-01 2008-02-01 Magnetic tunnel junction cell including multiple magnetic domains
PCT/US2009/032209 WO2009099826A1 (en) 2008-02-01 2009-01-28 Magnetic tunnel junction cell including multiple magnetic domains

Publications (2)

Publication Number Publication Date
CN101965615A CN101965615A (zh) 2011-02-02
CN101965615B true CN101965615B (zh) 2013-09-11

Family

ID=40578058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980107087XA Active CN101965615B (zh) 2008-02-01 2009-01-28 包含多个磁畴的磁性隧道结单元

Country Status (11)

Country Link
US (1) US7936596B2 (zh)
EP (1) EP2240934B1 (zh)
JP (1) JP5432187B2 (zh)
KR (1) KR101187831B1 (zh)
CN (1) CN101965615B (zh)
BR (1) BRPI0907144B1 (zh)
CA (1) CA2713337C (zh)
ES (1) ES2520342T3 (zh)
MX (1) MX2010008268A (zh)
RU (1) RU2463676C2 (zh)
WO (1) WO2009099826A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8674465B2 (en) 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US9712171B2 (en) * 2013-09-11 2017-07-18 Intel Corporation Clocked all-spin logic circuit
CN105493292B (zh) * 2013-09-30 2019-09-06 英特尔公司 自旋电子逻辑元件
US9190260B1 (en) 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
JP6216403B2 (ja) 2016-03-22 2017-10-18 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US11386320B2 (en) 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
US20230207045A1 (en) * 2021-12-29 2023-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. External magnetic field detection for mram device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337673A (zh) * 2000-07-06 2002-02-27 索尼株式会社 磁隧道效应型磁头及其制造方法
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
EP1826771A1 (en) * 2006-02-23 2007-08-29 Samsung Electronics Co., Ltd. Magnetic memory device using magnetic domain dragging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP2002111096A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法
JP2002353415A (ja) * 2001-05-23 2002-12-06 Internatl Business Mach Corp <Ibm> 記憶素子、メモリセル及び記憶回路ブロック
JP2003209228A (ja) * 2001-11-07 2003-07-25 Toshiba Corp 磁気記憶装置及びその製造方法
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7221584B2 (en) 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select
US7804668B2 (en) * 2006-11-16 2010-09-28 Headway Technologies, Inc. Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337673A (zh) * 2000-07-06 2002-02-27 索尼株式会社 磁隧道效应型磁头及其制造方法
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
EP1826771A1 (en) * 2006-02-23 2007-08-29 Samsung Electronics Co., Ltd. Magnetic memory device using magnetic domain dragging

Also Published As

Publication number Publication date
EP2240934A1 (en) 2010-10-20
KR20100107064A (ko) 2010-10-04
KR101187831B1 (ko) 2012-10-05
US7936596B2 (en) 2011-05-03
BRPI0907144A2 (pt) 2016-11-01
MX2010008268A (es) 2010-10-20
US20090194832A1 (en) 2009-08-06
WO2009099826A1 (en) 2009-08-13
BRPI0907144B1 (pt) 2019-11-12
JP2011512030A (ja) 2011-04-14
CA2713337A1 (en) 2009-08-13
CA2713337C (en) 2013-12-10
CN101965615A (zh) 2011-02-02
RU2463676C2 (ru) 2012-10-10
ES2520342T3 (es) 2014-11-11
EP2240934B1 (en) 2014-08-27
RU2010136657A (ru) 2012-03-10
JP5432187B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
CN101965615B (zh) 包含多个磁畴的磁性隧道结单元
CN102017128B (zh) 包括多个垂直磁畴的磁性隧道结单元
CN101960530B (zh) 形成磁隧道结装置的方法
CN102754210B (zh) 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构
EP1579231B1 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US20180082727A1 (en) Electronic device including a semiconductor memory
CN102812553A (zh) 包含水平及垂直部分的镶嵌型磁性隧道结结构及其形成方法
CN103971726A (zh) 电压辅助的自旋转移力矩磁随机存取存储器写方案
JP2006278645A (ja) 磁気メモリ装置
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
CN1527320A (zh) 掩埋磁隧道结存储器单元和方法
CN1175501C (zh) 存储单元装置及其制法
US7061795B2 (en) Magnetic random access memory device
US11770980B2 (en) Electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant