CN102754210B - 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构 - Google Patents

具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构 Download PDF

Info

Publication number
CN102754210B
CN102754210B CN201180008990.8A CN201180008990A CN102754210B CN 102754210 B CN102754210 B CN 102754210B CN 201180008990 A CN201180008990 A CN 201180008990A CN 102754210 B CN102754210 B CN 102754210B
Authority
CN
China
Prior art keywords
top electrode
mtj
layer
storage element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180008990.8A
Other languages
English (en)
Other versions
CN102754210A (zh
Inventor
陈维川
升·H·康
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102754210A publication Critical patent/CN102754210A/zh
Application granted granted Critical
Publication of CN102754210B publication Critical patent/CN102754210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示一种磁性隧道结MTJ存储元件(300)及形成所述MTJ的方法。所述磁性隧道结MTJ存储元件包括钉扎层(206、210)、势垒层(212)、自由层(214)及复合硬掩模或顶部电极(304、306)。所述复合硬掩模/顶部电极架构经配置以提供通过所述MTJ存储元件的非均一电流路径，且由并联耦合的具有不同电阻特性的电极形成。插入于所述自由层与所述顶部电极之间的任选调谐层(302)帮助降低所述自由层的阻尼常数。

Description

具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形 成所述磁性隧道结的复合硬掩模架构
技术领域
所揭示的实施例涉及磁性隧道结(MTJ)存储元件中的复合硬掩模架构及用于创造自旋力矩驱动的MTJ的非均一电流路径的方法。
背景技术
磁阻随机存取存储器(MRAM)为使用磁性元件的非易失性存储器技术。举例来说，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当电子经过薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM还称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)及自旋动量转移(SMT-RAM)。
图1说明常规STT-MRAM位单元100。STT-MRAM位单元100包括磁性隧道结(MTJ)存储元件105、晶体管101、位线102及字线103。MTJ存储元件(例如)由通过薄的非磁性绝缘层(隧穿势垒)所分开的至少两个铁磁性层(钉扎层及自由层)形成，所述至少两个铁磁性层中的每一者可保持磁场或极化。归因于在施加到铁磁性层的偏置电压下的隧穿效应，来自所述两个铁磁性层的电子可穿透通过所述隧穿势垒。隧穿通过到自由层的自旋极化电子可将其力矩或角动量转移到自由层的磁性元件，从而影响自由层的磁性极化。
可使自由层的磁性极化反向以使得钉扎层与自由层的极性大致上对准(平行)或相反(反平行)。通过MTJ的电路径的电阻将取决于钉扎层及自由层的极化的对准而变化。可使用此电阻变化来编程和读取位单元100。STT-MRAM位单元100还包括源极线104、读出放大器108、读取/写入电路106及位线参考107。
举例来说，可编程位单元100，使得二进制值“1”与自由层的极性与钉扎层的极性平行的操作状态相关联。相应地，二进制值“0”可与两个铁磁性层之间的反平行定向相关联。因此，可通过改变自由层的极化而将二进制值写入到所述位单元。需要由流过隧穿势垒的电子产生的足够电流密度(通常以安培/厘米2进行测量)来改变自由层的极化。切换自由层的极化所需要的电流密度还称为切换电流密度。降低切换电流密度的值导致有益地降低MTJ单元的功率消耗。另外，较低的切换电流密度能够实现STT-MRAM集成电路中的较小装置尺寸及MTJ单元的相应较高密度。
切换电流密度取决于流过隧穿势垒的电子有效地将其自旋力矩转移到自由层的磁性元件的能力。引入由电子流动创造的电流路径中的非均一性可有利地导致自旋力矩的更有效转移，进而导致更有效的切换行为及较低的切换电流密度。然而，常规MTJ架构促进跨越MTJ位单元的均一电流路径。因此，需要可促进跨越MTJ位单元的非均一电流路径的架构。
发明内容
本发明的示范性实施例是针对与磁性隧道结(MTJ)及自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元相关的设备以及用于形成所述MTJ及所述STT-MRAM的方法。更明确地说，实施例涉及STT-MRAM单元的磁性隧道结(MTJ)存储元件中的复合硬掩模架构以及用于创造自旋力矩驱动的MTJ的非均一电流路径的方法。
举例来说，示范性实施例包括一种MTJ存储元件，所述MTJ存储元件包含：钉扎层、势垒层及自由层；及顶部电极，所述顶部电极形成于所述自由层的顶部上，其中所述顶部电极经配置以提供通过所述MTJ存储元件的非均一电流路径。在示范性实施例中，调谐层任选地散布于所述自由层与所述顶部电极之间。
另一示范性实施例是针对一种形成MTJ存储元件的方法，所述方法包含：形成MTJ，所述MTJ包含钉扎层、势垒层及自由层；在所述自由层上形成内部顶部电极；使用光刻及蚀刻来图案化所述内部顶部电极；及在所述内部顶部电极上形成外部顶部电极，从而包封所述内部顶部电极；蚀刻所述外部顶部电极；及将所述外部顶部电极及所述内部顶部电极用作掩模来蚀刻所述MTJ。
另一示范性实施例是针对一种磁性隧道结(MTJ)存储元件，其包含：底部导电装置，所述底部导电装置用于电耦合所述MTJ存储元件、用于保持第一极化的第一磁性装置、用以促进隧穿电流的流动的第一绝缘装置及用于保持第二极化的第二磁性装置，其中所述第二极化为可逆的；阻尼装置，其用于降低所述第二磁性装置的阻尼常数且形成于所述第二磁性装置的顶部上；内部顶部导电装置，其用于电耦合所述MTJ存储元件，所述内部顶部导电装置与所述阻尼装置邻近；及外部顶部导电装置，其用于电耦合所述MTJ存储元件，所述外部顶部导电装置定位于所述第一顶部导电装置外部且与所述内部顶部导电装置电并联。
另一示范性实施例是针对一种形成磁性隧道结(MTJ)存储元件的方法，所述方法包含：用于形成MTJ的步骤，所述MTJ包含钉扎层、势垒层及自由层；用于在所述自由层上形成内部顶部电极的步骤；用于使用光刻及蚀刻来图案化所述内部顶部电极的步骤；及用于在所述内部顶部电极上形成外部顶部电极从而包封所述内部顶部电极的步骤；用于蚀刻所述外部顶部电极的步骤；及用于将所述外部顶部电极及所述内部顶部电极用作掩模来蚀刻所述MTJ的步骤。
附图说明
呈现附图以协助描述本发明的实施例，且提供所述图式仅用于说明实施例而非对其加以限制。
图1为常规自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元阵列的说明。
图2为常规MTJ位单元的横截面图。
图3为具有复合顶部电极架构及任选调谐层的示范性MTJ位单元的横截面图。
图4展示根据图3的示范性MTJ位单元的部分的横截面及投影图。图4说明通过复合顶部电极的不同部分的电流的量值。图4还说明在根据示范性实施例的MTJ位单元的自由层内的切换活动。
图5为具有复合顶部电极的不同架构的示范性MTJ位单元提供与图4类似的信息。
图6及图7为在各种制造阶段期间MTJ位单元的横截面示意图。
图8提供用于形成具有磁性隧道结(MTJ)存储元件的存储器装置的示范性流程图。
具体实施方式
本发明的各方面在以下描述及针对本发明的特定实施例的相关图式中揭示。在不脱离本发明的范围的情况下可设计出替代实施例。另外，将不再详细描述本发明的众所周知的元件或将省略其以免混淆本发明的相关细节。
词语“示范性”在本文中用以意指“充当实例、例子或说明”。不必将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例均包括所论述的特征、优点或操作模式。本文中所使用的术语仅仅是为了描述特定实施例，且并不希望限制本发明的实施例。
如本文中所使用，单数形式“一”及“所述”既定还包括复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包含”及/或“包括”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但并不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。
所揭示的实施例认识到，跨越MTJ位单元的非均一电流路径可有利地导致较低的切换电流密度。此认识源自以下事实：将大量自旋极化电子集中于在自由层内的局部区域中导致局部区域中的较高“切换活动”。此处，切换活动是指自旋极化电子转移其自旋力矩以极化铁磁性自由层的磁性元件的过程。局部区域内的较高切换活动将动量转移到自由层内的周围区域，因此使得其能够在较少量自旋极化电子的影响下进行切换。相应地，供应到自由层的局部区域的受限高密度电流路径促进自由层中的有效切换活动。
图2展示具有跨越MTJ位单元的均一电流的常规MTJ架构的横截面图。此项技术中众所周知，电流方向被表示为与电子流动的方向相反。在图2中将说明为从金属层或位线102通过顶部电极或硬掩模层216流向自由层214。自由层214可包括单一层，且可由多层堆叠形成。图2还说明底部电极202(MTJ位单元形成于所述底部电极202上)、反铁磁性层204、包含底部钉扎层206、分隔层208及顶部钉扎层210的钉扎层，以及隧穿势垒212。层间电介质218辅助隔离MTJ位单元。
在图3中说明根据本文中所揭示教示的并入有优于常规MTJ架构的改进的示范性实施例。如图3中所说明，MTJ单元300的顶部电极可包括低电阻电极304及高电阻电极306。低电阻电极304可在高电阻电极306周围形成周围区域，如图3所示。还可在自由层214上方形成任选的调谐层302，以保护自由层214免受与工艺相关的缺陷且优化自由层214的性质。由具有低阻尼常数的材料形成的调谐层302可辅助自由层214的切换活动。如图3所示意，在示范性实施例中，可形成调谐层302以使得其与低电阻电极304、高电阻电极306及自由层214接触。或者，可形成调谐层302以使得其仅与高电阻电极306及自由层214接触。其余层可包括如先前关于图2所描述的常规布置及材料，且将不在本文中进一步描述。在本发明的后续章节中将提供用于制造示范性实施例的过程步骤。
图4A到4C说明示范性MTJ单元的相关部分的横截面图及三维投影图(俯视图)。低电阻电极304形成围绕高电阻电极306的同心外壳或层。如先前所描述，自由层214与钉扎层210之间的反平行对准可表示存储于MTJ位单元300中的二进制值“0”。图4A说明整个自由层214的极化与顶部钉扎层210的极化反平行。出于此说明的目的，假定图4A表示在(比如)时间“t0”处的初始条件，此时字线103被去激活且二进制值“0”存储于MTJ位单元300中。
相应地，图4B说明在时间“t1”处的MTJ单元300的操作，此时字线103被激活，位线102为高态有效且源极线103为低态有效。在时间t1处，因此“选择”MTJ位单元300，且起始用以写入二进制值“1”的操作。自旋极化电子从底部电极朝向自由层流动，或换句话说，电流从位线102通过低电阻电极304及高电阻电极306通过任选的调谐层302朝向自由层214流动。由于电极304及306显现为与电流平行，所以流过低电阻路径304的电流量值大于流过高电阻路径306的电流量值。
在图4A中，将自由层的从低电阻/高电流密度路径304汲取电流的部分标记为304a，且将自由层的从高电阻/低电流密度路径306汲取电流的部分标记为306a。高电流密度致使304a中的磁性元件在时间t1处切换(如在图4B中所说明，图4B展示使304a中的磁性元件的极化反向)。此反向将来自304a中的自旋极化电子的力矩转移到306a中的磁性元件。随后，在时间“t2”(＞t1)处，在从304a耦合与从高电阻路径306流入306a中的较低密度电流的相互作用下，使306a中的磁性元件的极化反向。图4C说明整个自由层214，其中其极性通过上文所描述的两步骤工艺而反向。在时间t2处，二进制值“1”被认为写入到MTJ位单元300。
所属领域的技术人员将了解，如上文所描述的具有跨越MTJ位单元的非均一电流的多步骤切换过程相较于具有均一电流的常规单步骤切换过程导致自由层中的较有效切换活动。涉及受限高密度电流路径(304)及低密度电流路径(306)的组合的多步骤切换过程使用由切换活动的第一步骤朝向切换活动的后一步骤产生的动量。单步骤切换过程并不利用由自由层214内的切换活动所产生的动量来有益地改进切换活动的效率。
图5A说明低电阻电极502形成复合电极结构的内部部分且高电阻电极504形成外部周围区域的示范性实施例。与图4A到4C中的实施例类似，低电阻/高电流密度路径502将电流供应到自由层214中标记为502a的内部区域，且高电阻/低电流密度路径504将电流供应到自由层214中标记为504a的外部区域。归因于高电流密度而致使内部区域502a中的磁性元件首先切换。除了将动量提供到504a中的磁性元件之外，流过电流路径502的高电流还导致在区域502a的外部周边中创造奥斯特(Oersted)场506，如图5B所说明。由奥斯特场效应创造的磁场进一步帮助切换较低电流密度区域504a中的磁性元件。图5C说明整个自由层214，其中其极性通过上文所描述的两步骤过程而反向。
尽管奥斯特场的效应存在于图4A到4C及图5A到5C的示范性实施例中，但归因于通过内部电极502的高电流密度路径，所述效应在图5A到5C中所说明的实施例中更显著。
下文描述用于用有益的复合硬掩模架构制造MTJ位单元的示范性实施例的方法。图6说明用于制造图4A到4C中所说明的具有内部高电阻电极306及外部高电阻电极304的示范性实施例的过程流程。使用常规技术形成包含底部电极202、AFM层204、钉扎层206、208及210、势垒层212及自由层214的MTJ。调谐层302任选地形成于自由层214的顶部上，如图6A所示。如先前所描述，调谐层302的作用是保护自由层214免受与过程相关的损坏且还降低自由层的阻尼常数。较低阻尼常数导致切换电流密度的降低。调谐层可由例如Ru、Mg、Hf、Pt、Ir、Al、Zr、V、Cu、Au、Ag、PtMn等金属或例如薄MgO等低电阻化合物形成。如此项技术中众所周知，自由层214可为由铁磁性材料形成的单一层，或可包括多层堆叠。
高电阻电极306形成于任选的调谐层302的顶部上(或如果不存在调谐层，则直接形成于自由层214的顶部上)。高电阻电极306可由例如TaOx或TiOx等电介质材料或高电阻化合物形成。光致抗蚀剂602形成于高电阻电极306的顶部上。装置接着经受例如CF4蚀刻等蚀刻过程以图案化高电阻电极306。接下来，使用可涉及氧灰化的过程来移除光致抗蚀剂602，如图6B所示。调谐层302(如果存在)保护自由层214在蚀刻及氧灰化期间免受损坏。
接下来，可使用例如CH3OH蚀刻等蚀刻过程来蚀刻调谐层302(如果存在)，如图6C所示。如果不存在调谐层，则所述过程进入下一步骤，所述下一步骤涉及沉积低电阻电极304，如图6D所示。低电阻电极304可由例如Ta或Ti等金属或例如TaNx或TiNx等低电阻化合物形成。
接下来，MTJ堆叠600经受例如CF4蚀刻等蚀刻过程以图案化所述低电阻电极，如图7A所示。还可在此阶段蚀刻调谐层302(如果存在)。或者，可不蚀刻调谐层302(如果存在)，且调谐层302可因此继续在自由层214的整个顶部部分上方形成保护层，如图7A中所说明。接下来，使用例如CH3OH蚀刻、CO/NH3蚀刻或用基于氯的气体的蚀刻等蚀刻过程来图案化MTJ堆叠600直到底部电极202，如图7B所示。接下来，沉积电介质层，如图7C所示。接着平面化并回蚀所述电介质层，且使用金属化过程来沉积金属层。金属层或位线102与低电阻电极304及高电阻电极306接触，如图7D所示。
尽管上文所描述的过程步骤涉及形成根据图4A到4C所描绘的实施例的MTJ位单元，但所属领域的技术人员将认识到，可使用具有微小修改的类似过程步骤来制造图5A到5C所描绘的具有外部高电阻电极504及内部低电阻电极502的实施例。明确地说，在图6A中所说明的步骤中，可沉积低电阻电极504而非高电阻电极306。类似地，在图6D中所说明的步骤中，可沉积高电阻电极502而非低电阻电极304。其余过程步骤可保持大致上相同。
图8为说明用于形成具有磁性隧道结(MTJ)存储元件的存储器装置的示范性方法的流程图。在802中，可形成包含钉扎层、势垒层及自由层的MTJ。在804中，可在自由层上形成任选的调谐层。在806中，在自由层或任选的调谐层上形成内部顶部电极。在808中，使用光刻及蚀刻来图案化所述内部顶部电极。在810中，在内部顶部电极上形成外部顶部电极，从而包封所述内部顶部电极。在812中蚀刻所述外部顶部电极。在814中，将外部顶部电极及内部顶部电极用作掩模来蚀刻MTJ堆叠。将了解，所述流程图不意在限制各种实施例，且仅被提供以辅助详细说明及论述所述步骤。
根据所述示范性方法，可用如本文中所揭示的复合顶部电极结构来制造MTJ存储元件。所述示范性实施例有益地促进通过MTJ位单元的非均一电流路径，所述非均一电流路径导致改进的切换行为及较低的切换电流密度。
将了解，包括本文中所描述的MTJ存储元件的存储器装置可包括于以下各者内：移动电话、便携式计算机、手持式个人通信系统(PCS)单元、例如个人数据助理(PDA)等便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。因此，实施例可适当地用在包括有源集成电路的任何装置中，所述有源集成电路包括具有如本文中所揭示的MTJ存储元件的存储器。
以上所揭示的装置及方法可设计成且可配置成存储于计算机可读媒体上的GDSII及GERBER计算机文件。这些文件又被提供到基于这些文件制造装置的制造处置器。所得产品为半导体晶片，所述半导体晶片接着被切割成半导体裸片且封装成半导体芯片。接着在上文所描述的装置中使用所述芯片。
因此，实施例可包括体现指令的机器可读媒体或计算机可读媒体，所述指令在由处理器执行时将所述处理器及任何其它协作元件转变为用于执行如由所述指令提供的本文中所描述的功能性的机器。
尽管前述揭示内容展示说明性实施例，但应注意，可在不脱离如由所附权利要求书所界定的本发明的范围的情况下对本文进行各种改变及修改。无需以任何特定次序执行根据本文中所描述的实施例的方法权利要求项的功能、步骤及/或动作。此外，尽管可能以单数形式描述或主张实施例的元件，但除非明确陈述限于单数形式，否则还预期复数形式。

Claims (30)

1.一种磁性隧道结MTJ存储元件，其包含：
垂直堆叠，其包含钉扎层、势垒层及自由层；
顶部电极，其形成于所述自由层的顶部上，其中所述顶部电极经配置以提供通过所述MTJ存储元件的非均一电流路径，其中所述顶部电极进一步包含内部顶部电极及外部顶部电极；及
调谐层，其形成于所述自由层的顶部上，其中所述调谐层散布于所述内部顶部电极与所述自由层之间，使得所述外部顶部电极与所述调谐层的侧壁部分及所述自由层的上部部分接触，从而包封所述调谐层。
2.根据权利要求1所述的MTJ存储元件，其中所述内部顶部电极的电阻小于所述外部顶部电极的电阻。
3.根据权利要求1所述的MTJ存储元件，其中所述内部顶部电极的电阻大于所述外部顶部电极的电阻。
4.根据权利要求1所述的MTJ存储元件，其中所述自由层包含多个磁性层。
5.根据权利要求1所述的MTJ存储元件，其中所述MTJ存储元件集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
6.根据权利要求1所述的MTJ存储元件，其中所述MTJ存储元件集成到存储器装置中。
7.根据权利要求6所述的MTJ存储元件，其中所述存储器装置为自旋转移力矩磁阻随机存取存储器STT-MRAM装置，且其中所述STT-MRAM集成于至少一个半导体裸片中。
8.根据权利要求1所述的MTJ存储元件，其中所述内部顶部电极的电阻小于所述外部顶部电极的电阻。
9.根据权利要求1所述的MTJ存储元件，其中所述内部顶部电极的电阻大于所述外部顶部电极的电阻。
10.根据权利要求1所述的MTJ存储元件，其中所述调谐层由金属材料、低电阻化合物或高电阻化合物中的至少一者形成。
11.根据权利要求1所述的MTJ存储元件，其中所述MTJ存储元件集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
12.根据权利要求1所述的MTJ存储元件，其中所述MTJ存储元件为自旋转移力矩磁阻随机存取存储器STT-MRAM的一部分。
13.一种形成磁性隧道结MTJ存储元件的方法，所述方法包含：
形成MTJ，所述MTJ包含钉扎层、势垒层及自由层；
在所述自由层上形成调谐层和内部顶部电极，其中所述调谐层散布于所述内部顶部电极与所述自由层之间；
使用光刻及蚀刻来图案化所述内部顶部电极；
在所述内部顶部电极上形成外部顶部电极，使得所述外部顶部电极与所述调谐层的侧壁部分及所述自由层的上部部分接触，从而包封所述内部顶部电极；
蚀刻所述外部顶部电极；及
将所述外部顶部电极及所述内部顶部电极用作掩模来蚀刻所述MTJ。
14.根据权利要求13所述的方法，其中由低电阻材料形成所述内部顶部电极，且由高电阻材料形成所述外部顶部电极。
15.根据权利要求13所述的方法，其中由高电阻材料形成所述内部顶部电极，且由低电阻材料形成所述外部顶部电极。
16.根据权利要求13所述的方法，其中将存储器装置集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
17.根据权利要求13所述的方法，其中所述存储器装置为自旋转移力矩磁阻随机存取存储器STT-MRAM。
18.根据权利要求13所述的方法，其中由低电阻材料形成所述内部顶部电极，且由高电阻材料形成所述外部顶部电极。
19.根据权利要求13所述的方法，其中由高电阻材料形成所述内部顶部电极，且由低电阻材料形成所述外部顶部电极。
20.根据权利要求13所述的方法，其中由金属材料、低电阻化合物或高电阻化合物中的至少一者形成所述调谐层。
21.一种具有磁性隧道结MTJ存储元件的存储器装置，其包含：
垂直堆叠，其包含用于电耦合所述MTJ存储元件的底部导电装置、用于保持第一极化的第一磁性装置、用以促进隧穿电流的流动的第一绝缘装置及用于保持第二极化的第二磁性装置，其中所述第二极化为可逆的；
顶部导电装置，其形成于所述第二磁性装置的顶部上，其中所述顶部导电装置经配置以提供通过所述MTJ存储元件的非均一电流路径，且其中所述顶部导电装置进一步包含内部顶部导电装置及外部顶部导电装置；以及
阻尼装置，其用于降低所述第二磁性装置的阻尼常数且形成于所述第二磁性装置的顶部上，其中所述阻尼装置散布于所述内部顶部导电装置与所述第二磁性装置之间，使得所述外部顶部导电装置与所述阻尼装置的侧壁部分及所述第二磁性装置的上部部分接触，从而包封所述阻尼装置。
22.根据权利要求21所述的存储器装置，其中所述内部顶部导电装置的电阻大于所述外部顶部导电装置的电阻。
23.根据权利要求21所述的存储器装置，其中所述外部顶部导电装置的电阻大于所述内部顶部导电装置的电阻。
24.根据权利要求21所述的存储器装置，其中所述存储器装置集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
25.根据权利要求21所述的存储器装置，其中所述存储器装置为自旋转移力矩磁阻随机存取存储器STT-MRAM。
26.一种形成具有磁性隧道结MTJ存储元件的存储器装置的方法，所述方法包含：
用于形成MTJ的步骤，所述MTJ包含钉扎层、势垒层及自由层；
用于在所述自由层上形成调谐层和内部顶部电极的步骤，其中所述调谐层散布于所述内部顶部电极与所述自由层之间；
用于使用光刻及蚀刻来图案化所述内部顶部电极的步骤；
用于在所述内部顶部电极上形成外部顶部电极使得所述外部顶部电极与所述调谐层的侧壁部分及所述自由层的上部部分接触从而包封所述内部顶部电极的步骤；
用于蚀刻所述外部顶部电极的步骤；及
用于将所述外部顶部电极及所述内部顶部电极用作掩模来蚀刻所述MTJ的步骤。
27.根据权利要求26所述的方法，其中由低电阻材料形成所述内部顶部电极，且由高电阻材料形成所述外部顶部电极。
28.根据权利要求26所述的方法，其中由高电阻材料形成所述内部顶部电极，且由低电阻材料形成所述外部顶部电极。
29.根据权利要求26所述的方法，其中将所述存储器装置集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
30.根据权利要求26所述的方法，其中所述存储器装置为自旋转移力矩磁阻随机存取存储器STT-MRAM。
CN201180008990.8A 2010-01-14 2011-01-14 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构 Active CN102754210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/687,426 US8513749B2 (en) 2010-01-14 2010-01-14 Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US12/687,426 2010-01-14
PCT/US2011/021376 WO2011088375A2 (en) 2010-01-14 2011-01-14 Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction

Publications (2)

Publication Number Publication Date
CN102754210A CN102754210A (zh) 2012-10-24
CN102754210B true CN102754210B (zh) 2017-05-03

Family

ID=43857643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008990.8A Active CN102754210B (zh) 2010-01-14 2011-01-14 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构

Country Status (9)

Country Link
US (1) US8513749B2 (zh)
EP (2) EP3048647A1 (zh)
JP (1) JP5697271B2 (zh)
KR (1) KR101382521B1 (zh)
CN (1) CN102754210B (zh)
BR (1) BR112012017265B1 (zh)
ES (1) ES2842966T3 (zh)
TW (1) TWI501225B (zh)
WO (1) WO2011088375A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
KR101617113B1 (ko) * 2011-12-20 2016-04-29 인텔 코포레이션 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US9166146B2 (en) * 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US9779794B2 (en) * 2014-03-26 2017-10-03 Intel Corporation Techniques for forming spin-transfer torque memory (STTM) elements having annular contacts
WO2015147855A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
WO2017090739A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
EP3563434A4 (en) * 2016-12-30 2020-07-01 INTEL Corporation DEVICES WITH VERTICAL SPINDLE TORQUE MEMORY (PSTTM) WITH INCREASED STABILITY AND METHOD FOR SHAPING THEM
WO2018125221A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced perpendicular anisotropy and methods to form same
US10056430B1 (en) * 2017-10-25 2018-08-21 Sandisk Technologies Llc MRAM with voltage dependent in-plane magnetic anisotropy
CN111816224B (zh) * 2019-04-11 2024-03-12 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11428758B2 (en) * 2019-08-27 2022-08-30 Western Digital Technologies, Inc. High sensitivity TMR magnetic sensor
US11493573B2 (en) * 2019-08-27 2022-11-08 Western Digital Technologies, Inc. Magnetic sensor with dual TMR films and the method of making the same
US11385305B2 (en) * 2019-08-27 2022-07-12 Western Digital Technologies, Inc. Magnetic sensor array with dual TMR film
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
US11087811B1 (en) 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3657875B2 (ja) * 2000-11-27 2005-06-08 Ｔｄｋ株式会社 トンネル磁気抵抗効果素子
JP3934881B2 (ja) * 2001-02-01 2007-06-20 株式会社東芝 垂直通電型磁気抵抗効果素子、垂直通電型磁気抵抗効果ヘッドおよび磁気記録再生装置
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
JP5103259B2 (ja) * 2008-04-22 2012-12-19 ルネサスエレクトロニクス株式会社 磁気記憶素子及び磁気記憶装置
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow

Also Published As

Publication number Publication date
JP5697271B2 (ja) 2015-04-08
TW201140580A (en) 2011-11-16
KR101382521B1 (ko) 2014-04-07
EP2524396B1 (en) 2020-10-14
US20110169112A1 (en) 2011-07-14
EP2524396A2 (en) 2012-11-21
EP3048647A1 (en) 2016-07-27
KR20120127452A (ko) 2012-11-21
ES2842966T3 (es) 2021-07-15
BR112012017265A2 (pt) 2017-10-10
WO2011088375A2 (en) 2011-07-21
CN102754210A (zh) 2012-10-24
US8513749B2 (en) 2013-08-20
BR112012017265B1 (pt) 2020-10-13
JP2013517630A (ja) 2013-05-16
TWI501225B (zh) 2015-09-21
WO2011088375A3 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
CN102754210B (zh) 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US10043967B2 (en) Self-compensation of stray field of perpendicular magnetic elements
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
TWI395356B (zh) 使用保護側壁鈍化之磁性元件
KR101659106B1 (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
KR102399342B1 (ko) 메모리 장치 및 그 제조 방법
JP5648940B2 (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
US8786040B2 (en) Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
CN104813470B (zh) 电场增强型自旋转移扭矩存储器(sttm)器件
CN102823008A (zh) 磁性隧道结存储元件及其制造方法
US20140217487A1 (en) Stt-mram and method of manufacturing the same
CN105702699A (zh) 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
JP4926374B2 (ja) マグネチックラムのｍｔｊセル形成方法
JP2006278645A (ja) 磁気メモリ装置
JP2008282940A (ja) 磁気記憶装置の製造方法
CN107017275B (zh) 磁存储装置
JP2006156685A (ja) 記憶素子及びメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant