CN102823008A - 磁性隧道结存储元件及其制造方法 - Google Patents

磁性隧道结存储元件及其制造方法 Download PDF

Info

Publication number
CN102823008A
CN102823008A CN2011800160946A CN201180016094A CN102823008A CN 102823008 A CN102823008 A CN 102823008A CN 2011800160946 A CN2011800160946 A CN 2011800160946A CN 201180016094 A CN201180016094 A CN 201180016094A CN 102823008 A CN102823008 A CN 102823008A
Authority
CN
China
Prior art keywords
layer
mtj
memory element
mtj memory
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800160946A
Other languages
English (en)
Inventor
陈维川
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102823008A publication Critical patent/CN102823008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

揭示用于形成磁性隧道结MTJ存储元件的方法及所形成的MTJ存储元件。所述MTJ存储元件包括MTJ堆叠，所述MTJ堆叠具有钉扎层堆叠、势垒层及自由层。在所述自由层上形成调整层，使得所述自由层经保护不受工艺相关损坏。在所述调整层上形成顶部电极，且利用所述顶部电极作为掩模来蚀刻所述调整层及所述自由层。接着形成间隔件层，其囊封所述顶部电极、所述调整层及所述自由层。蚀刻所述间隔件层及所述MTJ堆叠的剩余部分。在所述间隔件层及所述MTJ堆叠上沉积保护性覆盖层。特定来说，所述调整层在光致抗蚀剂移除过程期间保护所述自由层不受氧灰化。

Description

磁性隧道结存储元件及其制造方法
技术领域
所揭示实施例涉及可用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元中的磁性隧道结(MTJ)存储元件，且涉及制造磁性隧道结(MTJ)存储元件的方法。
背景技术
磁阻随机存取存储器(MRAM)为使用磁性元件的非易失性存储器技术。举例来说，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当电子传递穿过一薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM也被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)及自旋动量转移(SMT-RAM)。
图1说明常规STT-MRAM位单元100。STT-MRAM位单元100包括磁性隧道结(MTJ)存储元件105、晶体管101、位线102及字线103。MTJ存储元件由(例如)由薄的非磁性绝缘层(隧穿势垒)分开的至少两个铁磁层(钉扎层及自由层)形成，所述铁磁层中的每一者可保持磁场或极化。来自所述两个铁磁层的电子归因于在施加到铁磁层的偏置电压下的隧穿效应而可穿透隧穿势垒。自由层的磁极化可颠倒以使得钉扎层与自由层的极性实质上对准或相反。穿过MTJ的电路径的电阻将取决于钉扎层及自由层的极化的对准而变化。电阻的此变化可用于编程且读取位单元100。STT-MRAM位单元100还包括源极线104、读出放大器108、读取/写入电路106及位线参考107。所属领域的技术人员将了解，存储器单元100的操作及构造仅作为实例而提供。
参看图2A到2C，常规MTJ存储元件大体上通过首先图案化底部固定层、形成单镶嵌、沉积隧穿势垒/自由层/顶部电极堆叠，及执行化学机械抛光(CMP)步骤形成。举例来说，在IEDM会议录(2005)的M·细见(M.Hosomi)等人的“具有自旋转移力矩磁阻磁化切换的新颖非易失性存储器：Spin-RAM(A Novel Nonvolatile Memory with SpinTransfer Torque Magnetoresistive Magnetization Switching:Spin-RAM)”中提供额外细节，所述文献以全文引用的方式并入本文中。
举例来说，如图3中所示，常规MTJ存储元件大体上形成于例如Si衬底的底部电极302上。一个或一个以上晶种层(图中未绘示)可形成于底部电极302上。反铁磁(AFM)层304首先形成于底部电极302上，且接着第一铁磁层形成于AFM层的顶部上。第一铁磁层用固定磁化进行“钉扎”以形成钉扎层。钉扎层可包括一个或一个以上层，例如，底部钉扎层306、通常由例如钌等非磁性金属形成的耦合层308，及顶部钉扎层310。隧穿势垒层312由例如金属氧化物等绝缘体形成于钉扎层的顶部上。自由层314由第二铁磁层直接形成于隧穿势垒312的顶部上。顶部电极或硬掩模层316(例如，钽)形成于自由层314的顶部上。
接下来，MTJ堆叠300在真空中经受磁性退火工艺。接着使用光刻技术将图案施加到MTJ堆叠。光致抗蚀剂(图3中未展示)形成于硬掩模层316的顶部上。经图案化单元大小可大于最终大小。上述层中的每一者可包含一个或一个以上层或薄膜。
接下来，使用例如反应式离子蚀刻等蚀刻工艺蚀刻MTJ堆叠300。蚀刻工艺包括修整光致抗蚀剂的大小、图案化硬掩模316、移除光致抗蚀剂、蚀刻自由层314、蚀刻势垒层312、蚀刻钉扎层306、308及310，及蚀刻钉扎层AFM 304。接下来，沉积钝化层以保护MTJ存储元件及层间电介质(ILD)绝缘体层318。可能需要组合堆叠连同低沉积温度一起以保护MTJ且促进MTJ与ILD之间的粘附。最终，执行平坦化及金属化。
MTJ堆叠300在蚀刻工艺期间归因于蚀刻副产物的再沉积而易受损坏。涉及光致抗蚀剂的移除的步骤可包括例如氧灰化等工艺。氧灰化可在光致抗蚀剂移除工艺期间引起对硬掩模层316的损坏。氧灰化也可引起对自由层314的侧壁的上部部分320的损坏。如上所述，蚀刻工艺从蚀刻MTJ堆叠300顶部的硬掩模层316朝向蚀刻堆叠底部的钉扎层进行。当蚀刻工艺沿MTJ堆叠更深地进展时，可引起对自由层314的侧壁322的损坏。当蚀刻工艺进一步沿堆叠进行时，也可能影响势垒层312的侧壁的上部部分324及下部部分326。
由于一些蚀刻副产物可能导电，因此归因于这些蚀刻副产物的再沉积的对MTJ的侧壁的损坏可能导致泄漏路径，借此减小MTJ的磁阻(MR)比。这些工艺相关的损坏可导致显著较低的产量。存在对保护MTJ不受在制造工艺期间所引起的损坏的技术的需要。
发明内容
本发明的示范性实施例是针对用于形成MTJ存储装置的方法及从所述方法形成的装置。MTJ存储元件可包括于自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元及各种其它电装置中。
举例来说，示范性实施例可包括形成具有自由层、势垒层及钉扎层的磁性隧道结(MTJ)存储元件的方法，所述方法包含：在自由层上形成调整层；在调整层上形成顶部电极；图案化且蚀刻所述顶部电极；利用顶部电极作为掩模来蚀刻调整层及自由层；以间隔件层囊封调整层、自由层及顶部电极的至少一部分；蚀刻MTJ的势垒层及钉扎层；及在间隔件层、势垒层及钉扎层上沉积保护性覆盖层。
另一实施例可包括一种磁性隧道结(MTJ)存储元件，所述MTJ存储元件包含：MTJ堆叠，其包括自由层、势垒层及钉扎层；调整层，其形成于自由层上；顶部电极，其形成于调整层上；间隔件层，其囊封顶部电极的至少一部分、调整层及自由层；及保护性覆盖层，其形成于间隔件层及MTJ堆叠上。
另一实施例可包括形成具有自由层、势垒层及钉扎层的磁性隧道结(MTJ)存储元件的方法，所述方法包含：用于在自由层上形成调整层的步骤；用于在调整层上形成顶部电极的步骤；用于图案化且蚀刻顶部电极的步骤；用于利用顶部电极作为掩模来蚀刻调整层及自由层的步骤；用于以间隔件层囊封调整层、自由层及顶部电极的至少一部分的步骤；用于蚀刻MTJ的势垒层及钉扎层的步骤；及用于在间隔件层、势垒层及钉扎层上沉积保护性覆盖层的步骤。
另一实施例可包括一种磁性隧道结(MTJ)存储元件，所述MTJ存储元件包含：MTJ堆叠，其包含用于保持第一极化的第一磁性装置、用于启用隧穿电流的流动的第一绝缘装置及用于保持第二极化的第二磁性装置，其中所述第二极化是可逆的；第一保护性装置，其用于保护第二磁性装置的侧壁部分及上部部分不受工艺相关损坏，所述第一保护性装置沿第二磁性装置的侧壁部分及上部部分安置；及第二保护性装置，其用于保护第一磁性装置及第一绝缘装置不受工艺相关损坏，所述第二保护性装置与第一磁性装置及第一绝缘装置接触。
附图说明
随附图式经呈现以辅助描述本发明的实施例且仅提供用于说明实施例而非对其加以限制。
图1说明常规自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元阵列。
图2A为常规STT-MRAM单元的横截面图。
图2B为根据图2A的常规STT-MRAM单元的一部分的放大。
图2C为根据图2A的常规MTJ单元的放大。
图3为常规MTJ堆叠的示意性横截面图，其说明易受工艺相关损坏的MTJ堆叠的部分。
图4说明用于保护MTJ堆叠不受工艺相关损坏的常规技术。
图5A到5D为在制造初始阶段期间的示范性MTJ堆叠的示意性横截面图。
图6A到6D为在制造中间阶段期间的示范性MTJ堆叠的示意性横截面图。
图7A到7D为在制造最终阶段期间的示范性MTJ堆叠的示意性横截面图。
图8为说明示范性方法的流程图。
具体实施方式
本发明的方面揭示于以下描述及针对本发明的特定实施例的相关图式中。在不脱离本发明的范围的情况下可设计替代实施例。另外，本发明的众所周知的元件将不加以详细描述或将加以省略以便不混淆本发明的相关细节。
词语“示范性”在本文中用于表示“充当实例、例子或说明”。不必将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包括所论述的特征、优点或操作模式。本文中所使用的术语仅用于描述特定实施例的目的且既定不限制本发明的实施例。
在本文中使用时，单数形式“一”及“所述”既定也包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包含”及/或“包括”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。
所揭示的实施例认识到，通过常规方法，可能难以保护硬掩模层316、MTJ堆叠300的侧壁、且特定来说自由层314的上部部分320及侧壁322以及隧穿势垒312的上部部分324及下部部分326不受工艺相关的损坏。现有技术不提供用于保护MTJ不受至少所有以上所述的工艺相关的损坏的有效解决方案。举例来说，阿瑟法(Assefa)等人的美国专利申请公开案第US 2008/0211055 A1(2008)号“在集成电路中利用侧壁间隔件特征来形成磁性隧道结(Utilizing Sidewall Spacer Features to Form Magnetic Tunnel Junctions inan Integrated Circuit)”至少未能提供对图4中所说明的潜在损坏的有效补救方法。
如图4中所示，自由层120的现有技术上部部分320在移除光致抗蚀剂150及蚀刻硬掩模140的工艺期间遭受损坏。阿瑟法等人所描述的侧壁间隔件160S产生一锥形掩蔽特征，所述锥形掩蔽特征据称帮助避免归因于在蚀刻工艺期间在硬掩模层140上的副产物再沉积的损坏。然而，如图4中所示，侧壁间隔件形成不足以保护自由层120的上部部分320不受损坏。此外，阿瑟法等人不提供用于在蚀刻MTJ堆叠期间保护自由层120的侧壁322及势垒130的侧壁402以及钉扎层110不受损坏的任何解决方案。
本文中所论述的示范性实施例有益地允许保护MTJ堆叠不受至少以上所述的工艺相关的损坏，借此在制造MTJ中产生高产量。举例来说，将调整层引入于自由层314与硬掩模层316之间以在光致抗蚀剂移除期间保护自由层不受归因于氧灰化的损坏。又，根据实施例，形成一个或一个以上间隔件层以在隧穿势垒312及钉扎层堆叠的蚀刻工艺期间保护自由层314的侧壁。此外，根据实施例，形成覆盖层以在蚀刻工艺之后修复MTJ且保护经图案化(经蚀刻)MTJ不受自然氧化。
另外，根据实施例，MTJ的隧穿势垒未遭受灰化及清洁工艺。此外，与常规技术相比，所述实施例提供较大平面面积(在MTJ堆叠的俯视图中，沿一平面的面积)的钉扎层，这减小了钉扎层对自由层314的杂散场影响。
参看图5到7，现将描述有效地制造减少工艺相关损坏的MTJ的方法的示范性实施例。
图5A到5D展示根据示范性实施例的形成有散置于自由层514与硬掩模层(顶部电极)516之间的调整层515的磁性隧道结的示意图。在如本文中先前所描述的MTJ的制造过程中，在形成自由层514的步骤之后且在形成硬掩模层516的步骤之前形成调整层515。调整层515的有益作用包括保护自由层514在光致抗蚀剂528移除工艺期间不受氧灰化，且在蚀刻硬掩模层516期间不受蚀刻副产物的再沉积的影响。调整层515优选可由具有高氧化可能性的材料形成，以使得其可在与氧交互作用时容易地形成氧化物。可用于形成调整层515的材料的实例包括AlOx、MgO、Al、Mg、Si、Pt、Ti、Tb、Gd、Zr、Ir、Cr、Cu、Mn、Mo、Ta、Hf及Ru。
如图5A到5D中所示，保护性调整层515形成于自由层514的顶部上。接着使用蚀刻工艺图案化光致抗蚀剂层528及硬掩模层516，如图5A中所示。蚀刻工艺可包括化学品，例如，CF4、氟基气体或氯基气体。下一步骤包括使用例如氧灰化的工艺移除光致抗蚀剂层528，如图5B中所示。调整层515保护自由层514在如上所述的图案化及氧灰化的工艺步骤期间不受损坏。接着图案化调整层515及自由层514，如图5C中所示。图案化工艺可包括使用例如CH3OH、CO/NH3或氯基气体的化学品。图5D说明已经历如上所描述且图5A到5C中所说明的处理步骤的MTJ堆叠500。应了解，提供MTJ堆叠的各层仅用于说明且并非用于限制。可添加额外层，及/或若干层可经移除或组合且可包含不同于所说明的材料的材料。
接下来，如图6A中所示，一个或一个以上间隔件层602、604及钝化层606形成于MTJ堆叠500上。根据包括形成于MTJ堆叠500的顶部上的两个间隔件层的示范性实施例，所述两个间隔件层602及604可由相同材料或不同材料形成。在本发明的以下部分中将进一步论述包括单一间隔件层(例如602)及双间隔件层(例如602及604)的实施例。钝化层606形成于间隔件层602、604的顶部上。钝化层606可由例如SiN的材料形成，且可提供增强间隔件层602及604的侧壁的厚度的益处，且还在例如蚀刻的工艺步骤期间保护间隔件层602及604。最初，应注意，在图6中所说明的示范性实施例中，间隔件层602、604及钝化层606围绕硬掩模层516及自由层514形成保护性层。图4中所说明的现有技术间隔件160S不提供用于自由层514的侧壁322的保护性层。
接下来，图6A的实施例经受使用例如CF4蚀刻、通过氟基气体的蚀刻或通过氯基气体的蚀刻等工艺的蚀刻。最初，间隔件层602、604及钝化层606在此工艺期间保护硬掩模层516、调整层515及自由层514的侧壁，如图6B中所说明。在使用例如CF4蚀刻等工艺进一步图案化钝化层606及间隔件层602及604后，间隔件层602及604即刻保持为围绕硬掩模层516、调整层515及自由层514的侧壁的保护性层，如图6C中所示。接着使用例如CH3OH蚀刻、CO/NH3蚀刻或通过氯基气体的蚀刻等蚀刻工艺图案化势垒层512、钉扎层堆叠及反铁磁层504以形成图6D中所示的MTJ堆叠600。一般所属领域的技术人员应了解，在以上所述的工艺步骤期间保护自由层514不受工艺相关的损坏。
由于间隔件层602及604在以上所述的蚀刻工艺期间保持为围绕自由层514的侧壁的保护性层，因此隧穿势垒512、钉扎层堆叠及AFM层504的平面面积在蚀刻后可大于至少自由层514的平面面积，如图6D中所说明。因此，一般所属领域的技术人员应了解，势垒层512的上部部分324及下部部分326经保护不受损坏，且不受CH3OH蚀刻工艺影响。虽然其它布置是可能的，但图6D的所说明实施例可提供额外优点，例如改善的磁性稳定性。此外，钉扎层的平面面积越大，杂散场对自由层514的影响越小。自由层514的平面面积控制着MTJ堆叠600的有效电阻特性。因此，对隧穿势垒512及钉扎层堆叠(其具有较大平面面积)的侧壁的工艺相关损坏(如果存在)不会显著影响MTJ堆叠600的适当功能运行。
如上所提及，示范性实施例可包括由不同材料形成的两个间隔件层602及604。“内”间隔件层602可由金属形成，所述金属可为磁性或非磁性的。由金属材料如此形成的间隔件层602可在蚀刻后有利地用于修复自由层514的侧壁322的功能。“外”间隔件层604可由绝缘体形成，且可在蚀刻工艺期间有利地用于保护自由层514的侧壁322的功能。包括金属内间隔件层602及绝缘体外间隔件层604的此“双”间隔件结构可进一步改善切换均匀性且增强MTJ的热稳定性。
双间隔件实施例的内间隔件层602可由例如CoFeB、CoFe、NiFe、Co、Fe、Ni、TbFe、TbCo、TbCoFe、GdFe、GdCo、FePt、CoPt及CoCrPt的磁性金属及例如Al、Mg、Si、Pt、Ti、Tb、Gd、Zr、Ir、Cr、Cu、Mn、Mo、Ta、Hf及Ru的非磁性金属形成。双间隔件实施例的外间隔件层604可包括例如SiNx、SiOx、SiON、AlOx、MgO、TaOx及TiOx的绝缘体材料。
又一示范性实施例可包括单一间隔件层(例如602)或由相同材料形成的多个间隔件层。包括单一间隔件层的方法包括至少对现有技术的改善，所述改善在于间隔件层延伸到且完全覆盖自由层514的侧壁322，而常规间隔件层(例如图4中的160S)不保护自由层514的侧壁322。如上所述的单一间隔件层可由与调整层515相同的材料形成。
如图7A中所示，工艺可继续，且包括在MTJ堆叠600上沉积覆盖层。覆盖层类似于钝化层606，且可由例如SiN、SiON、MgO、TaOx及AlOx的材料形成。覆盖层的功能是围绕经蚀刻MTJ堆叠600提供保护性及修复性覆盖。ILD层718沉积于覆盖层702的顶部上，如图7B中所示。下一步骤包括平坦化及回蚀ILD层518及覆盖层702以使得顶部电极或硬掩模层516能够连接到金属层，如图7C中所示。接下来执行金属化，其中金属层704沉积于MTJ堆叠的顶部上，以使得金属层704与顶部电极或硬掩模层516接触。图7D中说明作为以上工艺步骤的结果得到的MTJ堆叠700。
根据示范性方法，可没有或以减少的MTJ制造的常规方法所常见的工艺相关损坏来制造MTJ存储元件。如上所解释，示范性实施例在蚀刻工艺期间有益地保护自由层514的侧壁上部部分320及侧壁322以及势垒层512的上部部分324及下部部分326不受损坏。大体来说，示范性实施例在制造期间保护MTJ堆叠700不受工艺相关的损坏。
另外，根据实施例，势垒层512、钉扎层堆叠及底部电极或AFM层504的平面面积大于自由层514的平面面积，这提供改善的磁性稳定性及杂散场对MTJ操作的减小的影响。
应了解，实施例包括用于执行本文中所揭示的工艺、功能及/或算法的各种方法。举例来说，如图8中所说明，实施例可包括形成具有自由层、势垒层及钉扎层的磁性隧道结(MTJ)存储元件的方法。所述方法可包括在自由层上形成调整层(框802)以保护自由层，如上所论述。可在调整层上形成顶部电极(框804)。可图案化且蚀刻顶部电极(框806)。可利用顶部电极作为掩模来蚀刻调整层及自由层(框808)。可以间隔件层囊封调整层及自由层以及顶部电极的至少一部分(框810)。可蚀刻MTJ的势垒层及钉扎层(框812)。接着，可在间隔件层(已覆盖调整层及自由层)、势垒层及钉扎层(及MTJ堆叠的任何剩余层)上沉积保护性覆盖层(框814)。
应了解，包括本文中所描述的MTJ存储元件的存储器装置可包括于以下各物内：移动电话、便携式计算机、手持型个人通信系统(PCS)单元、例如个人数据助理(PDA)的便携式数据单元、具有GPS能力的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。因此，本发明的实施例可适当地用于包括有源集成电路(包括具有如本文中所揭示的MTJ存储元件的存储器)的任何装置中。
此外，应了解，各种存储器装置可包括如本文中所揭示的MTJ存储元件的阵列。另外，本文中所揭示的MTJ存储元件可用于例如逻辑电路的各种其它应用中。因此，尽管以上揭示内容的部分论述独立MTJ存储元件，但应了解，各种实施例可包括MTJ存储元件集成到的装置。
以上所揭示的装置及方法可加以设计且可配置成存储于计算机可读媒体上的GDSII及GERBER计算机文件。这些文件又被提供给基于这些文件制造装置的制造处置者。所得产品为半导体晶片，所述半导体晶片接着切割为半导体裸片且封装到半导体芯片中。接着将所述芯片用于上文所描述的装置中。
因此，实施例可包括体现指令的机器可读媒体或计算机可读媒体，所述指令在由一处理器执行时将所述处理器及任何其它协作元件转变为用于执行如由所述指令提供的本文中所描述的功能性的机器。
虽然以上揭示内容展示说明性实施例，但应注意，可在不脱离如由随附权利要求书界定的本发明的范围的情况下对其作出各种改变及修改。无需以任何特定次序执行根据本文中所描述的实施例的方法项的功能、步骤及/或动作。此外，尽管可能以单数形式描述或主张所述实施例的元件，但除非明确陈述限于单数形式，否则也预期复数形式。

Claims (44)

1.一种形成具有自由层、势垒层及钉扎层的磁性隧道结MTJ存储元件的方法，所述方法包含：
在所述自由层上形成调整层；
在所述调整层上形成顶部电极；
图案化且蚀刻所述顶部电极；
利用所述顶部电极作为掩模来蚀刻所述调整层及所述自由层；
以间隔件层囊封所述调整层、所述自由层及所述顶部电极的至少一部分；
蚀刻所述MTJ的所述势垒层及钉扎层；及
在所述间隔件层、势垒层及钉扎层上沉积保护性覆盖层。
2.根据权利要求1所述的方法，其中所述间隔件层包含内间隔件层及外间隔件层。
3.根据权利要求2所述的方法，其中所述内间隔件层是由金属材料形成。
4.根据权利要求2所述的方法，其中所述外间隔件层是由绝缘材料形成。
5.根据权利要求1所述的方法，其中所述MTJ进一步包括邻近于所述钉扎层的反铁磁层，且其中所述保护性层覆盖所述反铁磁层。
6.根据权利要求1所述的方法，其中图案化所述顶部电极包含利用氧灰化移除光致抗蚀剂。
7.根据权利要求6所述的方法，其中所述调整层在所述自由层的上部部分上形成保护性层，使得所述自由层的所述上部部分经保护不受氧灰化。
8.根据权利要求1所述的方法，其中所述势垒层的平面面积大于所述自由层的平面面积。
9.根据权利要求1所述的方法，其中所述MTJ进一步包括反铁磁层，且其中所述钉扎层堆叠及所述反铁磁层的平面面积大于所述自由层的平面面积。
10.根据权利要求1所述的方法，其中所述钉扎层堆叠包含底部钉扎层、耦合层及顶部钉扎层。
11.根据权利要求1所述的方法，其进一步包含：
移除所述保护性层的一部分以暴露所述顶部电极的一部分。
12.一种磁性隧道结MTJ存储元件，其包含：
MTJ堆叠，其包括自由层、势垒层及钉扎层；
调整层，其形成于所述自由层上；
顶部电极，其形成于所述调整层上；
间隔件层，其囊封所述顶部电极的至少一部分、所述调整层及所述自由层；及
保护性覆盖层，其形成于所述间隔件层及所述MTJ堆叠上。
13.根据权利要求12所述的MTJ存储元件，其中所述间隔件层包含内间隔件层及外间隔件层。
14.根据权利要求13所述的MTJ存储元件，其中所述内间隔件层是由金属材料形成。
15.根据权利要求14所述的MTJ存储元件，其中所述金属材料为磁性的。
16.根据权利要求14所述的MTJ存储元件，其中所述金属材料为非磁性的。
17.根据权利要求13所述的MTJ存储元件，其中所述外间隔件层是由绝缘材料形成。
18.根据权利要求12所述的MTJ存储元件，其中所述MTJ堆叠进一步包括邻近于所述钉扎层的反铁磁层。
19.根据权利要求12所述的MTJ存储元件，其中所述势垒层的平面面积大于所述自由层的平面面积。
20.根据权利要求12所述的MTJ存储元件，其中所述钉扎层的平面面积大于所述自由层的平面面积。
21.根据权利要求12所述的MTJ存储元件，其中所述钉扎层包括底部钉扎层、耦合层及顶部钉扎层。
22.根据权利要求12所述的MTJ存储元件，其中所述顶部电极的至少一部分从所述间隔件层及所述保护性覆盖层暴露。
23.根据权利要求12所述的MTJ存储元件，其中所述MTJ存储元件集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、移动电话、便携式计算机、手持型个人通信系统PCS单元、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
24.根据权利要求12所述的MTJ存储元件，其中所述MTJ存储元件集成到包含多个MTJ存储元件的存储器阵列中。
25.一种磁性隧道结MTJ存储元件，其包含：
MTJ堆叠，其包含用于保持第一极化的第一磁性装置、用于启用隧穿电流的流动的第一绝缘装置及用于保持第二极化的第二磁性装置，其中所述第二极化是可逆的；
第一保护性装置，其用于保护所述第二磁性装置的侧壁部分及上部部分不受工艺相关损坏，所述第一保护性装置沿所述第二磁性装置的所述侧壁部分及所述上部部分安置；及
第二保护性装置，其用于保护所述第一磁性装置及所述第一绝缘装置不受工艺相关损坏，所述第二保护性装置与所述第一磁性装置及所述第一绝缘装置接触。
26.根据权利要求25所述的MTJ存储元件，其中所述第一保护性装置包含内保护性装置及外保护性装置。
27.根据权利要求26所述的MTJ存储元件，其中所述内保护性装置是由金属材料形成。
28.根据权利要求26所述的MTJ存储元件，其中所述外保护性装置是由绝缘材料形成。
29.根据权利要求25所述的MTJ存储元件，其中所述第一绝缘装置的平面面积大于所述第二磁性装置的平面面积。
30.根据权利要求25所述的MTJ存储元件，其中所述第一磁性装置的平面面积大于所述第二磁性装置的平面面积。
31.根据权利要求25所述的MTJ存储元件，其中所述第一磁性装置包含底部磁性装置、耦合装置及顶部磁性装置。
32.根据权利要求25所述的MTJ存储元件，其中所述MTJ存储元件集成到电子装置中，所述电子装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、移动电话、便携式计算机、手持型个人通信系统PCS单元、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
33.根据权利要求25所述的MTJ存储元件，其中所述MTJ存储元件集成到包含多个MTJ存储元件的存储器阵列中。
34.一种形成具有自由层、势垒层及钉扎层的磁性隧道结MTJ存储元件的方法，所述方法包含：
用于在所述自由层上形成调整层的步骤；
用于在所述调整层上形成顶部电极的步骤；
用于图案化且蚀刻所述顶部电极的步骤；
用于利用所述顶部电极作为掩模来蚀刻所述调整层及所述自由层的步骤；
用于以间隔件层囊封所述调整层、所述自由层及所述顶部电极的至少一部分的步骤；
用于蚀刻所述MTJ的所述势垒层及钉扎层的步骤；及
用于在所述间隔件层、势垒层及钉扎层上沉积保护性覆盖层的步骤。
35.根据权利要求34所述的方法，其中所述间隔件层包含内间隔件层及外间隔件层。
36.根据权利要求35所述的方法，其中所述内间隔件层是由金属材料形成。
37.根据权利要求35所述的方法，其中所述外间隔件层是由绝缘材料形成。
38.根据权利要求34所述的方法，其中所述MTJ进一步包括邻近于所述钉扎层的反铁磁层，且其中所述保护性层覆盖所述反铁磁层。
39.根据权利要求34所述的方法，其中所述图案化所述顶部电极的步骤包含利用氧灰化移除光致抗蚀剂。
40.根据权利要求39所述的方法，其中所述调整层在所述自由层的上部部分上形成保护性层，使得所述自由层的所述上部部分经保护不受氧灰化。
41.根据权利要求34所述的方法，其中所述势垒层的平面面积大于所述自由层的平面面积。
42.根据权利要求34所述的方法，其中所述MTJ进一步包括反铁磁层，且其中所述钉扎层堆叠及所述反铁磁层的平面面积大于所述自由层的平面面积。
43.根据权利要求34所述的方法，其中所述钉扎层堆叠包含底部钉扎层、耦合层及顶部钉扎层。
44.根据权利要求34所述的方法，其进一步包含：
用于移除所述保护性层的一部分以暴露所述顶部电极的一部分的步骤。
CN2011800160946A 2010-03-29 2011-03-25 磁性隧道结存储元件及其制造方法 Pending CN102823008A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/748,750 US8981502B2 (en) 2010-03-29 2010-03-29 Fabricating a magnetic tunnel junction storage element
US12/748,750 2010-03-29
PCT/US2011/030008 WO2011123357A1 (en) 2010-03-29 2011-03-25 Magnetic tunnel junction storage element and method of fabricating the same

Publications (1)

Publication Number Publication Date
CN102823008A true CN102823008A (zh) 2012-12-12

Family

ID=43971199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800160946A Pending CN102823008A (zh) 2010-03-29 2011-03-25 磁性隧道结存储元件及其制造方法

Country Status (8)

Country Link
US (1) US8981502B2 (zh)
EP (1) EP2553742A1 (zh)
JP (1) JP5710743B2 (zh)
KR (1) KR101390382B1 (zh)
CN (1) CN102823008A (zh)
BR (1) BR112012023755A2 (zh)
TW (1) TWI514638B (zh)
WO (1) WO2011123357A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300080A (zh) * 2013-07-18 2015-01-21 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其形成方法
CN104953026A (zh) * 2014-03-27 2015-09-30 朗姆研究公司 蚀刻非挥发性金属材料的方法
CN105552215A (zh) * 2015-12-03 2016-05-04 中电海康集团有限公司 一种磁阻式随机存储器的位元制造方法
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN106062880A (zh) * 2014-03-28 2016-10-26 英特尔公司 用于形成具有点接触的自由磁性层的自旋转移扭矩存储器的技术
CN106062979A (zh) * 2014-09-22 2016-10-26 斯平转换技术公司 用于mram装置的磁性隧道结结构
CN106463615A (zh) * 2014-05-23 2017-02-22 高通股份有限公司 用于磁性隧道结器件的抗蚀刻保护涂层
CN106688117A (zh) * 2014-09-10 2017-05-17 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN107068856A (zh) * 2016-01-29 2017-08-18 台湾积体电路制造股份有限公司 半导体结构及制造其的方法
CN107527994A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
CN107785482A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
CN108320769A (zh) * 2013-03-15 2018-07-24 英特尔公司 包括嵌入式磁性隧道结的逻辑芯片
CN110352506A (zh) * 2017-03-09 2019-10-18 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法
CN111063798A (zh) * 2019-12-27 2020-04-24 中国科学院微电子研究所 一种刻蚀方法
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
US8313959B1 (en) 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US8591751B2 (en) * 2011-09-30 2013-11-26 Headway Technologies, Inc. Very thin high coercivity film and process for making it
US8685756B2 (en) 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
US8981503B2 (en) 2012-03-16 2015-03-17 Headway Technologies, Inc. STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain
KR101998676B1 (ko) * 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9129690B2 (en) 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US9373775B2 (en) * 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US20140203381A1 (en) * 2013-01-24 2014-07-24 Qualcomm Incorporated Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers
US20140210021A1 (en) * 2013-01-25 2014-07-31 Qualcomm Incorporated Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers
US20140212993A1 (en) * 2013-01-31 2014-07-31 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
US9059400B2 (en) * 2013-03-11 2015-06-16 Crocus Technology Inc. Magnetic random access memory cells with isolating liners
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US9172033B2 (en) * 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
KR102101954B1 (ko) 2013-11-05 2020-05-29 삼성전자주식회사 자기터널접합을 포함하는 자기 기억 소자
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element
US9318694B2 (en) * 2013-12-26 2016-04-19 Intel Corporation Methods of forming a magnetic random access memory etch spacer and structures formed thereby
EP3123536B1 (en) * 2014-03-26 2019-03-13 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9269893B2 (en) * 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9099120B1 (en) * 2014-04-09 2015-08-04 HGST Netherlands, B.V. Interlayer coupling field control in tunneling magnetoresistive read heads
US9385309B2 (en) * 2014-04-28 2016-07-05 Qualcomm Incorporated Smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR20160004744A (ko) 2014-07-04 2016-01-13 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치
KR102277490B1 (ko) 2014-07-18 2021-07-14 삼성전자주식회사 자기 기억 소자 및 그의 형성 방법
US9263667B1 (en) * 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9627608B2 (en) * 2014-09-11 2017-04-18 Lam Research Corporation Dielectric repair for emerging memory devices
KR102214507B1 (ko) 2014-09-15 2021-02-09 삼성전자 주식회사 자기 메모리 장치
KR102276541B1 (ko) 2014-11-27 2021-07-13 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US9793470B2 (en) 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
US20160260889A1 (en) 2015-03-03 2016-09-08 International Business Machines Corporation Magnetic Tunnel Junction Patterning Using Low Atomic Weight Ion Sputtering
US10008662B2 (en) 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9472753B1 (en) 2015-06-02 2016-10-18 HGST Netherlands B.V. Method for fabricating MRAM bits on a tight pitch
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US11245069B2 (en) * 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
WO2017048270A1 (en) * 2015-09-18 2017-03-23 Intel Corporation Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same
US10381556B2 (en) 2015-09-18 2019-08-13 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using a non-conformal insulator, and devices including the same
US10483460B2 (en) 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
CN110050355B (zh) * 2016-12-06 2023-06-23 艾沃思宾技术公司 磁阻设备及其方法
EP3563434A4 (en) * 2016-12-30 2020-07-01 INTEL Corporation DEVICES WITH VERTICAL SPINDLE TORQUE MEMORY (PSTTM) WITH INCREASED STABILITY AND METHOD FOR SHAPING THEM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US10439132B2 (en) * 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
US9871195B1 (en) * 2017-03-22 2018-01-16 Headway Technologies, Inc. Spacer assisted ion beam etching of spin torque magnetic random access memory
US10177308B2 (en) * 2017-06-09 2019-01-08 Avalanche Technology, Inc. Method for manufacturing magnetic memory cells
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
US10355198B2 (en) * 2017-11-13 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10964887B2 (en) 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US11276816B2 (en) 2018-06-20 2022-03-15 Hitachi High-Tech Corporation Method of manufacturing magnetic tunnel junction and magnetic tunnel junction
TWI712035B (zh) * 2018-08-03 2020-12-01 聯華電子股份有限公司 形成磁阻式隨機存取記憶體單元的方法
US10868237B2 (en) * 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
CN111435702B (zh) * 2019-01-14 2023-05-19 联华电子股份有限公司 磁阻随机存取存储单元
US11469267B2 (en) 2019-05-17 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT MRAM having dielectric interfacial layer and method forming same
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2021145075A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置
US11985906B2 (en) * 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same
US11991932B2 (en) * 2020-07-17 2024-05-21 Taiwan Semiconductor Manufacturing Company Limited Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same
US12063867B2 (en) 2021-08-05 2024-08-13 International Business Machines Corporation Dual spacer for double magnetic tunnel junction devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040127054A1 (en) * 2002-12-30 2004-07-01 Lee Kye Nam Method for manufacturing magnetic random access memory
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008857B2 (ja) 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP2007531177A (ja) * 2004-04-02 2007-11-01 Ｔｄｋ株式会社 磁気抵抗ヘッドを安定化させる合成フリー層
US7599154B2 (en) * 2004-04-02 2009-10-06 Tdk Corporation Stabilized spin valve head and method of manufacture
US7148072B2 (en) * 2004-05-28 2006-12-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for oxidizing conductive redeposition in TMR sensors
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
WO2007013887A2 (en) * 2004-10-15 2007-02-01 The Trustees Of Columbia University In The City Of New York Methods of manipulating the relaxation rate in magnetic materials and devices for using the same
JP4088641B2 (ja) * 2005-07-22 2008-05-21 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、磁気メモリセルおよび電流センサ
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
JP2008042103A (ja) * 2006-08-10 2008-02-21 Tdk Corp 交換結合膜、磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
JP2008181971A (ja) 2007-01-23 2008-08-07 Renesas Technology Corp 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法
US7645718B2 (en) * 2007-03-26 2010-01-12 Pq Corporation Microporous crystalline material comprising a molecular sieve or zeolite having an 8-ring pore opening structure and methods of making and using same
US20090103354A1 (en) * 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
US7688615B2 (en) * 2007-12-04 2010-03-30 Macronix International Co., Ltd. Magnetic random access memory, manufacturing method and programming method thereof
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US8362580B2 (en) * 2009-12-08 2013-01-29 Qualcomm Incorporated Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040127054A1 (en) * 2002-12-30 2004-07-01 Lee Kye Nam Method for manufacturing magnetic random access memory
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320769A (zh) * 2013-03-15 2018-07-24 英特尔公司 包括嵌入式磁性隧道结的逻辑芯片
CN104300080A (zh) * 2013-07-18 2015-01-21 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其形成方法
US10937956B2 (en) 2013-07-18 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
CN104953026A (zh) * 2014-03-27 2015-09-30 朗姆研究公司 蚀刻非挥发性金属材料的方法
CN104953026B (zh) * 2014-03-27 2017-11-14 朗姆研究公司 蚀刻非挥发性金属材料的方法
CN106062880A (zh) * 2014-03-28 2016-10-26 英特尔公司 用于形成具有点接触的自由磁性层的自旋转移扭矩存储器的技术
CN106463615B (zh) * 2014-05-23 2020-01-03 高通股份有限公司 用于磁性隧道结器件的抗蚀刻保护涂层
CN106463615A (zh) * 2014-05-23 2017-02-22 高通股份有限公司 用于磁性隧道结器件的抗蚀刻保护涂层
CN106688117B (zh) * 2014-09-10 2018-11-16 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN106688117A (zh) * 2014-09-10 2017-05-17 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN106062979B (zh) * 2014-09-22 2019-09-27 斯平存储公司 用于mram装置的磁性隧道结结构
CN106062979A (zh) * 2014-09-22 2016-10-26 斯平转换技术公司 用于mram装置的磁性隧道结结构
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN106058041B (zh) * 2015-04-16 2020-07-31 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
CN105552215A (zh) * 2015-12-03 2016-05-04 中电海康集团有限公司 一种磁阻式随机存储器的位元制造方法
CN107068856A (zh) * 2016-01-29 2017-08-18 台湾积体电路制造股份有限公司 半导体结构及制造其的方法
CN107068856B (zh) * 2016-01-29 2020-09-11 台湾积体电路制造股份有限公司 半导体结构及制造其的方法
CN107527994A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
CN107527994B (zh) * 2016-06-20 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
CN107785482A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
CN110352506A (zh) * 2017-03-09 2019-10-18 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法
US11195989B2 (en) 2017-03-09 2021-12-07 Sony Semiconductor Solutions Corporation Ferromagnetic tunnel junction element and method of manufacturing the same
CN110352506B (zh) * 2017-03-09 2023-12-22 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法
CN111063798A (zh) * 2019-12-27 2020-04-24 中国科学院微电子研究所 一种刻蚀方法

Also Published As

Publication number Publication date
KR20130007638A (ko) 2013-01-18
EP2553742A1 (en) 2013-02-06
TW201143180A (en) 2011-12-01
WO2011123357A1 (en) 2011-10-06
TWI514638B (zh) 2015-12-21
JP5710743B2 (ja) 2015-04-30
US20110235217A1 (en) 2011-09-29
BR112012023755A2 (pt) 2016-08-23
US8981502B2 (en) 2015-03-17
KR101390382B1 (ko) 2014-04-30
JP2013524515A (ja) 2013-06-17

Similar Documents

Publication Publication Date Title
CN102823008A (zh) 磁性隧道结存储元件及其制造方法
US8513749B2 (en) Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US10043967B2 (en) Self-compensation of stray field of perpendicular magnetic elements
KR101870873B1 (ko) 반도체 소자의 제조방법
TWI395356B (zh) 使用保護側壁鈍化之磁性元件
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US7834410B2 (en) Spin torque transfer magnetic tunnel junction structure
CN102292815A (zh) 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
KR20160031832A (ko) 자기 메모리 장치
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
US9379316B2 (en) Method of fabricating a magnetoresistive random access structure
JP2010016148A (ja) 磁気抵抗効果素子及びその製造方法
KR20130034261A (ko) 반도체 장치의 제조방법
US9425388B2 (en) Magnetic element and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121212