KR20130007638A - 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법 - Google Patents
자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법 Download PDFInfo
- Publication number
- KR20130007638A KR20130007638A KR1020127028337A KR20127028337A KR20130007638A KR 20130007638 A KR20130007638 A KR 20130007638A KR 1020127028337 A KR1020127028337 A KR 1020127028337A KR 20127028337 A KR20127028337 A KR 20127028337A KR 20130007638 A KR20130007638 A KR 20130007638A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mtj
- pinned
- storage element
- free
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 51
- 238000003860 storage Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims abstract description 112
- 125000006850 spacer group Chemical group 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000004380 ashing Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 333
- 238000005530 etching Methods 0.000 claims description 44
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 16
- 230000005641 tunneling Effects 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 230000003750 conditioning effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 7
- 230000010287 polarization Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 12
- 238000002161 passivation Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005294 ferromagnetic effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910017107 AlOx Inorganic materials 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 229910003070 TaOx Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910019222 CoCrPt Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- -1 CoFeB Chemical class 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910018979 CoPt Inorganic materials 0.000 description 1
- 229910005335 FePt Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Natural products C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
Abstract
자기 터널 접합(MTJ) 저장 엘리먼트를 형성하기 위한 방법들 및 형성된 MTJ 저장 엘리먼트들이 개시된다. MTJ 저장 엘리먼트는 피닝된 층 스택, 배리어 층 및 프리 층을 갖는 MTJ 스택을 포함한다. 조정 층은 프리 층 상에 형성되어, 프리 층은 프로세스 관련 손상들로부터 보호된다. 상부 전극은 조정 층 상에 형성되고, 조정 층 및 프리 층은 마스크로서 상부 전극을 이용하여 에칭된다. 스페이서 층은 그 후 상부 전극, 조정 층 및 프리 층을 캡슐화하여 형성된다. 스페이서 층 및 MTJ 스택의 나머지 부분들은 에칭된다. 보호용 커버링 층은 스페이서 층 및 MTJ 스택 위에 증착된다. 특히, 조정 층은 포토레지스트 제거 프로세스 동안에 산소 애싱(oxygen ashing)으로부터 프리 층을 보호한다.
Description
개시된 실시예들은 스핀 전달 토크 자기저항 랜덤 액세스 메모리(STT-MRAM) 셀에서 사용가능한 자기 터널 접합(MTJ) 저장 엘리먼트 및 그것의 제조 방법들과 관련된다.
자기저항 랜덤 액세스 메모리(MRAM)는 자성 엘리먼트들을 사용하는 비휘발성 메모리 기술이다. 예를 들어, 스핀 전달 토크 자기저항 랜덤 액세스 메모리(STT-MRAM)는 전자들이 박막(스핀 필터)을 통과함에 따라 스핀-분극되는 전자들을 사용한다. STT-MRAM은 스핀 전달 토크 RAM(STT-RAM), 스핀 토크 전달 자화 스위칭 RAM(Spin-RAM), 및 스핀 모멘텀 전달 RAM(SMT-RAM)로서 또한 공지된다.
도 1은 종래의 STT-MRAM 비트 셀(100)을 예증한다. STT-MRAM 비트 셀(100)은 자기 터널 접합(MTJ) 저장 엘리먼트(105), 트랜지스터(101), 비트 라인(102) 및 워드 라인(103)을 포함한다. MTJ 저장 엘리먼트는 예를 들어, 적어도 2개의 강자성 층들(피닝된 층 및 프리 층)로 형성되며, 강자성 층들 각각은 얇은 비-자성 절연 층(터널링 배리어)에 의하여 분리되는 자계 또는 분극을 홀딩할 수 있다. 2개의 강자성 층들로부터의 전자들은 강자성 층들에 인가되는 바이어스 전압 하의 터널링 효과로 인하여 터널링 배리어를 침투할 수 있다. 피닝된 층 및 프리 층의 극성이 실질적으로 정렬되거나 대향되도록, 프리 층의 자성 분극은 반전될 수 있다. MTJ를 통한 전기 경로의 저항은 피닝된 층 및 프리 층의 분극들의 정렬에 따라 변화될 것이다. 저항의 이러한 변화(variance)는 비트 셀(100)을 프로그래밍하고 판독하는데 사용될 수 있다. STT-MRAM 비트 셀(100)은 또한 소스 라인(104), 감지 증폭기(108), 판독/기록 회로(106) 및 비트 라인 기준(107)을 포함한다. 본 기술분야의 당업자는 메모리 셀(100)의 동작 및 구성이 단지 일예로서 제공되는 것을 인지할 것이다.
도 2a-c를 참조하여, 종래의 MTJ 저장 엘리먼트들은 일반적으로 먼저 하부(bottom) 고정 층을 패터닝하는 단계, 단일 다마신을 형성하는 단계, 터널링 배리어/프리 층/상부 전극 스택을 증착하는 단계, 및 화학 기계적 연마(CMP) 단계를 수행하는 단계에 의하여 형성된다. 부가적인 세부사항들은 예를 들어, M. Hosomi 등에 의한, A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM(IEDM 컨퍼런스(2005)의 회의록)에서 제공되며, 그것은 전체가 본 명세서에 참조로서 통합된다.
예를 들어, 도 3에 도시되는 바와 같이, 종래의 MTJ 저장 엘리먼트들은 일반적으로 Si 기판과 같은 하부 전극(302) 상에 형성된다. 하나 또는 그 초과의 시드(seed) 층들(미도시)이 하부 전극(302) 상에 형성될 수 있다. 먼저 반강자성(AFM) 층(304)이 하부 전극(302) 상에 형성되고, 그 후 제1 강자성 층이 AFM 층의 상부(top) 상에 형성된다. 제1 강자성 층은 고정 자화로 "피닝"되어, 피닝된 층을 형성한다. 피닝된 층은 하나 또는 그 초과의 층들, 예컨대, 하부 피닝된 층(306), 루테늄과 같은 비자성 금속으로 통상적으로 형성되는 커플링 층(308), 및 상부 피닝된 층(310)을 포함할 수 있다. 터널링 배리어 층(312)은 피닝된 층의 상부 상에 금속 산화물과 같은 절연체로 형성된다. 프리 층(314)은 터널링 배리어(312)의 상부 상에 직접 제2 강자성 층으로 형성된다. 상부 전극 또는 하드마스크 층(316)(예를 들어, 탄탈룸)은 프리 층(314)의 상부 상에 형성된다.
다음으로, MTJ 스택(300)은 진공에서 자기 어닐링 프로세스로 처리된다. 패턴은 그 후 리소그래피 기법을 사용하여 MTJ 스택에 적용된다. 포토레지스트(도 3에는 미도시)는 하드마스크 층(316)의 상부 상에 형성된다. 패터닝된 셀 크기는 최종 크기보다 더 클 수 있다. 전술한 층들 각각은 하나 또는 그 초과의 층들 또는 필름들로 구성될 수 있다.
다음으로, MTJ 스택(300)은 반응성 이온 에칭과 같은 에칭 프로세스를 사용하여 에칭된다. 에칭 프로세스는 포토레지스트의 크기를 트리밍(trimming)하는 단계, 하드마스크(316)를 패터닝하는 단계, 포토레지스트를 제거하는 단계, 프리 층(314)을 에칭하는 단계, 배리어 층(312)을 에칭하는 단계, 피닝된 층들(306, 308 및 310)을 에칭하는 단계, 및 피닝 층 AFM(304)을 에칭하는 단계를 포함한다. 다음으로, MTJ 저장 엘리먼트 및 층간 유전체(ILD) 절연체 층(318)을 보호하기 위하여 패시베이션 층이 증착된다. MTJ와 ILD 사이에 접착력을 증진시키고 MTJ를 보호하기 위하여 낮은 증착 온도와 함께 조합 스택이 필요할 수 있다. 최종적으로, 평탄화 및 금속화가 수행된다.
MTJ 스택(300)은 에칭 프로세스 동안의 에칭 부산물들의 재증착으로 인하여 손상에 영향받기 쉽다. 포토레지스트의 제거를 수반하는 단계는 산소 애싱(oxygen ashing)과 같은 프로세스들을 포함할 수 있다. 산소 애싱은 포토레지스트 제거 프로세스 동안 하드마스크 층(316)에 대한 손상을 야기할 수 있다. 산소 애싱은 또한 프리 층(314)의 측벽들의 상단 부분들(320)에 대한 손상을 야기할 수 있다. 상기 설명된 바와 같이, 에칭 프로세스는 MTJ 스택(300)의 상부에서의 하드마스크 층(316)을 에칭하는 단계에서부터 스택의 하부에서의 피닝된 층들을 에칭하는 단계로 진행된다. 에칭 프로세스가 MTJ 스택 아래로 더 깊게 진행됨에 따라, 프리 층(314)의 측벽들(322)에 대하여 손상이 야기될 수 있다. 에칭 프로세스가 추가로 스택 아래로 진행됨에 따라, 배리어 층(312)의 측벽들의 상단 부분들(324) 및 하단 부분들(326)이 또한 영향을 받을 수 있다.
에칭 부산물들 중 일부는 도전성일 수 있기 때문에, 그러한 에칭 부산물들의 재증착으로 인한 MTJ의 측벽들에 대한 손상들은 누설(leakage) 경로들을 초래할 수 있고, 이에 의하여 MTJ의 자기 저항(MR) 비를 감소시킬 수 있다. 이러한 프로세스 관련 손상들은 현저히 낮은 수율들을 초래할 수 있다. 제조 프로세스 동안 야기되는 손상들로부터 MTJ들을 보호하는 기법들이 필요하다.
본 발명의 예시적인 실시예들은 MTJ 저장 디바이스들을 형성하기 위한 방법들 및 그로부터 형성된 디바이스들에 관한 것이다. MTJ 저장 엘리먼트들은 스핀 전달 토크 자기저항 랜덤 액세스 메모리(STT-MRAM) 셀들 및 다양한 다른 전기 디바이스들에 포함될 수 있다.
예를 들어, 예시적인 실시예는 프리 층, 배리어 층 및 피닝된 층을 갖는 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법을 포함할 수 있으며, 상기 방법은: 프리 층 상에 조정 층을 형성하는 단계; 조정 층 상에 상부 전극을 형성하는 단계; 상부 전극을 패터닝하고 에칭하는 단계; 마스크로서 상부 전극을 이용하여 조정 층 및 프리 층을 에칭하는 단계; 스페이서 층으로 상부 전극의 적어도 일부, 프리층 및 조정 층을 캡슐화하는 단계; MTJ의 배리어 층 및 피닝된 층을 에칭하는 단계; 및 스페이서 층, 배리어 층 및 피닝된 층 위에 보호용 커버링 층을 증착하는 단계를 포함한다.
다른 실시예는 프리 층, 배리어 층 및 피닝된 층을 포함하는 MTJ 스택; 프리 층 상에 형성되는 조정 층; 조정 층 상에 형성되는 상부 전극; 상부 전극의 적어도 일부, 프리 층 및 조정 층을 캡슐화하는, 스페이서 층; 및 MTJ 스택 및 스페이서 층 상에 형성되는 보호용 커버링 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 포함할 수 있다.
다른 실시예는 프리 층, 배리어 층 및 피닝된 층을 갖는 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법을 포함할 수 있으며, 상기 방법은: 프리 층 상에 조정 층을 형성하기 위한 단계; 조정 층 상에 상부 전극을 형성하기 위한 단계; 상부 전극을 패터닝하고 에칭하기 위한 단계; 마스크로서 상부 전극을 이용하여 프리 층 및 조정 층을 에칭하기 위한 단계; 스페이서 층으로 상부 전극의 적어도 일부, 프리 층 및 조정 층을 캡슐화하기 위한 단계; MTJ의 배리어 층 및 피닝된 층을 에칭하기 위한 단계; 및 스페이서 층, 배리어 층 및 피닝된 층 위에 보호용 커버링 층을 증착하기 위한 단계를 포함한다.
다른 실시예는, 제1 분극을 홀딩하기 위한 제1 자성 수단, 터널링 전류의 흐름을 인에이블시키기 위한 제1 절연 수단, 및 가역성인 제2 분극을 홀딩하기 위한 제2 자성 수단을 포함하는, MTJ 스택; 프로세스 관련 손상으로부터 제2 자성 수단의 상단 부분 및 측벽 부분을 보호하기 위한 제1 보호 수단 ― 상기 제1 보호 수단은 제2 자성 수단의 상단 부분 및 측벽 부분을 따라 배치됨 ― ; 및 프로세스 관련 손상으로부터 제1 절연 수단 및 제1 자성 수단을 보호하기 위한 제2 보호 수단 ― 상기 제2 보호 수단은 제1 절연 수단 및 제1 자성 수단과 접촉함 ― 을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 포함한다.
첨부 도면들은 본 발명의 실시예들에 대한 설명을 돕기 위하여 제시되며, 실시예들의 제한이 아니라 단지 실시예들의 예증을 위해서만 제공된다.
도 1은 종래의 스핀 전달 토크 자기저항 랜덤 액세스 메모리(STT-MRAM) 셀 어레이를 예증한다.
도 2a는 종래의 STT-MRAM 셀의 단면도이다.
도 2b는 도 2a에 따른 종래의 STT-MRAM 셀의 일부를 확대한 것이다.
도 2c는 도 2a에 따른 종래의 MTJ 셀을 확대한 것이다.
도 3은 프로세스 관련 손상에 영향받기 쉬운 MTJ 스택의 부분들을 예증하는, 종래의 MTJ 스택의 개략적인 단면도이다.
도 4는 프로세스 관련 손상으로부터 MTJ 스택을 보호하기 위한 종래의 기법들을 예증한다.
도 5a-d는 제조의 초기 스테이지들 동안 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 6a-d는 제조의 중간 스테이지들 동안에 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 7a-d는 제조의 최종 스테이지들 동안에 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 8은 예시적인 방법들을 예증하는 흐름도이다.
도 2a는 종래의 STT-MRAM 셀의 단면도이다.
도 2b는 도 2a에 따른 종래의 STT-MRAM 셀의 일부를 확대한 것이다.
도 2c는 도 2a에 따른 종래의 MTJ 셀을 확대한 것이다.
도 3은 프로세스 관련 손상에 영향받기 쉬운 MTJ 스택의 부분들을 예증하는, 종래의 MTJ 스택의 개략적인 단면도이다.
도 4는 프로세스 관련 손상으로부터 MTJ 스택을 보호하기 위한 종래의 기법들을 예증한다.
도 5a-d는 제조의 초기 스테이지들 동안 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 6a-d는 제조의 중간 스테이지들 동안에 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 7a-d는 제조의 최종 스테이지들 동안에 예시적인 MTJ 스택의 개략적인 단면도들이다.
도 8은 예시적인 방법들을 예증하는 흐름도이다.
본 발명의 양상들이 발명의 특정 실시예들과 관련되는 하기의 설명 및 관련 도면들에 개시된다. 대안적인 실시예들이 본 발명의 범위를 벗어나지 않고 고안될 수 있다. 부가적으로, 본 발명의 잘 알려진 엘리먼트들은 상세히 설명되지 않을 것이거나 또는 발명의 관련된 세부사항들을 모호하게 하지 않도록 생략될 것이다.
"예시적인"이라는 단어는 본 명세서에서 "예, 사례, 또는 예증의 역할을 하는 것"을 의미하도록 사용된다. "예시적인" 것으로서 본 명세서에 설명되는 임의의 실시예는 반드시 다른 실시예들에 대해 선호되거나 바람직한 것으로서 해석될 필요는 없다. 유사하게, "본 발명의 실시예들" 이라는 용어는 본 발명의 모든 실시예들이 논의된 피처, 장점 또는 동작 모드를 포함하도록 요구하지는 않는다. 본 명세서에 사용되는 용어는 단지 특정 실시예들만을 설명하기 위한 것이며, 본 발명의 실시예들을 제한하는 것으로 의도되지 않는다.
본 명세서에서 사용되는 바와 같이, 단수형들("a", "an" 및 "the")은 문맥이 명백히 달리 표시하지 않는 한, 복수형들을 마찬가지로 포함하도록 의도된다. 본 명세서에서 사용될 때, 용어들 "포함한다(comprises, includes)" 및/또는 "포함하는(including, comprising)"은 진술된 피쳐들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 초과의 다른 피쳐들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 부가를 배제시키지 않는 것이 추가로 이해될 것이다.
개시된 실시예들은 종래의 방법들로, 프로세스 관련 손상들로부터 하드마스크 층(316), MTJ 스택(300)의 측벽들, 그리고 특히 프리 층(314)의 측벽들(322) 및 상단 부분들(320), 그리고 터널링 배리어(312)의 각각 상단 및 하단 부분들(324 및 326)을 보호하는 것이 어려울 수 있다는 점을 인지한다. 현존하는 기법들은 적어도 상기 설명된 프로세스 관련 손상들의 전부로부터 MTJ들을 보호하기 위한 효율적인 해법을 제공하지 않는다. 예를 들어, Assefa 등에 의한 "Utilizing Sidewall Spacer Features to Form Magnetic Tunnel Junctions in an Integrated Circuit"라는 제목의 미국 특허 출원 공보 공개 번호 US 2008/0211055 Al(2008)는, 하다 못해(at least) 도 4에 예증되는 잠재적 손상들에 대한 효율적인 해결책을 제공하지 못한다.
도 4에 도시되는 바와 같이, 종래 기술 기법의 프리 층(120)의 상단 부분들(320)은 노출되어, 포토레지스트(150)의 제거 및 하드마스크(140)의 에칭의 프로세스들 동안에 손상된다. Assefa 등에 설명된 측벽 스페이서(160S)는, 알려진 대로라면 에칭 프로세스 동안에 하드마스크 층(140) 상의 부산물 재증착으로 인한 손상을 방지하도록 돕는 테이퍼링된(tapered) 마스킹 피처를 생성한다. 그러나 도 4에 도시된 바와 같이, 측벽 스페이서 형성은 프리 층(120)의 상단 부분들(320)을 손상으로부터 보호하기에 충분하지 않다. 추가로, Assefa 등은 MTJ 스택의 에칭 동안 손상으로부터 프리 층(120)의 측벽들(322) 및 배리어(130)의 측벽들(402) 그리고 피닝된 층들(110)을 보호하기 위한 어떠한 해법도 제공하지 않는다.
본 명세서에 논의된 예시적인 실시예들은 바람직하게 MTJ 스택이 적어도 상기 설명된 프로세스 관련 손상들로부터 보호되도록 허용하고, 이에 의하여 MTJ들의 제조에 있어 높은 수율을 발생시킨다. 예를 들어, 조정 층은 프리 층(314)과 하드마스크 층(316) 사이에 도입되어, 포토레지스트 제거 동안 산소 애싱으로 인한 손상으로부터 프리 층을 보호한다. 또한, 실시예들에 따라, 피닝된 층 스택 및 터널링 배리어(312)의 에칭 프로세스 동안 프리 층(314)의 측벽들을 보호하기 위하여 하나 또는 그 초과의 스페이서 층들이 형성된다. 게다가, 실시예들에 따라, 에칭 프로세스 이후에 MTJ를 보수하고 자연적 산화로부터 패터닝된(에칭된) MTJ를 보호하기 위하여 커버링 층이 형성된다.
부가적으로, 실시예들에 따라, MTJ의 터널링 배리어는 애시(ash) 및 세정 프로세스에 노출되지 않는다. 또한, 종래의 기법들에 비해, 실시예들은 더 큰 평면 영역(MTJ 스택의 평면도에서 평면을 따르는 영역)의 피닝된 층을 제공하며, 이는 프리 층(314) 상에 피닝된 층의 표유 전계(stray field) 영향력을 감소시킨다.
도 5-7을 참조하여, 프로세스 관련 손상들을 감소시키는 MTJ들을 효율적으로 제조하는 방법의 예시적인 실시예들이 이제 설명될 것이다.
도 5a-d는 예시적인 실시예에 따른, 프리 층(514)과 하드마스크 층(상부 전극)(516) 사이에 배치되는(interspersed) 조정 층(515)을 갖게 형성된 자기 터널 접합의 개략도를 도시한다. 조정 층(515)은 본 명세서에서 이전에 설명된 바와 같이, MTJ의 제조 프로세스에서 프리 층(514)의 형성 단계 이후에 그리고 하드마스크 층(516)의 형성 단계 이전에 형성된다. 조정 층(515)의 바람직한 역할들은 포토레지스트(528) 제거 프로세스 동안 산소 애싱으로부터 그리고 하드마스크 층(516)의 에칭 동안 에칭 부산물들의 재증착으로부터 프리 층(514)을 보호하는 것을 포함한다. 조정 층(515)은 바람직하게 높은 산화 전위를 갖는 물질들로 형성될 수 있어, 상기 물질들이 산소와의 상호작용 시 산화물을 용이하게 형성할 수 있다. 조정 층(515)을 형성하기 위하여 사용될 수 있는 물질들의 예들은 AlOx, MgO, Al, Mg, Si, Pt, Ti, Tb, Gd, Zr, Ir, Cr, Cu, Mn, Mo, Ta, Hf 및 Ru를 포함한다.
도 5a-d에 도시된 바와 같이, 보호용 조정 층(515)은 프리 층(514)의 상부 상에 형성된다. 포토레지스트 층(528) 및 하드마스크 층(516)은 그 후 도 5a에 도시된 바와 같이 에칭 프로세스를 사용하여 패터닝된다. 에칭 프로세스는 CF4, 불소-기반 가스들(fluorine-base gases) 또는 염소-기반 가스들(chlorine-base gases)과 같은 화학 물질(chemical)들을 포함할 수 있다. 다음 단계는 도 5b에 도시된 바와 같이 산소 애싱과 같은 프로세스를 사용하는 포토레지스트 층(528)의 제거를 포함한다. 조정 층(515)은 상기 설명된 바와 같이 패터닝 및 산소 애싱의 프로세스 단계들 동안 손상으로부터 프리 층(514)을 보호한다. 도 5c에 도시된 바와 같이 조정 층(515) 및 프리 층(514)은 그 후 패터닝된다. 패터닝 프로세스는 CH3OH, CO/NH3 또는 염소-기반 가스들과 같은 화학 물질들의 사용을 포함할 수 있다. 도 5d는 상기 설명되고 도 5a-c에 예증된 바와 같은 프로세싱 단계들을 거친 MTJ 스택(500)을 예증한다. MTJ 스택의 다양한 층들이 단지 예증을 위해 제공되며 제한을 위하여 제공되지 않음이 인지될 것이다. 부가적인 층들이 부가될 수 있고 및/또는 층들이 제거되거나 조합될 수 있으며, 그리고 예증된 것과 상이한 물질들을 포함할 수 있다.
다음으로, 도 6a에 도시된 바와 같이, 하나 또는 그 초과의 스페이서 층들(602, 604) 및 패시베이션 층(606)이 MTJ 스택(500) 상에 형성된다. MTJ 스택(500)의 상부 상에 형성되는 2개의 스페이서 층들을 포함하는 예시적인 실시예에 따라, 2개의 스페이서 층들(602 및 604)은 동일한 물질 또는 상이한 물질들로 형성될 수 있다. 단일 스페이서 층(예를 들어 602), 및 듀얼 스페이서 층들(예를 들어 602 및 604)을 포함하는 실시예들은 본 개시물의 하기의 섹션들에서 추가로 논의될 것이다. 패시베이션 층(606)은 스페이서 층들(602, 604)의 상부 상에 형성된다. 패시베이션 층(606)은 SiN과 같은 물질로 형성될 수 있고, 스페이서 층들(602 및 604)의 측벽들의 두께를 향상시키는 장점들을 제공할 수 있으며, 또한 에칭과 같은 프로세스 단계들 동안에 스페이서 층들(602 및 604)을 보호할 수 있다. 초기에, 도 6에 예증되는 예시적인 실시예에서 스페이서 층들(602, 604) 및 패시베이션 층(606)이 하드마스크 층(516) 및 프리 층(514) 주변에 보호용 층을 형성하는 것을 유념해야 한다. 도 4에 예증되는 종래 기술의 스페이서(160S)는 프리 층(514)의 측벽들(322)에 대한 보호용 층을 제공하지 않는다.
다음으로, 도 6a의 실시예는 CF4 에칭, 불소-기반 가스를 사용하는 에칭, 또는 염소-기반 가스를 사용하는 에칭과 같은 프로세스를 사용하여 에칭 처리된다. 초기에, 스페이서 층들(602, 604) 및 패시베이션 층(606)은 도 6b에 예증되는 바와 같이, 이 프로세스 동안에 하드마스크 층(516), 조정 층(515) 및 프리 층(514)의 측벽들을 보호한다. CF4 에칭과 같은 프로세스를 사용하는 패시베이션 층(606) 및 스페이서 층들(602 및 604)의 추가적 패터닝 시, 스페이서 층들(602 및 604)은 도 6c에 도시된 바와 같이, 하드마스크 층(516), 조정 층(515) 및 프리 층(514)의 측벽들 주위에 보호용 층들로서 남아있다. 배리어 층(512), 피닝된 층 스택 및 반강자성 층(504)은 그 후 도 6d에 도시된 바와 같이, MTJ 스택(600)을 형성하기 위하여 CH3OH 에칭, CO/NH3 에칭, 또는 염소-기반 가스를 사용한 에칭과 같은 에칭 프로세스를 사용하여 패터닝된다. 본 기술분야의 당업자들은 프리 층(514)이 상기 설명된 프로세스 단계들 동안에 프로세스 관련 손상들로부터 보호됨을 인지할 것이다.
스페이서 층들(602 및 604)이 상기 설명되는 에칭 프로세스 동안에 프리 층(514)의 측벽들 주위에 보호용 층들로서 남아있기 때문에, 에칭 후, 터널링 배리어(512), 피닝된 층 스택 및 AFM 층(504)의 평면 영역들은 도 6d에 예증되는 바와 같이 적어도 프리 층(514)의 평면 영역들보다 더 클 수 있다. 따라서, 본 기술분야의 당업자들은 배리어 층(512)의 상단 및 하단 부분들(324 및 326)이 손상으로부터 보호되고, CH3OH 에칭 프로세스에 의하여 영향을 받지 않음을 인지할 것이다. 다른 어레인지먼트(arrangement)들이 가능하나, 도 6d의 예증된 실시예들은 향상된 자기 안정성과 같은 부가적인 장점들을 제공할 수 있다. 추가로, 피닝된 층들의 평면 영역들이 커질수록, 프리 층(514) 상의 표유 전계들의 영향력은 더 작아진다. 프리 층(514)의 평면 영역은 MTJ 스택(600)의 유효 저항 특징들을 제어한다. 따라서, 설사 있다 하더라도, (더 큰 평면 영역인) 터널링 배리어(512) 및 피닝된 층 스택의 측벽들에 대한 프로세스 관련 손상들은 MTJ 스택(600)의 적절한 기능에 크게 영향을 미치지 않는다.
상기 언급된 바와 같은 예시적인 실시예는 상이한 물질들로 형성되는 2개의 스페이서 층들(602 및 604)을 포함할 수 있다. "내부" 스페이서 층(602)은 금속으로 형성될 수 있고, 금속은 자성 또는 비-자성일 수 있다. 따라서 금속성 물질로 형성되는 스페이서 층(602)은 바람직하게 에칭 후에 프리 층(514)의 측벽들(322)을 보수하는 기능을 할 수 있다. "외부" 스페이서 층(604)은 절연체로 형성될 수 있고, 바람직하게 에칭 프로세스들 동안에 프리 층(514)의 측벽들(322)을 보호하는 기능을 할 수 있다. 금속성 내부 스페이서 층(602) 및 절연체 외부 스페이서 층(504)을 포함하는 그러한 "듀얼" 스페이서 구조는 스위칭 균일성을 추가로 향상시키고, MTJ의 열적 안정성을 향상시킬 수 있다.
듀얼 스페이서 실시예의 내부 스페이서 층(602)은, CoFeB, CoFe, NiFe, Co, Fe, Ni, TbFe, TbCo, TbCoFe, GdFe, GdCo, FePt, CoPt 및 CoCrPt와 같은 자성 금속들 및 Al, Mg, Si, Pt, Ti, Tb, Gd, Zr, Ir, Cr, Cu, Mn, Mo, Ta, Hf 및 Ru와 같은 비-자성 금속들로 형성될 수 있다. 듀얼 스페이서 실시예의 외부 스페이서 층(604)은 SiNx, SiOx, SiON, AlOx, MgO, TaOx 및 TiOx와 같은 절연체 물질들을 포함할 수 있다.
또 다른 예시적 실시예는 동일한 물질로 형성되는 다수의 스페이서 층들 또는 단일 스페이서 층(예를 들어 602)을 포함할 수 있다. 단일 스페이서 층을 포함하는 방법은, 적어도 종래의 스페이서 층(예를 들어 도 4의 160S)은 프리 층(514)의 측벽들(322)을 보호하지 않는데 반해, 스페이서 층이 프리 층(514)의 측벽들(322)로 연장되어 그것을 완전히 커버한다는 점에서 종래 기술을 능가하는 개선을 포함한다. 상기 설명된 바와 같은 단일 스페이서 층은 조정 층(515)과 동일한 물질로 형성될 수 있다.
프로세스는 도 7a에 도시된 바와 같이, 계속될 수 있고, MTJ 스택(600) 위에 커버링 층을 증착하는 단계를 포함한다. 커버링 층은 패시베이션 층(606)과 유사하며, SiN, SiON, MgO, TaOx 및 AlOx와 같은 물질들로 형성될 수 있다. 커버링 층의 기능은 에칭된 MTJ 스택(600) 주위에 보호용 및 보수 커버를 제공하는 것이다. ILD 층(718)은 도 7b에 도시된 바와 같이 커버링 층(702)의 상단 상에 증착된다. 다음 단계는 도 7c에 도시된 바와 같이, 상부 전극 또는 하드마스크 층(516)이 금속성 층에 연결되는 것을 가능하게 하기 위하여 ILD 층(718) 및 커버링 층(702)을 평탄화하고 에치 백(etch back)하는 단계를 포함한다. 금속화가 다음으로 수행되고, 여기서 금속 층(704)은 MTJ 스택의 상부 상에 증착되어, 금속 층(704)이 상부 전극 또는 하드마스크 층(516)과 접촉한다. 상기 프로세스 단계들의 결과로서 유도되는 MTJ 스택(700)은 도 7d에 예증된다.
예시적인 방법에 따라, MTJ 제조의 종래의 방법들에 대해 공통되는 프로세스 관련 손상들이 감소된 또는 프로세스 관련 손상들이 없는 MTJ 저장 엘리먼트가 제조될 수 있다. 상기 설명되는 바와 같이, 예시적인 실시예들은 바람직하게 배리어 층(512)의 상단 및 하단 부분들(324 및 326) 및 프리 층(514)의 측벽들(322) 및 측벽들의 상단 부분들(320)을 에칭 프로세스들 동안 손상으로부터 보호한다. 일반적으로, 예시적인 실시예들은 제조 동안에 프로세스 관련 손상들로부터 MTJ 스택(700)을 보호한다.
부가적으로, 실시예들에 따라, 배리어 층(512)의 평면 영역, 피닝된 층 스택 및 하부 전극 또는 AFM 층(504)이 프리 층(514)의 평면 영역보다 더 크고, 이는 MTJ의 동작에 대한 표유 전계들에 의한 감소된 영향력 및 향상된 자기 안정성을 제공한다.
실시예들은 본 명세서에 개시된 프로세스들, 기능들 및/또는 알고리즘들을 수행하기 위한 다양한 방법들을 포함한다는 것이 인지될 것이다. 예를 들어, 도 8에 예증된 바와 같이, 실시예는 프리 층, 배리어 층 및 피닝된 층을 갖는 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법을 포함할 수 있다. 방법은 상기 논의된 바와 같이 프리 층을 보호하기 위하여 프리 층 상에 조정 층을 형성하는 단계(블록(802))를 포함할 수 있다. 상부 전극이 조정 층 상에 형성될 수 있다(블록(804)). 상부 전극은 패터닝되고 에칭될 수 있다(블록(806)). 조정 층 및 프리 층은 마스크로서 상부 전극을 이용하여 에칭될 수 있다(블록(808)). 조정 층 및 프리 층 및 상부 전극의 적어도 일부는 스페이서 층으로 캡슐화될 수 있다(블록(810)). MTJ의 피닝된 층 및 배리어 층은 에칭될 수 있다(블록(812)). 그 후, 보호용 커버링 층은 (이미 조정 층 및 프리 층을 커버하는)스페이서 층, 배리어 층 및 피닝된 층(그리고 MTJ 스택의 임의의 나머지 층들) 위에 증착될 수 있다(블록(814)).
본 명세서에 설명된 MTJ 저장 엘리먼트들을 포함하는 메모리 디바이스들은 이동 전화, 휴대용 컴퓨터, 핸드-헬드 개인 통신 시스템(PCS) 유닛, 개인용 데이터 단말들(PDAs)과 같은 휴대용 데이터 유닛들, GPS 인에이블된 디바이스들, 내비게이션 디바이스들, 셋탑 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 리트리브(retrieve)하는 임의의 다른 디바이스, 또는 이들의 임의의 조합 내에 포함될 수 있다는 것이 인지될 것이다. 따라서, 본 개시물의 실시예들은 본 명세서에 개시된 바와 같은 MTJ 저장 엘리먼트들을 갖는 메모리를 포함하는 활성 집적 회로를 포함하는 임의의 디바이스에서 적절히 이용될 수 있다.
추가로, 다양한 메모리 디바이스들이 본 명세서에 개시된 바와 같은 MTJ 저장 엘리먼트들의 어레이를 포함할 수 있다는 것이 인지될 것이다. 부가적으로, 본 명세서에 개시되는 MTJ 저장 엘리먼트들은 논리 회로들과 같은 다양한 다른 애플리케이션들에서 사용될 수 있다. 따라서, 전술한 개시물의 부분들은 독립형 MTJ 저장 엘리먼트를 논의하나, 다양한 실시예들이 MTJ 저장 엘리먼트가 집적되는 디바이스들을 포함할 수 있다는 것이 인지될 것이다.
전술된 디바이스들 및 방법들은 컴퓨터 판독가능 매체 상에 저장되는 GDSII 및 GERBER 컴퓨터 파일들로 설계될 수 있고 구성될 수 있다. 이들 파일들은 결국 이들 파일들에 기반하여 디바이스들을 제조하는 제조 처리자(fabrication handler)들에게 제공된다. 결과적인 물품들은, 이 후 반도체 다이로 컷팅되고 반도체 칩으로 패키징되는 반도체 웨이퍼들이다. 칩들은 그 후 상기 설명된 디바이스들에서 이용된다.
따라서, 실시예들은 프로세서에 의하여 실행될 때 프로세서 및 임의의 다른 협력 엘리먼트들을 명령들에 의하여 제공되는 바와 같은 본 명세서에 설명된 기능들을 수행하기 위한 머신으로 변환하는 명령들을 구현하는 기계-판독가능 매체 또는 컴퓨터-판독가능 매체를 포함할 수 있다.
전술한 개시물은 예증적 실시예들을 도시하나, 첨부된 청구항들에 의하여 정의되는 바와 같은 본 발명의 범위를 벗어나지 않고 다양한 변화들 및 변형들이 본 명세서에서 이루어질 수 있다는 것이 유념되어야 한다. 본 명세서에 설명된 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정 순서로 수행될 필요는 없다. 게다가, 실시예들의 엘리먼트들이 단수형으로 설명되거나 청구될 수 있더라도, 단수형에 대한 제한이 명시적으로 진술되지 않는 한, 다수가 고려된다.
Claims (44)
- 프리 층, 배리어 층 및 피닝된 층을 갖는 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법으로서,
상기 프리 층 상에 조정 층을 형성하는 단계;
상기 조정 층 상에 상부 전극을 형성하는 단계;
상기 상부 전극을 패터닝하고 에칭하는 단계;
마스크로서 상기 상부 전극을 이용하여 상기 조정 층 및 상기 프리 층을 에칭하는 단계;
스페이서 층으로 상기 상부 전극의 적어도 일부, 상기 프리층 및 상기 조정 층을 캡슐화하는 단계;
상기 MTJ의 상기 배리어 층 및 피닝된 층을 에칭하는 단계; 및
상기 스페이서 층, 배리어 층 및 피닝된 층 위에 보호용 커버링 층을 증착하는 단계
를 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 스페이서 층은 내부 스페이서 층 및 외부 스페이서 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제2항에 있어서,
상기 내부 스페이서 층은 금속성 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제2항에 있어서,
상기 외부 스페이서 층은 절연 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 MTJ는 상기 피닝된 층 근처에 반강자성 층을 추가로 포함하며, 상기 보호용 층은 상기 반강자성 층을 커버하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 상부 전극을 패터닝하는 단계는 산소 애싱(ashing)을 이용하여 포토레지스트를 제거하는 단계를 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제6항에 있어서,
상기 프리 층의 상단 부분이 산소 애싱으로부터 보호되도록, 상기 조정 층은 상기 프리 층의 상기 상단 부분 상에 보호용 층을 형성하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 배리어 층의 평면 영역은 상기 프리 층의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 MTJ는 반강자성 층을 추가로 포함하며, 상기 반강자성 층 및 상기 피닝된 층 스택의 평면 영역은 상기 프리 층의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 피닝된 층 스택은 하부 피닝된 층, 커플링 층 및 상부 피닝된 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제1항에 있어서,
상기 상부 전극의 일부를 노출시키기 위하여 상기 보호용 층의 일부를 제거하는 단계를 추가로 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 자기 터널 접합(MTJ) 저장 엘리먼트로서,
프리 층, 배리어 층 및 피닝된 층을 포함하는 MTJ 스택;
상기 프리 층 상에 형성되는 조정 층;
상기 조정 층 상에 형성되는 상부 전극;
상기 상부 전극의 적어도 일부, 상기 프리 층 및 상기 조정 층을 캡슐화하는, 스페이서 층; 및
상기 MTJ 스택 및 상기 스페이서 층 상에 형성되는 보호용 커버링 층
을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 스페이서 층은 내부 스페이서 층 및 외부 스페이서 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제13항에 있어서,
상기 내부 스페이서 층은 금속성 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제14항에 있어서,
상기 금속 물질은 자성인, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제14항에 있어서,
상기 금속 물질은 비-자성인, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제13항에 있어서,
상기 외부 스페이서 층은 절연 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 MTJ 스택은 상기 피닝된 층 근처에 반강자성 층을 추가로 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 배리어 층의 평면 영역은 상기 프리 층의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 피닝된 층의 평면 영역은 상기 프리 층의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 피닝된 층은 하부 피닝된 층, 커플링 층 및 상부 피닝된 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 상부 전극의 적어도 일부는 상기 스페이서 층 및 상기 보호용 커버링 층으로부터 노출되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 MTJ 저장 엘리먼트는, 셋탑 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 이동 전화, 휴대용 컴퓨터, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택되는 전자 디바이스로 집적되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제12항에 있어서,
상기 MTJ 저장 엘리먼트는 다수의 MTJ 저장 엘리먼트들을 포함하는 메모리 어레이로 집적되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 자기 터널 접합(MTJ) 저장 엘리먼트로서,
제1 분극(polarization)을 홀딩하기 위한 제1 자성 수단, 터널링 전류의 흐름을 인에이블시키기 위한 제1 절연 수단, 및 가역성인 제2 분극을 홀딩하기 위한 제2 자성 수단을 포함하는, MTJ 스택;
프로세스 관련 손상으로부터 상기 제2 자성 수단의 상단 부분 및 측벽 부분을 보호하기 위한 제1 보호 수단 ― 상기 제1 보호 수단은 상기 제2 자성 수단의 상기 상단 부분 및 측벽 부분을 따라 배치됨 ― ; 및
프로세스 관련 손상으로부터 상기 제1 절연 수단 및 상기 제1 자성 수단을 보호하기 위한 제2 보호 수단 ― 상기 제2 보호 수단은 상기 제1 절연 수단 및 상기 제1 자성 수단과 접촉함 ―
을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 제1 보호 수단은 내부 보호 수단 및 외부 보호 수단을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제26항에 있어서,
상기 내부 보호 수단은 금속성 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제26항에 있어서,
상기 외부 보호 수단은 절연 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 제1 절연 수단의 평면 영역은 상기 제2 자성 수단의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 제1 자성 수단의 평면 영역은 상기 제2 자성 수단의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 제1 자성 수단은 하부 자성 수단, 커플링 수단 및 상부 자성 수단을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 MTJ 저장 엘리먼트는, 셋탑 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 이동 전화, 휴대용 컴퓨터, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택되는 전자 디바이스로 집적되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 제25항에 있어서,
상기 MTJ 저장 엘리먼트는 다수의 MTJ 저장 엘리먼트들을 포함하는 메모리 어레이로 집적되는, 자기 터널 접합(MTJ) 저장 엘리먼트. - 프리 층, 배리어 층 및 피닝된 층을 갖는 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법으로서,
상기 프리 층 상에 조정 층을 형성하기 위한 단계;
상기 조정 층 상에 상부 전극을 형성하기 위한 단계;
상기 상부 전극을 패터닝하고 에칭하기 위한 단계;
마스크로서 상기 상부 전극을 이용하여 상기 프리 층 및 상기 조정 층을 에칭하기 위한 단계;
스페이서 층으로 상기 상부 전극의 적어도 일부, 상기 프리 층 및 상기 조정 층을 캡슐화하기 위한 단계;
상기 MTJ의 상기 배리어 층 및 피닝된 층을 에칭하기 위한 단계; 및
상기 스페이서 층, 배리어 층 및 피닝된 층 위에 보호용 커버링 층을 증착하기 위한 단계
를 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 스페이서 층은 내부 스페이서 층 및 외부 스페이서 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제35항에 있어서,
상기 내부 스페이서 층은 금속성 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제35항에 있어서,
상기 외부 스페이서 층은 절연 물질로 형성되는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 MTJ는 상기 피닝된 층 근처에 반강자성 층을 추가로 포함하고, 상기 보호용 층은 상기 반강자성 층을 커버하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 상부 전극을 패터닝하는 단계는 산소 애싱을 이용하여 포토레지스트를 제거하는 단계를 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제39항에 있어서,
상기 프리 층의 상단 부분이 산소 애싱으로부터 보호되도록, 상기 조정 층은 상기 프리 층의 상기 상단 부분 상에 보호용 층을 형성하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 배리어 층의 평면 영역은 상기 프리 층의 평면 영역보다 더 큰, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 MTJ는 반강자성 층을 추가로 포함하고, 상기 반강자성 층 및 상기 피닝된 층 스택의 평면 영역은 상기 프리 층의 평면 영역보다 큰, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 피닝된 층 스택은 하부 피닝된 층, 커플링 층 및 상부 피닝된 층을 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법. - 제34항에 있어서,
상기 상부 전극의 일부를 노출시키기 위하여 상기 보호용 층의 일부를 제거하기 위한 단계를 추가로 포함하는, 자기 터널 접합(MTJ) 저장 엘리먼트를 형성하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/748,750 | 2010-03-29 | ||
US12/748,750 US8981502B2 (en) | 2010-03-29 | 2010-03-29 | Fabricating a magnetic tunnel junction storage element |
PCT/US2011/030008 WO2011123357A1 (en) | 2010-03-29 | 2011-03-25 | Magnetic tunnel junction storage element and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130007638A true KR20130007638A (ko) | 2013-01-18 |
KR101390382B1 KR101390382B1 (ko) | 2014-04-30 |
Family
ID=43971199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127028337A KR101390382B1 (ko) | 2010-03-29 | 2011-03-25 | 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8981502B2 (ko) |
EP (1) | EP2553742A1 (ko) |
JP (1) | JP5710743B2 (ko) |
KR (1) | KR101390382B1 (ko) |
CN (1) | CN102823008A (ko) |
BR (1) | BR112012023755A2 (ko) |
TW (1) | TWI514638B (ko) |
WO (1) | WO2011123357A1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150112757A (ko) * | 2014-03-27 | 2015-10-07 | 램 리써치 코포레이션 | 비-휘발성 금속 재료들을 에칭하는 방법 |
US9411740B2 (en) | 2014-07-04 | 2016-08-09 | SK Hynix Inc. | Electronic device including a semiconductor memory |
KR20160138387A (ko) * | 2014-03-28 | 2016-12-05 | 인텔 코포레이션 | 점 콘택 자유 자성층을 갖는 스핀 전달 토크 메모리를 형성하기 위한 기술 |
KR20170033258A (ko) * | 2014-07-25 | 2017-03-24 | 스핀 트랜스퍼 테크놀로지스, 인크. | Mtj 메모리 디바이스를 제조하는 방법 |
KR20200038331A (ko) * | 2013-03-15 | 2020-04-10 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
KR20200043291A (ko) * | 2018-10-16 | 2020-04-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 60 nm 이하 MRAM의 복수 스페이서 보조 물리적 에칭 |
Families Citing this family (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101168346B1 (ko) * | 2010-07-21 | 2012-07-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 제조방법 |
US8313959B1 (en) | 2011-08-17 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hole first hardmask definition |
US8536063B2 (en) * | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
US8685756B2 (en) | 2011-09-30 | 2014-04-01 | Everspin Technologies, Inc. | Method for manufacturing and magnetic devices having double tunnel barriers |
US8591751B2 (en) * | 2011-09-30 | 2013-11-26 | Headway Technologies, Inc. | Very thin high coercivity film and process for making it |
US8981503B2 (en) | 2012-03-16 | 2015-03-17 | Headway Technologies, Inc. | STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain |
US9129690B2 (en) | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
KR101998676B1 (ko) * | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
US8747680B1 (en) | 2012-08-14 | 2014-06-10 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device |
US9373775B2 (en) * | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
US20140084399A1 (en) * | 2012-09-27 | 2014-03-27 | Mark L. Doczy | Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US20140203381A1 (en) * | 2013-01-24 | 2014-07-24 | Qualcomm Incorporated | Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers |
US20140210021A1 (en) * | 2013-01-25 | 2014-07-31 | Qualcomm Incorporated | Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers |
WO2014121123A1 (en) * | 2013-01-31 | 2014-08-07 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive device |
WO2014164520A1 (en) | 2013-03-11 | 2014-10-09 | Dafna Beery | Magnetic random access memory cells with isolating liners |
JP5865858B2 (ja) * | 2013-03-22 | 2016-02-17 | 株式会社東芝 | 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法 |
US9172033B2 (en) * | 2013-07-03 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
US9595661B2 (en) * | 2013-07-18 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory structure and method of forming the same |
US9257636B2 (en) | 2013-09-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method |
KR102101954B1 (ko) | 2013-11-05 | 2020-05-29 | 삼성전자주식회사 | 자기터널접합을 포함하는 자기 기억 소자 |
US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
US9318694B2 (en) * | 2013-12-26 | 2016-04-19 | Intel Corporation | Methods of forming a magnetic random access memory etch spacer and structures formed thereby |
WO2015147813A1 (en) * | 2014-03-26 | 2015-10-01 | Intel Corporation | Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts |
CN104953026B (zh) * | 2014-03-27 | 2017-11-14 | 朗姆研究公司 | 蚀刻非挥发性金属材料的方法 |
US9269893B2 (en) * | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
US9099120B1 (en) * | 2014-04-09 | 2015-08-04 | HGST Netherlands, B.V. | Interlayer coupling field control in tunneling magnetoresistive read heads |
US9385309B2 (en) * | 2014-04-28 | 2016-07-05 | Qualcomm Incorporated | Smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials |
US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
KR102277490B1 (ko) | 2014-07-18 | 2021-07-14 | 삼성전자주식회사 | 자기 기억 소자 및 그의 형성 방법 |
US9444035B2 (en) | 2014-09-10 | 2016-09-13 | Qualcomm Incorporated | Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication |
US9627608B2 (en) * | 2014-09-11 | 2017-04-18 | Lam Research Corporation | Dielectric repair for emerging memory devices |
KR102214507B1 (ko) | 2014-09-15 | 2021-02-09 | 삼성전자 주식회사 | 자기 메모리 장치 |
US9337412B2 (en) * | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
KR102276541B1 (ko) | 2014-11-27 | 2021-07-13 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
US9559294B2 (en) * | 2015-01-29 | 2017-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization |
US9793470B2 (en) | 2015-02-04 | 2017-10-17 | Everspin Technologies, Inc. | Magnetoresistive stack/structure and method of manufacturing same |
US20160260889A1 (en) | 2015-03-03 | 2016-09-08 | International Business Machines Corporation | Magnetic Tunnel Junction Patterning Using Low Atomic Weight Ion Sputtering |
US10008662B2 (en) | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
US9847473B2 (en) * | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9472753B1 (en) | 2015-06-02 | 2016-10-18 | HGST Netherlands B.V. | Method for fabricating MRAM bits on a tight pitch |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US11245069B2 (en) * | 2015-07-14 | 2022-02-08 | Applied Materials, Inc. | Methods for forming structures with desired crystallinity for MRAM applications |
US9773974B2 (en) * | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
WO2017048270A1 (en) * | 2015-09-18 | 2017-03-23 | Intel Corporation | Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same |
WO2017048271A1 (en) * | 2015-09-18 | 2017-03-23 | Intel Corporation | Spin transfer torque memory (sttm), methods of forming the same using a non-conformal insulator, and devices including the same |
US10483460B2 (en) | 2015-10-31 | 2019-11-19 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers |
KR20170064018A (ko) * | 2015-11-30 | 2017-06-09 | 에스케이하이닉스 주식회사 | 전자 장치 |
CN105552215A (zh) * | 2015-12-03 | 2016-05-04 | 中电海康集团有限公司 | 一种磁阻式随机存储器的位元制造方法 |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10454021B2 (en) * | 2016-01-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
CN107527994B (zh) * | 2016-06-20 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种磁性隧道结双层侧墙及其形成方法 |
KR102511914B1 (ko) | 2016-08-04 | 2023-03-21 | 삼성전자주식회사 | 자기 기억 소자 및 이의 제조 방법 |
CN107785482A (zh) * | 2016-08-25 | 2018-03-09 | 中电海康集团有限公司 | 一种磁性隧道结的制备方法 |
CN110050355B (zh) | 2016-12-06 | 2023-06-23 | 艾沃思宾技术公司 | 磁阻设备及其方法 |
CN108232007A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法 |
EP3563434A4 (en) | 2016-12-30 | 2020-07-01 | INTEL Corporation | DEVICES WITH VERTICAL SPINDLE TORQUE MEMORY (PSTTM) WITH INCREASED STABILITY AND METHOD FOR SHAPING THEM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
JP2018148158A (ja) * | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 強磁性トンネル接合素子及びその製造方法 |
US9985199B1 (en) | 2017-03-15 | 2018-05-29 | International Business Machines Corporation | Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield |
US10439132B2 (en) * | 2017-03-20 | 2019-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective passivation layer for magnetic tunnel junctions |
US9871195B1 (en) * | 2017-03-22 | 2018-01-16 | Headway Technologies, Inc. | Spacer assisted ion beam etching of spin torque magnetic random access memory |
US10177308B2 (en) * | 2017-06-09 | 2019-01-08 | Avalanche Technology, Inc. | Method for manufacturing magnetic memory cells |
JP7023637B2 (ja) * | 2017-08-08 | 2022-02-22 | 株式会社日立ハイテク | 磁気トンネル接合素子の製造方法 |
EP3673522B1 (en) | 2017-08-23 | 2022-10-05 | Everspin Technologies, Inc. | Magnetoresistive bit fabrication by multi-step etching |
US10355198B2 (en) * | 2017-11-13 | 2019-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10964887B2 (en) | 2018-05-22 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices |
CN110856454B (zh) * | 2018-06-20 | 2023-09-29 | 株式会社日立高新技术 | 磁阻元件的制造方法 |
TWI712035B (zh) * | 2018-08-03 | 2020-12-01 | 聯華電子股份有限公司 | 形成磁阻式隨機存取記憶體單元的方法 |
US10868237B2 (en) * | 2018-08-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
US11031543B2 (en) | 2018-10-23 | 2021-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via landing enhancement for memory device |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
CN111435702B (zh) * | 2019-01-14 | 2023-05-19 | 联华电子股份有限公司 | 磁阻随机存取存储单元 |
US11469267B2 (en) * | 2019-05-17 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOT MRAM having dielectric interfacial layer and method forming same |
TWI815948B (zh) | 2019-08-14 | 2023-09-21 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
KR102658258B1 (ko) * | 2019-10-01 | 2024-04-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
CN111063798A (zh) * | 2019-12-27 | 2020-04-24 | 中国科学院微电子研究所 | 一种刻蚀方法 |
JP2021145075A (ja) | 2020-03-13 | 2021-09-24 | キオクシア株式会社 | 磁気記憶装置 |
US11985906B2 (en) | 2020-05-29 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company Limited | Low-resistance contact to top electrodes for memory cells and methods for forming the same |
US11991932B2 (en) * | 2020-07-17 | 2024-05-21 | Taiwan Semiconductor Manufacturing Company Limited | Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same |
US12063867B2 (en) | 2021-08-05 | 2024-08-13 | International Business Machines Corporation | Dual spacer for double magnetic tunnel junction devices |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535046B1 (ko) | 2002-12-30 | 2005-12-07 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
JP4008857B2 (ja) | 2003-03-24 | 2007-11-14 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
WO2005101378A1 (en) * | 2004-04-02 | 2005-10-27 | Tdk Corporation | Composite free layer for stabilizing magnetoresistive head |
JP2007531179A (ja) * | 2004-04-02 | 2007-11-01 | Tdk株式会社 | 安定化スピンバルブヘッドとその製造方法 |
US7148072B2 (en) * | 2004-05-28 | 2006-12-12 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for oxidizing conductive redeposition in TMR sensors |
US7645618B2 (en) * | 2004-09-09 | 2010-01-12 | Tegal Corporation | Dry etch stop process for eliminating electrical shorting in MRAM device structures |
US20070242395A1 (en) * | 2004-10-15 | 2007-10-18 | Bailey William E | Methods of manipulating the relaxation rate in magnetic materials and devices for using the same |
JP4088641B2 (ja) * | 2005-07-22 | 2008-05-21 | Tdk株式会社 | 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、磁気メモリセルおよび電流センサ |
US7399646B2 (en) * | 2005-08-23 | 2008-07-15 | International Business Machines Corporation | Magnetic devices and techniques for formation thereof |
US7531367B2 (en) * | 2006-01-18 | 2009-05-12 | International Business Machines Corporation | Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit |
JP2008042103A (ja) * | 2006-08-10 | 2008-02-21 | Tdk Corp | 交換結合膜、磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置 |
JP2008181971A (ja) | 2007-01-23 | 2008-08-07 | Renesas Technology Corp | 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法 |
WO2008118434A1 (en) | 2007-03-26 | 2008-10-02 | Pq Corporation | Novel microporous crystalline material comprising a molecular sieve or zeolite having an 8-ring pore opening structure and methods of making and using same |
US20090103354A1 (en) * | 2007-10-17 | 2009-04-23 | Qualcomm Incorporated | Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory |
US7688615B2 (en) * | 2007-12-04 | 2010-03-30 | Macronix International Co., Ltd. | Magnetic random access memory, manufacturing method and programming method thereof |
US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
US7948044B2 (en) | 2008-04-09 | 2011-05-24 | Magic Technologies, Inc. | Low switching current MTJ element for ultra-high STT-RAM and a method for making the same |
US7944738B2 (en) * | 2008-11-05 | 2011-05-17 | Micron Technology, Inc. | Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
KR101527533B1 (ko) * | 2009-01-09 | 2015-06-10 | 삼성전자주식회사 | 자기 메모리 소자의 형성방법 |
US7957182B2 (en) * | 2009-01-12 | 2011-06-07 | Micron Technology, Inc. | Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same |
CN101840936B (zh) | 2009-02-13 | 2014-10-08 | 株式会社半导体能源研究所 | 包括晶体管的半导体装置及其制造方法 |
US8519495B2 (en) * | 2009-02-17 | 2013-08-27 | Seagate Technology Llc | Single line MRAM |
US7989224B2 (en) * | 2009-04-30 | 2011-08-02 | International Business Machines Corporation | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
US8362580B2 (en) * | 2009-12-08 | 2013-01-29 | Qualcomm Incorporated | Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer |
US8238143B2 (en) * | 2009-12-15 | 2012-08-07 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8513749B2 (en) * | 2010-01-14 | 2013-08-20 | Qualcomm Incorporated | Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction |
US8270208B2 (en) * | 2010-02-08 | 2012-09-18 | International Business Machines Corporation | Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor |
-
2010
- 2010-03-29 US US12/748,750 patent/US8981502B2/en active Active
-
2011
- 2011-03-25 EP EP11712737A patent/EP2553742A1/en not_active Withdrawn
- 2011-03-25 CN CN2011800160946A patent/CN102823008A/zh active Pending
- 2011-03-25 BR BR112012023755A patent/BR112012023755A2/pt not_active Application Discontinuation
- 2011-03-25 WO PCT/US2011/030008 patent/WO2011123357A1/en active Application Filing
- 2011-03-25 JP JP2013502677A patent/JP5710743B2/ja not_active Expired - Fee Related
- 2011-03-25 KR KR1020127028337A patent/KR101390382B1/ko not_active IP Right Cessation
- 2011-03-29 TW TW100110843A patent/TWI514638B/zh not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200038331A (ko) * | 2013-03-15 | 2020-04-10 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
KR20150112757A (ko) * | 2014-03-27 | 2015-10-07 | 램 리써치 코포레이션 | 비-휘발성 금속 재료들을 에칭하는 방법 |
KR20160138387A (ko) * | 2014-03-28 | 2016-12-05 | 인텔 코포레이션 | 점 콘택 자유 자성층을 갖는 스핀 전달 토크 메모리를 형성하기 위한 기술 |
US9411740B2 (en) | 2014-07-04 | 2016-08-09 | SK Hynix Inc. | Electronic device including a semiconductor memory |
US9830967B2 (en) | 2014-07-04 | 2017-11-28 | SK Hynix Inc. | Electronic device including a semiconductor memory |
US10186307B2 (en) | 2014-07-04 | 2019-01-22 | SK Hynix Inc. | Electronic device including a semiconductor memory |
KR20170033258A (ko) * | 2014-07-25 | 2017-03-24 | 스핀 트랜스퍼 테크놀로지스, 인크. | Mtj 메모리 디바이스를 제조하는 방법 |
KR20200043291A (ko) * | 2018-10-16 | 2020-04-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 60 nm 이하 MRAM의 복수 스페이서 보조 물리적 에칭 |
Also Published As
Publication number | Publication date |
---|---|
US20110235217A1 (en) | 2011-09-29 |
KR101390382B1 (ko) | 2014-04-30 |
EP2553742A1 (en) | 2013-02-06 |
TWI514638B (zh) | 2015-12-21 |
CN102823008A (zh) | 2012-12-12 |
JP2013524515A (ja) | 2013-06-17 |
WO2011123357A1 (en) | 2011-10-06 |
BR112012023755A2 (pt) | 2016-08-23 |
US8981502B2 (en) | 2015-03-17 |
JP5710743B2 (ja) | 2015-04-30 |
TW201143180A (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101390382B1 (ko) | 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법 | |
US8513749B2 (en) | Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction | |
US9269893B2 (en) | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch | |
US9368716B2 (en) | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ | |
US9614143B2 (en) | De-integrated trench formation for advanced MRAM integration | |
US10043967B2 (en) | Self-compensation of stray field of perpendicular magnetic elements | |
US8884389B2 (en) | Magnetoresistive element and method of manufacturing the same | |
KR20160031832A (ko) | 자기 메모리 장치 | |
JP2010103224A (ja) | 磁気抵抗素子、及び磁気メモリ | |
US9379316B2 (en) | Method of fabricating a magnetoresistive random access structure | |
US11177431B2 (en) | Magnetic memory device and method for manufacturing the same | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
US9425388B2 (en) | Magnetic element and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |