KR20150112757A - 비-휘발성 금속 재료들을 에칭하는 방법 - Google Patents

비-휘발성 금속 재료들을 에칭하는 방법 Download PDF

Info

Publication number
KR20150112757A
KR20150112757A KR1020150011133A KR20150011133A KR20150112757A KR 20150112757 A KR20150112757 A KR 20150112757A KR 1020150011133 A KR1020150011133 A KR 1020150011133A KR 20150011133 A KR20150011133 A KR 20150011133A KR 20150112757 A KR20150112757 A KR 20150112757A
Authority
KR
South Korea
Prior art keywords
etching
layer
mtj stack
stack
mtj
Prior art date
Application number
KR1020150011133A
Other languages
English (en)
Other versions
KR102377668B1 (ko
Inventor
사만다 에스.에이치. 탄
위언빙 양
메이후아 센
리차드 피. 자넥
제프리 마크스
하미트 싱
토스텐 릴
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150112757A publication Critical patent/KR20150112757A/ko
Application granted granted Critical
Publication of KR102377668B1 publication Critical patent/KR102377668B1/ko

Links

Images

Classifications

    • H01L43/02—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

하드마스크, 상기 하드마스크 아래에 배치된 Ru 함유 층, 및 상기 Ru 함유 층 아래에 배치된 자기 터널 접합 (MTJ) 스택을 갖는 스택을 에칭하는 방법이 제공되며, MTJ 스택은 고정 층 (pinned layer) 을 갖는다. 상기 하드마스크를 건식 에칭으로 에칭한다. 상기 Ru 함유 층을 에칭하되, 하이포아염소산염 (hypochlorite) 및/또는 O3 계 화학물질들을 사용하여서 에칭한다. 상기 MTJ 스택을 에칭한다. 상기 MTJ 스택을 유전체 재료들로 캡핑 (capping) 한다. 상기 MTJ 스택을 캡핑한 이후에 상기 고정 층을 에칭한다.

Description

비-휘발성 금속 재료들을 에칭하는 방법{METHOD TO ETCH NON-VOLATILE METAL MATERIALS}
관련 출원에 대한 교차 참조
본원은 2014년 3월 27일에 출원된 미국 가 특허 출원 번호 61/971,032 "METHODS TO ETCH AND TO REMOVE POST ETCH METALLIC RESIDUE"에 대한 우선권을 35 U.S.C.§119(e) 하에서 주장하며, 이 가 출원은 모든 목적들을 위해서 본 명세서에서 참조로서 통합된다.
본 발명은 반도체 디바이스의 생산 동안에 마스크를 통해서 비휘발성 재료들의 층을 에칭하는 것에 관한 것이다. 보다 구체적으로, 본 발명은 금속 MTJ (magnetic tunnel junctions) 스택을 에칭하는 것에 관한 것이다.
반도체 웨이퍼 프로세싱 동안에, 피처들이 금속 함유 층을 통해서 에칭될 수 있다. MRAM (magnetic random access memories) 디바이스 또는 RRAM (resistance random access memories) 디바이스 형성 시에, 복수의 얇은 금속 층들 또는 막들이 순차적으로 에칭될 수 있다. MRAM에 있어서 복수의 얇은 금속 층들은 MTJ 스택들을 형성하는데 사용될 수 있다.
전술한 바를 달성하고 본 발명의 목적에 따라서, 하드마스크, 상기 하드마스크 아래에 배치된 Ru 함유 층, 및 상기 Ru 함유 층 아래에 배치된 자기 터널 접합 (MTJ) 스택을 갖는 스택을 에칭하는 방법이 제공되며, MTJ 스택은 고정 층 (pinned layer) 을 갖는다. 상기 하드마스크를 건식 에칭으로 에칭한다. 상기 Ru 함유 층을 에칭하되, 하이포아염소산염 (hypochlorite) 및/또는 O3 계 화학물질들을 사용하여서 에칭한다. 상기 MTJ 스택을 에칭한다. 상기 MTJ 스택을 유전체 재료들로 캡핑 (capping) 한다. 상기 MTJ 스택을 캡핑한 이후에 상기 고정 층을 에칭한다.
본 발명의 다른 양태에서, 고정 층, 상기 고정 층 위의 MTJ 스택, 상기 MTJ 스택 위의 Ru 함유 층, 및 상기 Ru 함유 층 위의 하드마스크를 포함하는 스택을 에칭하는 방법이 제공된다. 상기 하드마스크, 상기 Ru 함유 층, 및 상 MTJ 스택을 에칭한다. 상기 MTJ 스택을 실링 (sealing) 한다. 상기 고정 층을 에칭한다.
본 발명의 다른 양태에서, 하드마스크 층, 상기 하드마스크 층 아래에 배치된 Ru 함유 층, 상기 Ru 함유 층 아래에 배치된 MTJ 스택, 및 상기 MTJ 스택 아래에 배치된 고정 층을 갖는 스택을 에칭하는 방법이 제공된다. 건식 에칭으로 상기 하드마스크 층을 에칭한다. 상기 Ru 함유 층을 에칭한다. 상기 MTJ 스택을 에칭한다. 유전체 재료들로 상기 MTJ 스택을 캡핑한다. 귀금속들에 대해서 선택성을 갖는 화학물질들로 상기 고정 층을 에칭하며, 상기 화학물질들은 SOCl2/피리딘 혼합물들; HBr/DMSO 혼합물들; 또는 DMSO, 아세토니트릴, 벤조니트릴 (benzonitrile), 또는 DMF (dimethylformamide) 중 적어도 하나와 CCl4 간의 혼합물을 포함한다.
본 발명의 이러한 그리고 다른 특징들이 다음의 도면들과 함께 그리고 본 발명의 상세한 설명에서 이하에서 보다 상세하게 기술될 것이다.
본 발명은 한정적이 아니라 예시적으로 첨부 도면의 도면들에서 예시되며, 도면들에서 유사한 참조 부호들은 유사한 요소들을 나타낸다.
도 1은 본 발명의 실시예의 하이 레벨 흐름도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따라서 프로세싱된 스택의 개략도들이다.
도 3은 에칭을 위해서 사용될 수 있는 에칭 반응기의 개략도이다.
도 4는 본 발명의 실시예들에서 사용된 제어기를 구현하는데 적합한 컴퓨터 시스템을 예시한다.
본 발명이 이제 첨부 도면들에서 예시된 바와 같은 본 발명의 몇몇 바람직한 실시예들을 참조하여서 세부적으로 기술될 것이다. 다음의 설명에서, 다수의 특정 세부사항들이 본 발명의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 발명은 이러한 특정 세부사항 전부 또는 일부 없이도 실시될 수 있음이 본 기술 분야의 당업자에게 자명하다. 다른 실례에서, 잘 알려진 프로세스 단계들 및/또는 구조들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해서 세부적으로는 기술되지 않았다.
이해를 돕기 위해서, 도 1은 본 발명의 실시예에서 사용되는 프로세스의 하이 레벨 흐름도이다. 하드마스크 아래에 그리고 MTJ 스택 위에 배치된 Ru 함유 층을 갖는 스택을 갖는 기판이 제공된다. 하드마스크가 에칭 또는 개방된다 (단계 104). Ru 함유 층이 하이포아염소산염 (hypochlorite) 및/또는 오존 계 화학물질을 사용하여서 에칭된다 (단계 108). MTJ 스택이 에칭된다 (단계 112). 에칭된 MTJ 스택이 실링된다 (sealed) (단계 116). 자기 고정 층 (magnetic pinned layer) 이 에칭된다 (단계 120). 이러한 자기 고정 층은 Development of the magnetic tunnel junction MRAM at IBM: From first junctions to a 16- Mb MRAM demonstrator chip , IBM J. RES. & DEV. VOL. 50 NO. 1 JANUARY 2006에 기술되며, 이 문헌은 모든 목적들을 위해서 참조로서 통합된다.
실례들
도 2a는 본 실례에서 MRAM을 위해서 사용되는 스택 (200) 의 단면도이다. 본 실례에서 스택 (200) 의 하단 층은 기판 위에 형성된 탄탈륨 베릴륨 (tantalum beryllium) (TaBe) 층 (204) 이다. 백금 망간 (platinum manganese) (PtMn) 층 (208) 이 TaBe 층 (204) 위에 형성된다. 제 1 코발트 철 (CoFe) 층 (212) 이 PtMn 층 (208) 위에 형성된다. 제 1 루테늄 (Ru) 층 (216) 이 제 1 CoFe 층 (212) 위에 형성된다. 제 2 CoFe 층 (220) 이 제 1 Ru 층 (216) 위에 형성된다. 제 1 망간 산화물 (MgO) 층 (224) 이 제 2 CoFe 층 (220) 위에 형성된다. 제 3 CoFe 층 (228) 이 제 1 MgO 층 (224) 위에 형성된다. 제 2 MgO 층 (232) 이 제 3 CoFe 층 (228) 위에 형성된다. 티타늄 (Ti) 층 (236) 이 제 2 MgO 층 (232) 위에 형성된다. 제 4 CoFe 층 (240) 이 Ti 층 (236) 위에 형성된다. 제 1 탄탈륨 (Ta) 층 (248) 이 제 4 CoFe 층 (240) 위에 형성된다. 제 2 Ru 층 (252) 이 제 1 Ta 층 (248) 위에 형성된다. 제 2 Ta 층 (256) 이 제 2 Ru 층 (252) 위에 형성된다. 티타늄 질화물 (TiN) 층 (260) 및 실리콘 질화물 (SiN) 층 (264) 을 포함하는 마스크가 제 2 Ta 층 (256) 위에서 패터닝된다. 본 실례에서, 제 1 CoFe 층 (212) 및 제 1 Ta 층 (248) 을 포함하여 이들 간에 있는 층들은 자기 터널 접합 (MTJ) 층 (268) 을 형성한다. PtMn 층 (208) 및 TaBe 층 (204) 은 고정 층 (270) 을 형성한다. 고정 층 (270) 은 다른 재료들로 형성될 수 있다.
일 실시예에서, 모든 프로세싱은 단일 플라즈마 에칭 챔버 내에서 수행될 수 있다. 도 3은 이러한 실시예를 실시하는데 사용될 수 있는 에칭 반응기의 개략도이다. 본 발명의 하나 이상의 실시예들에서, 에칭 반응기 (300) 는 챔버 벽 (350) 에 의해서 둘러싸인 에칭 챔버 (349) 내에 가스 유입구를 제공하는 가스 분배 플레이트 (306) 및 척 (308) 을 포함한다. 에칭 챔버 (349) 내에, 스택이 형성된 기판 (304) 이 척 (308) 의 상단 상에 위치된다. 척 (308) 은 기판 (304) 을 홀딩하기 위한 정전 척 (ESC) 로서 ESC 소스 (348) 로부터의 바이어스를 제공하며 기판 (304) 을 홀딩하기 위해서 다른 척킹 힘을 사용할 수도 있다. 가열 램프들과 같은 가열 소스 (310) 가 금속 층을 가열하도록 제공된다. 프리커서 가스 소스 (324) 가 가스 분배 플레이트 (306) 를 통해서 에칭 챔버 (349) 에 연결된다.
도 4는 본 발명의 실시예들에서 사용되는 제어기 (335) 를 구현하는데 적합한 컴퓨터 시스템 (400) 을 나타내는 하이 레벨 블록도이다. 컴퓨터 시스템 (400) 은 집적 회로, 인쇄 회로 보드, 및 소형 핸드헬드 디바이스로부터 거대 수퍼 컴퓨터에 이르는 수많은 물리적 형태를 가질 수 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서 (402) 를 포함하며, 전자 디스플레이 디바이스 (404) (그래픽, 텍스트 및 다른 데이터를 디스플레이하기 위함), 주 메모리 (406) (예를 들어서, RAM), 저장 디바이스 (408) (예를 들어서, 하드 디스크 드라이브), 분리식 저장 디바이스 (410) (예를 들어서, 광 디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어서, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스 등), 및 통신 인터페이스 (414) (예를 들어서, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 링크를 통해서 컴퓨터 시스템 (400) 과 외부 디바이스들 간에서 소프트웨어 및 데이터가 전달될 수 있게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (416) (예를 들어서, 통신 버스, 크로스-오버 바 또는 네트워크들) 를 포함할 수 있다.
통신 인터페이스 (414) 를 통해서 전달된 정보는 신호들을 반송하며 와이어 또는 케이블, 광섬유들, 전화 라인, 셀룰러 전화 링크, 무선 주파수 링크 및/또는 다른 통신 채널들을 사용하여서 구현될 수 있는 통신 링크를 통해서, 통신 인터페이스 (414) 에 의해서 수신될 수 있는 전자적 신호, 전자기적 신호, 광학적 신호 또는 다른 신호를 포함하는 신호 형태로 존재할 수 있다. 이러한 통신 인터페이스를 사용하여서, 하나 이상의 프로세서들 (402) 은 상술한 방법 단계들을 수행하는 과정에서 정보를 네트워크로부터 수신하거나 정보를 네트워크로 출력할 수 있다. 또한, 본 발명의 방법 실시예들은 오직 프로세서들 상에서 실행되거나 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해서 실행될 수 있다.
용어 "비일시적 컴퓨터 판독가능한 매체"는 일반적으로 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 다른 형태의 영구 메모리와 같은, 주 메모리 디바이스, 보조 메모리 디바이스, 분리식 저장 디바이스 및 저장 디바이스와 같은 매체를 지칭하는데 사용된다. 컴퓨터 코드의 실례들은 컴파일러에 의해서 생성되는 것과 같은 머신 코드 및 인터프레터를 사용하여서 컴퓨터에 의해서 실행되는 보다 높은 레벨의 코드를 포함하는 파일들을 포함할 수 있다. 컴퓨터 판독가능한 매체는 또한 반송파에서 구현되는 컴퓨터 데이터 신호에 의해서 전송되며 프로세서에 의해서 실행가능한 인스트럭션들의 시퀀스를 표현하는 컴퓨터 코드일 수 있다.
하드마스크가 에칭 또는 개방된다 (단계 104). 본 실례에서, 하드마스크는 Ta 층 (256) 이다. SiN 층 (264) 및 TiN 층 (260) 이 Ta 층 (256) 을 에칭하기 위한 마스크로서 사용된다. 본 실시예에서, 플라즈마 에칭이 Ta 층 (256) 을 에칭하는데 사용된다. 본 실시예에서 에칭 가스로서 Cl2를 사용하는 건식 에칭이 사용될 수도 있다. 도 2b는 Ta 층 (256) 이 에칭된 후의 스택 (200) 의 단면도이다.
제 2 Ru 층 (252) 이 하이포아염소산염 (hypochlorite) 및/또는 오존 계 화학물질을 사용하여서 에칭된다 (단계 108). 일 실시예에서, 플라즈마 에칭이 사용되어서 하이포아염소산염 (hypochlorite) 및 오존 화학물 기반 에칭을 제공할 수 있다. 다른 실시예에서, 하이포아염소산염 (hypochlorite) 및 오존 계 화학물질은 습식 에칭 시에 사용될 수도 있다. 이러한 실시예에서, 희석된 플루오르화수소 (dHF) 사전세정이 사용되어서, 제 2 Ru 층 (252) 을 에칭하기 이전에 실리콘 산화물 잔류물을 제거할 수 있다. NaClO 수용액이 습식 에칭 시에 사용되어서 제 2 Ru 층 (252) 을 에칭할 수도 있다. 본 실례에서, Ru 에칭은 NaClO 수용액을 사용하여서 습식 에칭된다. 다른 하이포아염소산염 에칭 프로세스는 pH>12를 갖는 무-Na 용액 (Na-free solution) 내의 HClO; 유기 용매, R-함유 알킬 (-CH3. -CH2CH3, -C(CH3)3 등), 사이클로알킬 또는 방향족 카르보닐 내의 유기 하이포아염소산염 R-OCl을 포함한다. 도 2c는 제 2 Ru 층 (252) 이 에칭된 후의 스택 (200) 의 단면도이다. pH >12을 갖는 오존 함유 수용액을 사용하는 Ru 습식 에칭의 실례들은 오존 포화된 NaOH, NH4OH, 또는 테트라메틸암모니윰 수산화물 (tetramethylammonium hydroxide) 용액을 포함한다.
MTJ 스택 (268) 이 고정 층 내로 리세스가 있게 에칭된다 (단계 112). 리세스는 후속하는 유전체로의 캡핑 (capping) 이 MTJ와 고정 층 간의 계면을 실링할 수 있게 한다. 본 실시예에서 저 바이어스 이온 스퍼터링이 사용되어서 MTJ 스택 (268) 을 에칭한다. 본 실시예에서, 이 단계 동안 사용된 가스는 필수적으로 아르곤 (Ar) 으로 구성된다. 바람직하게는, 저 바이어스는 10 볼트와 500 볼트 간의 바이어스를 제공한다. 보다 바람직하게는, 저 바이어스는 20 볼트와 300 볼트 간의 바이어스이다. 가장 바람직하게는, 저 바이어스는 100 볼트와 200 볼트 간의 바이어스이다. 화학적 에천트 가스를 사용하지 않고 오직 비활성 충격 가스만을 사용하는 저 바이어스 이온 스퍼터링이 MTJ 증착을 감소시키면서 MTJ 에칭을 제공한 것이 예기치 않게 발견되었다. 화학적 에천트 가스는 화학적 반응을 사용하여서 에칭하는 성분을 갖는 가스이다. 비활성 충격 가스는 에칭을 위해서 화학적 반응을 사용하지 않고 오직 에칭을 위해서 물리적 충격만을 사용한다. 도 2d는 제 2 MTJ 스택 (268) 이 에칭된 후의 스택 (200) 의 단면도이다.
에칭된 MTJ 스택 (268) 이 유전체 재료들로 구성된 컨포멀 절연 층 (272) 을 증착함으로써 실링된다 (단계 116). 이러한 캡핑 층 (272) 은 개방된 MTJ 스택들을 캡슐화하여서 MTJ 스택들이 하단 층들을 에칭하기 위한 다음의 프로세스들에 의해서 유발될 수도 있는 손상을 받지 않게 유지한다. 동등하게 중요하게는, 캡핑 층은 또한 후속하는 층들의 에칭 프로세스들을 MTJ 스택 (268) 을 에칭하는 프로세스와 분리시킨다. MTJ에 대한 손상에 관한 2 개의 통상적인 카테고리들은 다음과 같다: 에칭 생성물이 MTJ 측벽 상에 재-증착되어서 MJT 단락에 이르는 것 및 에칭 화학물이 MTJ 층들과 반응하여서 자기 특성들을 열화시키는 것. 이로써, 모든 스택이 캡핑 층 없이 에칭되는 통상적인 프로세스들에서, MTJ 스택들이 손상을 입는다. MgO 또는 CoFeB에 손상을 주는 임의의 에칭 프로세스는 허용될 수 없으며 이러한 프로세스들은 H2O, 산소, 할로겐 계 화학물 에칭 또는 플라즈마 시스템 에칭을 포함한다. 적합한 캡핑 층을 선정하는 것은 개방된 MTJ가 후속하는 프로세스 흐름에서 고장이 나거나 열화되지 않게 한다. 이로써, 이상적인 캡핑 층들이 후속하는 층들을 에칭하기 위해서, MgO/CoFeB와 양립하지 않는 프로세스들을 포함하는 다양한 프로세스를 활용하도록 윈도우를 개방하며 MTJ의 자기적/전기적 특성들이 열화되지 않게 유지한다. 다양한 절연 캡핑 층들, 예를 들어서 실리콘-계 유전체 막들, SiN, SiC, SiCN, SiO2, SiOC, SiOCH3, SiOCHxCH3, Si; 탄소-계 유전체 막들 (탄소, 폴리머), 질화물 화합물 (BN) 이 선정될 수 있다. 본 실례에서, SiO2 및 SiN으로 캡핑 층을 시연하였다. 플라즈마가 SiH4 및 O2 로부터 형성되어서 에칭된 스택 위에 SiO2 층을 증착하였다. 다른 실시예에서, SiN 층이 증착된다. 도 2e는 SiO2 증착 층 (272) 이 증착된 후의 스택 (200) 의 단면도이다.
증착 층 (272) 이 반대로 에칭되어서 (개방되어서) MTJ 스택 (268) 의 측벽이 실링되게 유지되면서 그 아래에 놓인 PtMn 층 (208) 을 노출시킨다. 본 실시예에서, CF4 및 Ar 플라즈마 개방 프로세스가 사용되어서 증착 층을 개방시킨다. 도 2f는 증착 층 (272) 이 개방된 후의 스택 (200) 의 단면도이다. 증착 층 (272) 의 하단이 완전하게 제거된다. 증착 층 (272) 의 측벽은 얇아지지만 MTJ 스택 (268) 을 실링하도록 유지된다.
자기 고정 층 (270) 이 에칭된다 (단계 120). 일 실시예에서, 자기 고정 층 (270) 은 건식 플라즈마 에칭을 사용하여서 에칭된다. 다른 실시예에서, 자기 고정 층 (270) 은 습식 에칭을 사용하여서 에칭된다. 그 실례들은 가변 비로 피리딘과 티오닐 클로라이드 (SOCl2) 를 혼합하는 것을 포함하며, 유기 용매 내의 희석된 혼합물은 다음으로 한정되지 않지만 아세토니트릴 (acetonitrile) 을 포함한다. HBr 및 DMSO 혼합물들이 또한 사용되어서 PtMn 및 다른 귀금속 함유 자기 고정 층을 에칭할 수도 있다. 또한, DMSO, 아세토니트릴, 벤조니트릴 (benzonitrile), 또는 DMF (dimethylformamide) 중 적어도 하나와 CCl4 간의 혼합물이 사용되어서 PtMn 및 다른 귀금속 함유 자기 고정 층을 에칭할 수도 있다. 도 2g는 자기 고정 층 (270) 이 에칭된 후의 스택 (200) 의 단면도이다. 증착 층 (272) 을 제거하는 것과 같은 추가 프로세싱 단계들이 스택 (202) 을 MRAM 으로 형성하기 위해서 사용될 수도 있다.
본 발명의 일부 실시예들은 종래 기술에 비해서 많은 장점들을 제공한다. 예를 들어서, MTJ 스택 (268) 을 실링하는 것은 자기 고정 층 에칭 단계 (단계 120) 동안의 MTJ 스택 (268) 의 손상을 없게 한다. 또한, MTJ 스택 (268) 을 에칭하기 위해서 저 바이어스 이온 스퍼터링을, 화학적 에칭 또는 고 바이어스 이온 스퍼터링 대신에 사용하는 것은 MTJ 스택 (268) 의 손상을 더 줄일 수 있다. 만일에 MTJ 스택 (268) 을 화학저으로 에칭하면 MTJ 스택 (268) 층들의 일부가 손상을 입을 것이다. 이러한 저 바이어스 이온 스퍼터링은 MTJ 스택 (268) 재료들이 덜 재증착되게 하는 것이 예기치 않게 발견되었다. 재증착된 MTJ 재료들이 감소되면 디바이스 품질을 향상시키는데 그 이유는 재증착된 재료는 층들 간의 단락을 유발할 수 있기 때문이다. 이러한 재증착된 재료들의 제거는 MTJ 층들을 손상시킬 수도 있다. MTJ 스택 (268) 이 손상되면 MRAM의 자기 특성이 바람직하지 않게 변화될 것이다. 하이포아염소산염 및/또는 오존 계 화학물질을 사용하여서 제 2 Ru 층 (252) 을 에칭하면, MTJ 스택 (268) 을 에칭하는데 사용된 레시피와는 상이한 에칭 레시피를 요구하는 제 2 Ru 층 (252) 에 대한 선택적 에칭이 향상되는 것이 예기치 않게 발견되었다. Ru는 매우 비활성이다. 하이포아염소산염은 비활성 Ru를 산화시키는데 요구되는 강한 산화제이다. 이러한 2 개의 단계들에서의 상이하고 선택적인 에칭들은 보다 덜한 MTJ 스택 (268) 손상 및 재증착을 낳는다. 다른 실시예들에서, MTJ 스택 (268) 은 다른 층들을 포함하거나 다른 순서로 존재할 수 있거나 보다 많은 또는 보다 적은 층들을 포함할 수 있다. MTJ 스택 (268) 은 MRAM을 형성할 시에 필수적이다.
본 발명은 몇몇 바람직한 실시예들의 차원에서 기술되었지만, 본 발명의 범위 내에 해당하는 변경, 치환, 및 다양한 대체 균등 사항들이 존재한다. 또한, 본 발명의 방법들 및 장치들을 구현하는 수많은 다른 방식들이 존재한다. 따라서, 다음의 첨부된 청구항들은 상기한 변경, 치환, 및 다양한 대체 균등 사항들을 본 발명의 진정한 사상 및 범위 내에 해당하는 것으로서 포함하도록 해석되어야 한다.

Claims (20)

  1. 하드마스크, 상기 하드마스크 아래에 배치된 Ru 함유 층, 및 상기 Ru 함유 층 아래에 배치된 자기 터널 접합 (MTJ:magnetic tunnel junctions) 스택을 갖는 스택을 에칭하는 방법으로서,
    상기 MTJ 스택은 고정 층 (pinned layer) 을 가지며,
    상기 방법은,
    상기 하드마스크를 건식 에칭으로 에칭하는 단계;
    상기 Ru 함유 층을 에칭하는 단계로서, 하이포아염소산염 (hypochlorite) 및/또는 O3 계 화학물질들을 사용하는, 상기 Ru 함유 층을 에칭하는 단계;
    상기 MTJ 스택을 에칭하는 단계;
    상기 MTJ 스택을 유전체 재료들로 캡핑 (capping) 하는 단계; 및
    상기 MTJ 스택을 캡핑한 이후에 상기 고정 층을 에칭하는 단계를 포함하는, 스택 에칭 방법.
  2. 제 1 항에 있어서,
    상기 MTJ 스택을 에칭하는 단계는 화학적 에천트 가스 대신에, 비활성 가스로 형성된 플라즈마의 저 바이어스 스퍼터링 (low bias sputter) 을 사용하는, 스택 에칭 방법.
  3. 제 2 항에 있어서,
    상기 저 바이어스 스퍼터링은 10 볼트 내지 500 볼트의 바이어스를 제공하는, 스택 에칭 방법.
  4. 제 3 항에 있어서,
    상기 Ru 함유 층을 에칭하는 단계는 습식 에칭을 제공하는, 스택 에칭 방법.
  5. 제 4 항에 있어서,
    상기 MTJ 스택은 적어도 하나의 CoFe 층 및 적어도 하나의 MgO 층을 포함하는, 스택 에칭 방법.
  6. 제 5 항에 있어서,
    상기 고정 층은 적어도 하나의 PtMn 층을 포함하는, 스택 에칭 방법.
  7. 제 6 항에 있어서,
    상기 하드마스크를 에칭하는 단계, 상기 Ru 함유 층을 에칭하는 단계, 상기 MTJ 스택을 에칭하는 단계, 상기 MTJ 스택을 캡핑하는 단계 및 상기 고정 층을 에칭하는 단계는 단일 플라즈마 프로세싱 챔버 내에서 수행되는, 스택 에칭 방법.
  8. 제 7 항에 있어서,
    상기 MTJ 스택을 에칭하는 단계는 화학적 에천트 가스 없이 물리적 충격을 제공하는 비활성 충격 가스 (inert bombardment gas) 를 사용하는, 스택 에칭 방법.
  9. 제 8 항에 있어서,
    상기 캡핑용 유전체 재료는 실리콘-계 유전체 재료인, 스택 에칭 방법.
  10. 제 1 항에 있어서,
    상기 Ru 함유 층을 에칭하는 단계는 습식 에칭을 제공하는, 스택 에칭 방법.
  11. 제 1 항에 있어서,
    상기 MTJ 스택은 적어도 하나의 CoFe 층 및 적어도 하나의 MgO 층을 포함하는, 스택 에칭 방법.
  12. 제 1 항에 있어서,
    상기 고정 층은 적어도 하나의 PtMn 층을 포함하는, 스택 에칭 방법.
  13. 제 1 항에 있어서,
    상기 하드마스크를 에칭하는 단계, 상기 Ru 함유 층을 에칭하는 단계, 상기 MTJ 스택을 에칭하는 단계, 상기 MTJ 스택을 캡핑하는 단계 및 상기 고정 층을 에칭하는 단계는 단일 플라즈마 프로세싱 챔버 내에서 수행되는, 스택 에칭 방법.
  14. 제 1 항에 있어서,
    상기 MTJ 스택을 에칭하는 단계는 화학적 에천트 가스 없이 물리적 충격을 제공하는 비활성 충격 가스 (inert bombardment gas) 를 사용하는, 스택 에칭 방법.
  15. 제 1 항에 있어서,
    상기 캡핑용 유전체 재료는 실리콘-계 유전체 재료인, 스택 에칭 방법.
  16. 고정 층, 상기 고정 층 위의 MTJ 스택, 상기 MTJ 스택 위의 Ru 함유 층, 및 상기 Ru 함유 층 위의 하드마스크를 포함하는 스택을 에칭하는 방법으로서,
    상기 하드마스크, 상기 Ru 함유 층, 및 상기 MTJ 스택을 에칭하는 단계;
    상기 MTJ 스택을 실링 (sealing) 하는 단계; 및
    상기 고정 층을 에칭하는 단계를 포함하는, 스택 에칭 방법.
  17. 제 16 항에 있어서,
    상기 MTJ 스택을 에칭하는 단계는 화학적 에천트 가스 대신에, 비활성 가스로 형성된 플라즈마의 저 바이어스 스퍼터링 (low bias sputter) 을 사용하며,
    상기 저 바이어스 스퍼터링은 10 볼트 내지 500 볼트의 바이어스를 제공하는, 스택 에칭 방법.
  18. 제 16 항에 있어서,
    상기 MTJ 스택은 적어도 하나의 CoFe 층 및 적어도 하나의 MgO 층을 포함하는, 스택 에칭 방법.
  19. 제 16 항에 있어서,
    상기 MTJ 스택을 실링하는 단계는 실리콘-계 유전체 재료로 상기 MTJ 스택을 실링하는, 스택 에칭 방법.
  20. 하드마스크 층, 상기 하드마스크 층 아래에 배치된 Ru 함유 층, 상기 Ru 함유 층 아래에 배치된 MTJ 스택, 및 상기 MTJ 스택 아래에 배치된 고정 층을 갖는 스택을 에칭하는 방법으로서,
    건식 에칭으로 상기 하드마스크 층을 에칭하는 단계;
    상기 Ru 함유 층을 에칭하는 단계;
    상기 MTJ 스택을 에칭하는 단계;
    유전체 재료들로 상기 MTJ 스택을 캡핑하는 단계; 및
    귀금속들에 대해서 선택성을 갖는 화학물질들로 상기 고정 층을 에칭하는 단계를 포함하며,
    상기 화학물질들은 SOCl2/피리딘 혼합물들; HBr/DMSO 혼합물들; 또는 DMSO, 아세토니트릴, 벤조니트릴 (benzonitrile), 또는 DMF (dimethylformamide) 중 적어도 하나와 CCl4 의 혼합물을 포함하는, 스택 에칭 방법.
KR1020150011133A 2014-03-27 2015-01-23 비-휘발성 금속 재료들을 에칭하는 방법 KR102377668B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461971032P 2014-03-27 2014-03-27
US61/971,032 2014-03-27
US14/325,190 2014-07-07
US14/325,190 US9257638B2 (en) 2014-03-27 2014-07-07 Method to etch non-volatile metal materials

Publications (2)

Publication Number Publication Date
KR20150112757A true KR20150112757A (ko) 2015-10-07
KR102377668B1 KR102377668B1 (ko) 2022-03-22

Family

ID=54012662

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150011133A KR102377668B1 (ko) 2014-03-27 2015-01-23 비-휘발성 금속 재료들을 에칭하는 방법
KR1020150043503A KR102318520B1 (ko) 2014-03-27 2015-03-27 비휘발성 금속 재료의 에칭 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150043503A KR102318520B1 (ko) 2014-03-27 2015-03-27 비휘발성 금속 재료의 에칭 방법

Country Status (6)

Country Link
US (3) US9257638B2 (ko)
JP (2) JP6789614B2 (ko)
KR (2) KR102377668B1 (ko)
CN (2) CN108682737A (ko)
SG (2) SG10201502437TA (ko)
TW (2) TWI651773B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023230294A1 (en) * 2022-05-27 2023-11-30 Tokyo Electron Limited Oxygen-free etching of non-volatile metals

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) * 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) * 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法
WO2016172740A2 (en) 2015-11-10 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching reactants and plasma-free oxide etching processes using the same
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10256108B2 (en) * 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US10230042B2 (en) 2016-03-03 2019-03-12 Toshiba Memory Corporation Magnetoresistive element and method of manufacturing the same
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10103196B2 (en) 2016-08-30 2018-10-16 Micron Technology, Inc. Methods of forming magnetic memory cells, and methods of forming arrays of magnetic memory cells
KR102410571B1 (ko) * 2016-12-09 2022-06-22 에이에스엠 아이피 홀딩 비.브이. 열적 원자층 식각 공정
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10283319B2 (en) 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
KR102638610B1 (ko) 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
US10297746B2 (en) 2017-04-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Post treatment to reduce shunting devices for physical etching process
US20200144074A1 (en) 2017-04-13 2020-05-07 Basf Se Process for the etching metal- or semimetal-containing materials
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10242885B2 (en) * 2017-05-26 2019-03-26 Applied Materials, Inc. Selective dry etching of metal films comprising multiple metal oxides
JP7466824B2 (ja) * 2017-06-13 2024-04-15 東京エレクトロン株式会社 磁気トンネル接合をパターン化する方法
KR20230004874A (ko) * 2017-12-14 2023-01-06 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
CN111937122A (zh) 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
US10714681B2 (en) * 2018-10-19 2020-07-14 International Business Machines Corporation Embedded magnetic tunnel junction pillar having reduced height and uniform contact area
JP7310146B2 (ja) * 2019-01-16 2023-07-19 東京エレクトロン株式会社 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
CN109801844A (zh) * 2019-02-03 2019-05-24 南通大学 一种金属刻槽方法
CN109786241B (zh) * 2019-02-03 2022-09-27 南通大学 一种微损伤减缓铝刻蚀侧腐的方法
US10971500B2 (en) * 2019-06-06 2021-04-06 Micron Technology, Inc. Methods used in the fabrication of integrated circuitry
JP2021019201A (ja) 2019-07-18 2021-02-15 エーエスエム アイピー ホールディング ビー．ブイ． 半導体処理システム用シャワーヘッドデバイス
CY2004010I2 (el) 2019-08-29 2009-11-04 Novartis Ag Phenyl carbamate
US11424134B2 (en) * 2019-09-19 2022-08-23 Applied Materials, Inc. Atomic layer etching of metals
US11574813B2 (en) 2019-12-10 2023-02-07 Asm Ip Holding B.V. Atomic layer etching
US11502246B2 (en) 2020-06-04 2022-11-15 Samsung Electronics Co., Ltd. Magnetoresistive device, magnetic memory, and method of fabricating a magnetoresistive device
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
KR20130007638A (ko) * 2010-03-29 2013-01-18 콸콤 인코포레이티드 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032089T2 (de) * 1989-12-20 1998-06-25 Texas Instruments Inc Kupfer-Aetzverfahren mit Hilfe von Haliden
JPH04208526A (ja) * 1990-11-30 1992-07-30 Nisshin Hightech Kk ドライエッチング方法および装置
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
JPH11513846A (ja) * 1995-10-19 1999-11-24 マサチューセッツ インスティテュート オブ テクノロジー 金属除去方法
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
JP3619745B2 (ja) * 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
FR2820417B1 (fr) 2001-02-08 2003-05-30 Commissariat Energie Atomique Procede de dissolution et de decontamination
KR100421219B1 (ko) * 2001-06-14 2004-03-02 삼성전자주식회사 β-디케톤 리간드를 갖는 유기 금속 착물을 이용한 원자층증착방법
AU2003253610A1 (en) * 2002-06-28 2004-01-19 Tokyo Electron Limited Anisotropic dry etching of cu-containing layers
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
JP5481547B2 (ja) * 2006-08-24 2014-04-23 富士通セミコンダクター株式会社 金属付着物の除去方法、基板処理装置、および記録媒体
JP2007158361A (ja) * 2007-01-09 2007-06-21 Yamaha Corp 磁気トンネル接合素子の製法
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
WO2012031194A2 (en) * 2010-09-03 2012-03-08 Georgia Tech Research Corporation Compositions and methods for the separation of metals
KR101850510B1 (ko) * 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
US8784676B2 (en) * 2012-02-03 2014-07-22 Lam Research Corporation Waferless auto conditioning
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法
KR20130007638A (ko) * 2010-03-29 2013-01-18 콸콤 인코포레이티드 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023230294A1 (en) * 2022-05-27 2023-11-30 Tokyo Electron Limited Oxygen-free etching of non-volatile metals

Also Published As

Publication number Publication date
KR20150112896A (ko) 2015-10-07
JP2015216360A (ja) 2015-12-03
SG10201502437TA (en) 2015-10-29
KR102377668B1 (ko) 2022-03-22
US9257638B2 (en) 2016-02-09
US20150280114A1 (en) 2015-10-01
JP6789614B2 (ja) 2020-11-25
TWI651773B (zh) 2019-02-21
JP2015192150A (ja) 2015-11-02
US20150280113A1 (en) 2015-10-01
US9391267B2 (en) 2016-07-12
CN104953027B (zh) 2018-05-22
KR102318520B1 (ko) 2021-10-28
SG10201502438RA (en) 2015-10-29
TW201608748A (zh) 2016-03-01
JP6557490B2 (ja) 2019-08-07
TW201603135A (zh) 2016-01-16
CN104953027A (zh) 2015-09-30
US9130158B1 (en) 2015-09-08
TWI650886B (zh) 2019-02-11
US20150340603A1 (en) 2015-11-26
CN108682737A (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
KR102377668B1 (ko) 비-휘발성 금속 재료들을 에칭하는 방법
US9659783B2 (en) High aspect ratio etch with combination mask
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
JP2015216360A5 (ko)
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
KR102516921B1 (ko) 구리 배리어 막을 에칭하기 위한 새로운 방법
TW201820388A (zh) 用於半導體處理之矽基沉積
CN102144282A (zh) 铜层处理
KR20150001688A (ko) 저-k 필름에 대해 감소된 손상으로 유기 마스크를 박리하는 방법
KR20060039314A (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
CN104953026B (zh) 蚀刻非挥发性金属材料的方法
US9412609B1 (en) Highly selective oxygen free silicon nitride etch
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
US6998347B2 (en) Method of reworking layers over substrate
Cui et al. TiN metal hardmask etch residue removal on advanced porous low-k and Cu device with corner rounding scheme
JP2011066291A (ja) 半導体装置の製造方法
JP2001110786A (ja) ビアエッチングによるレジデューの除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant